JPH0732199B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0732199B2 JPH0732199B2 JP61058756A JP5875686A JPH0732199B2 JP H0732199 B2 JPH0732199 B2 JP H0732199B2 JP 61058756 A JP61058756 A JP 61058756A JP 5875686 A JP5875686 A JP 5875686A JP H0732199 B2 JPH0732199 B2 JP H0732199B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- inversion layer
- type inversion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はDRAM（ダイナミックRAM）等の半導体装置に関
し、特に溝部に容量が形成されてなるいわゆるトレンチ
キャパシタを有する半導体装置に関する。
し、特に溝部に容量が形成されてなるいわゆるトレンチ
キャパシタを有する半導体装置に関する。
本発明は、溝部にキャパシタ上部電極とキャパシタ下部
電極を形成する半導体装置において、上記キャパシタ上
部電極を砒素を含有する材料で形成し且つその上にプラ
ズマシリコン窒化膜を形成して上記キャパシタ下部電極
をＮ型反転層とすることにより、低温で再現性良く溝部
に容量を形成しさらに工程の簡略化も実現するものであ
る。
電極を形成する半導体装置において、上記キャパシタ上
部電極を砒素を含有する材料で形成し且つその上にプラ
ズマシリコン窒化膜を形成して上記キャパシタ下部電極
をＮ型反転層とすることにより、低温で再現性良く溝部
に容量を形成しさらに工程の簡略化も実現するものであ
る。
半導体基板に溝部を形成し該溝部に電荷の蓄積等を行う
ことによって情報信号の記憶を行うトレンチキャパシタ
を用いた半導体装置の研究開発が進められており、例え
ば4Mビット以上の記憶能力を有する半導体装置を形成す
る場合には、このようなトレンチキャパシタの形成が不
可欠なものとされている。
ことによって情報信号の記憶を行うトレンチキャパシタ
を用いた半導体装置の研究開発が進められており、例え
ば4Mビット以上の記憶能力を有する半導体装置を形成す
る場合には、このようなトレンチキャパシタの形成が不
可欠なものとされている。
ここで、従来のトレンチキャパシタを有する半導体装置
について、その製造方法から第３図ａ〜第３図ｄを参照
して説明する。
について、その製造方法から第３図ａ〜第３図ｄを参照
して説明する。
先ず、第３図ａに示すように、例えばＰ型のシリコン基
板等の半導体基板31の一部にトレンチキャパシタを形成
するための溝部32を例えばRIE法等によって形成する。
板等の半導体基板31の一部にトレンチキャパシタを形成
するための溝部32を例えばRIE法等によって形成する。
次に、第３図ｂに示すように、上記溝部32を含む全面に
例えばAsSG膜33を被着形成し、このAsSG膜33を用いて拡
散によって溝部32の側部や底部にN+型の不純物拡散領域
であるキャパシタ下部電極34を形成する。
例えばAsSG膜33を被着形成し、このAsSG膜33を用いて拡
散によって溝部32の側部や底部にN+型の不純物拡散領域
であるキャパシタ下部電極34を形成する。
拡散によって上記キャパシタ下部電極34を形成した後、
第３図ｃに示すように、拡散に用いた上記AsSG膜33を除
去し、上記溝部32の表面を酸化して、誘電体層となるシ
リコン酸化膜35を形成する。このとき例えば酸化のため
に、900℃以上の温度が加えられる。
第３図ｃに示すように、拡散に用いた上記AsSG膜33を除
去し、上記溝部32の表面を酸化して、誘電体層となるシ
リコン酸化膜35を形成する。このとき例えば酸化のため
に、900℃以上の温度が加えられる。
シリコン酸化膜35を形成した後、第３図ｄに示すよう
に、不純物を含有する例えば多結晶シリコン層等である
キャパシタ上部電極36が形成される。
に、不純物を含有する例えば多結晶シリコン層等である
キャパシタ上部電極36が形成される。
以上の工程によって、トレンチキャパシタは形成され、
このトレンチキャパシタに電荷が蓄積されて所定のメモ
リ機能を有する半導体装置として用いられる。
このトレンチキャパシタに電荷が蓄積されて所定のメモ
リ機能を有する半導体装置として用いられる。
しかしながら、上述の工程をもって製造される半導体装
置は、まず、上記AsSG膜33からの拡散によって上記キャ
パシタ下部電極34が形成されるため、熱分布のばらつき
や基板の状態によって、その不純物の拡散が均一なもの
となり易く、このため素子の再現性等に悪影響がある。
置は、まず、上記AsSG膜33からの拡散によって上記キャ
パシタ下部電極34が形成されるため、熱分布のばらつき
や基板の状態によって、その不純物の拡散が均一なもの
となり易く、このため素子の再現性等に悪影響がある。
すなわち、拡散の際の熱の分布のばらつきや、或いはシ
リコン基板の表面の清浄さが不均一であった場合には、
不純物の拡散が一様なものとならないため上記キャパシ
タ下部電極34の領域はばらつきをもって形成されること
になる。そして、このように不純物の拡散がばらついた
キャパシタ下部電極34を用いたときには、素子間絶縁、
耐圧若しくは容量の値等に大きく影響し、また、製造さ
れる半導体装置の品質安定性を欠くことになる。
リコン基板の表面の清浄さが不均一であった場合には、
不純物の拡散が一様なものとならないため上記キャパシ
タ下部電極34の領域はばらつきをもって形成されること
になる。そして、このように不純物の拡散がばらついた
キャパシタ下部電極34を用いたときには、素子間絶縁、
耐圧若しくは容量の値等に大きく影響し、また、製造さ
れる半導体装置の品質安定性を欠くことになる。
また、トレンチキャパシタの誘電体層となるシリコン酸
化膜35は、拡散工程の後に表面酸化により形成され、こ
のとき900℃以上の温度が基板に加えられることにな
る。したがって、表面酸化の際には、拡散によって形成
されている上記キャパシタ下部電極34にも上記温度が加
わることになり、不純物濃度の分布や拡散の深さ等を変
動させることなる。さらに、このときの熱によっては拡
散する領域が拡がり、素子の分離等にも不利となる。
化膜35は、拡散工程の後に表面酸化により形成され、こ
のとき900℃以上の温度が基板に加えられることにな
る。したがって、表面酸化の際には、拡散によって形成
されている上記キャパシタ下部電極34にも上記温度が加
わることになり、不純物濃度の分布や拡散の深さ等を変
動させることなる。さらに、このときの熱によっては拡
散する領域が拡がり、素子の分離等にも不利となる。
そこで、本発明は上述の問題点に鑑み、拡散によるキャ
パシタ下部電極の形成によるばらつき等を防止して良好
な特性を有する半導体装置の提供を目的とする。
パシタ下部電極の形成によるばらつき等を防止して良好
な特性を有する半導体装置の提供を目的とする。
本発明は、Ｐ型半導体基板の溝部に、シリコン酸化膜を
介して砒素を含有する材料で形成されるキャパシタ上部
電極が形成され、上記キャパシタ上部電極上にプラズマ
シリコン窒化膜が形成され、上記キャパシタ上部電極と
上記プラズマシリコン窒化膜により上記半導体基板に形
成されるＮ型反転層をキャパシタ下部電極とした半導体
装置により上述の問題点を解決する。
介して砒素を含有する材料で形成されるキャパシタ上部
電極が形成され、上記キャパシタ上部電極上にプラズマ
シリコン窒化膜が形成され、上記キャパシタ上部電極と
上記プラズマシリコン窒化膜により上記半導体基板に形
成されるＮ型反転層をキャパシタ下部電極とした半導体
装置により上述の問題点を解決する。
ここで、上記プラズマシリコン窒化膜は、直接に上記キ
ャパシタ上部電極上に形成する場合に限定されず、他の
層を介して形成する場合を含むものとする。
ャパシタ上部電極上に形成する場合に限定されず、他の
層を介して形成する場合を含むものとする。
また、上記キャパシタ下部電極は、Ｎ型反転層のみから
なる場合に限定されず、イオン注入等によって溝部の側
部や底部に不純物が注入された不純物領域又はドープド
オキサイドからのN+層と、上記Ｎ型反転層との結合に係
るものであっても良い。
なる場合に限定されず、イオン注入等によって溝部の側
部や底部に不純物が注入された不純物領域又はドープド
オキサイドからのN+層と、上記Ｎ型反転層との結合に係
るものであっても良い。
半導体層に砒素が存在している場合に、その半導体層上
にプラズマCVD法を用いて形成されるプラズマシリコン
窒化膜が形成されたときはプラズマシリコン窒化膜から
の水素等の不純物によって、近傍の酸化膜とシリコン基
板との界面で、界面電荷が形成されることが知られてい
る。この砒素を含有する層とプラズマ窒化膜からの不純
物等とに起因して界面電荷を形成する所謂チャージ・ア
ップと呼ばれる現象は、特に砒素を用いた場合に固有な
現象であり、容易にキャパシタ下部電極となるＮ型反転
層を形成することができる。
にプラズマCVD法を用いて形成されるプラズマシリコン
窒化膜が形成されたときはプラズマシリコン窒化膜から
の水素等の不純物によって、近傍の酸化膜とシリコン基
板との界面で、界面電荷が形成されることが知られてい
る。この砒素を含有する層とプラズマ窒化膜からの不純
物等とに起因して界面電荷を形成する所謂チャージ・ア
ップと呼ばれる現象は、特に砒素を用いた場合に固有な
現象であり、容易にキャパシタ下部電極となるＮ型反転
層を形成することができる。
そして、このような界面電荷を用いて、キャパシタ下部
電極を形成したときには、まず、従来の製造法と比較し
て拡散法を用いずにキャパシタ下部電極を形成できるこ
とになり、したがって、熱の分布やシリコンの表面の清
浄さに左右されずに、均一にＮ型反転層が形成されるこ
とになる。このため、特性の安定したキャパシタを製造
することができ、素子の再現性に優れることになる。
電極を形成したときには、まず、従来の製造法と比較し
て拡散法を用いずにキャパシタ下部電極を形成できるこ
とになり、したがって、熱の分布やシリコンの表面の清
浄さに左右されずに、均一にＮ型反転層が形成されるこ
とになる。このため、特性の安定したキャパシタを製造
することができ、素子の再現性に優れることになる。
また、このような構造にすることで、Ｎ型反転層の形成
は、誘電体層の形成のための熱酸化の後に行われること
になる。したがって従来における、不純物領域の再分布
等の弊害は発生せず、上記Ｎ型反転層はシリコン酸化膜
の表面酸化法による形成には影響されない。また、Ｎ型
反転層を用いる場合には、いわゆる浅い接合が可能とな
り、素子分離や高集積化に便宜である。
は、誘電体層の形成のための熱酸化の後に行われること
になる。したがって従来における、不純物領域の再分布
等の弊害は発生せず、上記Ｎ型反転層はシリコン酸化膜
の表面酸化法による形成には影響されない。また、Ｎ型
反転層を用いる場合には、いわゆる浅い接合が可能とな
り、素子分離や高集積化に便宜である。
工程の面からは、高温の処理工程が不要になり、高集積
度の素子の形成に有利である。また、上記キャパシタ上
部電極は、Ｎ型反転層のための砒素が含有される材料層
がそのまま用いられることなり、従って、本発明の半導
体装置を製造するための工程は簡略化されたものとな
る。
度の素子の形成に有利である。また、上記キャパシタ上
部電極は、Ｎ型反転層のための砒素が含有される材料層
がそのまま用いられることなり、従って、本発明の半導
体装置を製造するための工程は簡略化されたものとな
る。
本発明の好適な実施例を図面を参照しながら説明する。
本実施例の半導体装置は、Ｐ型半導体基板であるＰ型シ
リコン基板にトレンチキャパシタが形成されるものであ
り、砒素とプラズマシリコン窒化膜による界面電荷から
なるＮ型反転層をキャパシタ下部電極とするものであ
る。
リコン基板にトレンチキャパシタが形成されるものであ
り、砒素とプラズマシリコン窒化膜による界面電荷から
なるＮ型反転層をキャパシタ下部電極とするものであ
る。
第１図に示すように、本実施例の半導体装置は、まずＰ
型シリコン基板１上に形成されその断面が略長方形とさ
れる溝部３を有している。この溝部３の側部及び底部に
は、前述のような作用によって、溝部３のＰ型シリコン
基板１側に形成されるＮ型反転層２が図中破線で示すよ
うな領域に形成されている。上記溝部３にはシリコン酸
化膜４が当該溝部３の側部及び底部を被覆して被着形成
され、このシリコン酸化膜４の上には、例えば砒素を含
有する多結晶シリコン等の砒素を含有する材料で形成さ
れるキャパシタ上部電極５が形成されている。上記キャ
パシタ上部電極５上には、プラズマCVD法を用いて形成
され砒素との関係によって界面電荷を形成するためのプ
ラズマシリコン窒化膜６が形成されている。なお、上記
プラズマシリコン窒化膜６上には、平坦化等のため多結
晶シリコン層７が形成されている。
型シリコン基板１上に形成されその断面が略長方形とさ
れる溝部３を有している。この溝部３の側部及び底部に
は、前述のような作用によって、溝部３のＰ型シリコン
基板１側に形成されるＮ型反転層２が図中破線で示すよ
うな領域に形成されている。上記溝部３にはシリコン酸
化膜４が当該溝部３の側部及び底部を被覆して被着形成
され、このシリコン酸化膜４の上には、例えば砒素を含
有する多結晶シリコン等の砒素を含有する材料で形成さ
れるキャパシタ上部電極５が形成されている。上記キャ
パシタ上部電極５上には、プラズマCVD法を用いて形成
され砒素との関係によって界面電荷を形成するためのプ
ラズマシリコン窒化膜６が形成されている。なお、上記
プラズマシリコン窒化膜６上には、平坦化等のため多結
晶シリコン層７が形成されている。
上記プラズマシリコン窒化膜６は、水素等の不純物を発
生させて上記キャパシタ上部電極５に含有される砒素と
の関係によって溝部３にＮ型反転層を形成するためのも
のであり、例えば400度程度のアニールやシンタリング
の際に不純物が移動して上記シリコン酸化膜４とＰ型シ
リコン基板１との界面部分にＮ型反転層２を形成するも
のである。このプラズマシリコン窒化膜６は上記キャパ
シタ上部電極５の上に形成するが、他の多結晶シリコン
層等の層を介しても良い。ただし、PSG膜等の不純物阻
止膜に関してはこの限りでない。また、容量となるトレ
ンチキャパシタの下部電極にのみＮ型反転層２を形成す
る必要があり、素子分離領域やスイッチング素子等の形
成領域等には、Ｎ型反転層２を形成しない。
生させて上記キャパシタ上部電極５に含有される砒素と
の関係によって溝部３にＮ型反転層を形成するためのも
のであり、例えば400度程度のアニールやシンタリング
の際に不純物が移動して上記シリコン酸化膜４とＰ型シ
リコン基板１との界面部分にＮ型反転層２を形成するも
のである。このプラズマシリコン窒化膜６は上記キャパ
シタ上部電極５の上に形成するが、他の多結晶シリコン
層等の層を介しても良い。ただし、PSG膜等の不純物阻
止膜に関してはこの限りでない。また、容量となるトレ
ンチキャパシタの下部電極にのみＮ型反転層２を形成す
る必要があり、素子分離領域やスイッチング素子等の形
成領域等には、Ｎ型反転層２を形成しない。
上記キャパシタ上部電極５は、砒素を含有する材料で形
成される層であり、例えば多結晶シリコン層に砒素を含
有させて構成され、この含有された砒素と上記プラズマ
シリコン窒化膜６との関係によって、Ｎ型反転層２が形
成される。このようなキャパシタ上部電極５の形成は、
後述するように例えば不純物を含有しない多結晶シリコ
ン層の形成後、AsSG膜を被着し、このAsSG膜からの拡散
によって該多結晶シリコン層に砒素を含有させて行うこ
とが可能である。このキャパシタ上部電極５は、上記プ
ラズマシリコン窒化膜６と共にＮ型反転層２の形成に寄
与し、さらに不純物として砒素を含有することの導電性
から良好なキャパシタの対向する電極の一方として機能
することになる。
成される層であり、例えば多結晶シリコン層に砒素を含
有させて構成され、この含有された砒素と上記プラズマ
シリコン窒化膜６との関係によって、Ｎ型反転層２が形
成される。このようなキャパシタ上部電極５の形成は、
後述するように例えば不純物を含有しない多結晶シリコ
ン層の形成後、AsSG膜を被着し、このAsSG膜からの拡散
によって該多結晶シリコン層に砒素を含有させて行うこ
とが可能である。このキャパシタ上部電極５は、上記プ
ラズマシリコン窒化膜６と共にＮ型反転層２の形成に寄
与し、さらに不純物として砒素を含有することの導電性
から良好なキャパシタの対向する電極の一方として機能
することになる。
上記Ｎ型反転層２は、上記キャパシタ上部電極５に含有
される砒素と上記プラズマシリコン窒化膜６からの水素
等の不純物との関係による界面電荷Qssによって形成さ
れるものであり、トレンチキャパシタのキャパシタ下部
電極となる。そして、本質的に拡散によらずに形成され
るため、一様で均一に溝部３に沿って形成され、従っ
て、素子間分離や耐圧等の素子の特性を良好に維持する
ことができる。また、このＮ型反転層２の形成に際して
は、特に高温度は不要であり、従って、他の不純物領域
への悪影響はなく、またＮ型反転層が拡がりが制御され
て素子分離等は確実なものとなり、特に微細化した場合
に有利である。尚、このＮ型反転層２のみでトレンチキ
ャパシタのキャパシタ下部電極を構成するのではなく、
イオン注入等によって溝部の側部や底部に不純物が注入
された不純物領域又はドープドオキサイドからのN+層
と、上記Ｎ型反転層との結合に係るものであっても良
い。
される砒素と上記プラズマシリコン窒化膜６からの水素
等の不純物との関係による界面電荷Qssによって形成さ
れるものであり、トレンチキャパシタのキャパシタ下部
電極となる。そして、本質的に拡散によらずに形成され
るため、一様で均一に溝部３に沿って形成され、従っ
て、素子間分離や耐圧等の素子の特性を良好に維持する
ことができる。また、このＮ型反転層２の形成に際して
は、特に高温度は不要であり、従って、他の不純物領域
への悪影響はなく、またＮ型反転層が拡がりが制御され
て素子分離等は確実なものとなり、特に微細化した場合
に有利である。尚、このＮ型反転層２のみでトレンチキ
ャパシタのキャパシタ下部電極を構成するのではなく、
イオン注入等によって溝部の側部や底部に不純物が注入
された不純物領域又はドープドオキサイドからのN+層
と、上記Ｎ型反転層との結合に係るものであっても良
い。
以上のような構造の本実施例の半導体装置は、先ず、拡
散を用いずＮ型反転層２でキャパシタ下部電極を形成す
るため、熱の分布やシリコンの表面の清浄さに左右され
ずに、均一にキャパシタ下部電極を形成することができ
る。このため、特性の安定したキャパシタを製造するこ
とができ、素子の再現性に優れることになる。
散を用いずＮ型反転層２でキャパシタ下部電極を形成す
るため、熱の分布やシリコンの表面の清浄さに左右され
ずに、均一にキャパシタ下部電極を形成することができ
る。このため、特性の安定したキャパシタを製造するこ
とができ、素子の再現性に優れることになる。
また、このような構造からＮ型反転層の形成は、誘電体
層形成の表面酸化には影響されない。したがって、従来
における、不純物領域の拡がり等の弊害は発生せず、ま
た、いわゆる浅い接合が可能となり、素子分離や高集積
化に便宜である。
層形成の表面酸化には影響されない。したがって、従来
における、不純物領域の拡がり等の弊害は発生せず、ま
た、いわゆる浅い接合が可能となり、素子分離や高集積
化に便宜である。
次に他の実施例として、本発明の半導体装置を製造する
方法について、第２図ａ〜第２図ｆを参照しながら説明
する。
方法について、第２図ａ〜第２図ｆを参照しながら説明
する。
（ａ）まず、第２図ａに示すように、Ｐ型半導体基板と
してＰ型シリコン基板11に例えばRIE法によってトレン
チキャパシタを形成するための溝部12を形成する。
してＰ型シリコン基板11に例えばRIE法によってトレン
チキャパシタを形成するための溝部12を形成する。
（ｂ）次に、第２図ｂに示すように、溝部12が形成され
たＰ型シリコン基板11の該溝部12を含む全面にシリコン
酸化膜13が形成される。このシリコン酸化膜13の形成
は、例えば表面酸化法等の方法によって行われる。この
シリコン酸化膜13はトレンチキャパシタの誘電体層とな
るが、その下部には不純物領域がこの時点では形成され
ていないため、本工程の表面酸化によっては不純物領域
の拡がり等の弊害はない。
たＰ型シリコン基板11の該溝部12を含む全面にシリコン
酸化膜13が形成される。このシリコン酸化膜13の形成
は、例えば表面酸化法等の方法によって行われる。この
シリコン酸化膜13はトレンチキャパシタの誘電体層とな
るが、その下部には不純物領域がこの時点では形成され
ていないため、本工程の表面酸化によっては不純物領域
の拡がり等の弊害はない。
（ｃ）第２図ｃに示すように、上記シリコン酸化膜13上
に、まず多結晶シリコン層14を形成し、続いてAsSG膜15
を形成する。多結晶シリコン層14は砒素が含有され界面
電荷を形成するように用いられると共にキャパシタ上部
電極として機能することになる。また、AsSG膜15は上記
多結晶シリコン層14に砒素を拡散するためのものであ
り、特に低温での処理が可能である。そして、多結晶シ
リコン層14とAsSG膜15を形成した後、所定の砒素の多結
晶シリコン層14への導入を行う。
に、まず多結晶シリコン層14を形成し、続いてAsSG膜15
を形成する。多結晶シリコン層14は砒素が含有され界面
電荷を形成するように用いられると共にキャパシタ上部
電極として機能することになる。また、AsSG膜15は上記
多結晶シリコン層14に砒素を拡散するためのものであ
り、特に低温での処理が可能である。そして、多結晶シ
リコン層14とAsSG膜15を形成した後、所定の砒素の多結
晶シリコン層14への導入を行う。
（ｄ）第２図ｄに示すように、使用したAsSG膜15を除去
して、砒素が含有されてなる多結晶シリコン層14を露出
させる。
して、砒素が含有されてなる多結晶シリコン層14を露出
させる。
（ｅ）第２図ｅに示すように、露出され砒素を含有して
なる多結晶シリコン層14上にプラズマCVD法によってプ
ラズマシリコン窒化膜16を形成する。後の工程で、この
プラズマシリコン窒化膜16からの水素等の不純物に起因
してＮ型反転層が形成されることになる。尚、このプラ
ズマシリコン窒化膜16は、他の層を介して形成するよう
にしても良い。
なる多結晶シリコン層14上にプラズマCVD法によってプ
ラズマシリコン窒化膜16を形成する。後の工程で、この
プラズマシリコン窒化膜16からの水素等の不純物に起因
してＮ型反転層が形成されることになる。尚、このプラ
ズマシリコン窒化膜16は、他の層を介して形成するよう
にしても良い。
（ｆ）第２図ｄに示すように、プラズマシリコン窒化膜
16の形成後、400℃以下のアニール等によって、プラズ
マシリコン窒化膜16から水素等の不純物を移動させ、所
定のトレンチキャパシタの下部電極を構成するＮ型反転
層18を形成する。このＮ型反転層18は、上記砒素を含有
する多結晶シリコン層14と上記プラズマシリコン窒化膜
16との関係から、上記シリコン酸化膜13とＰ型シリコン
基板11の界面近傍に形成されるものであり、特に低温で
形成され、拡散によらないため均一な且つ再現性の優れ
た下部電極として機能する。
16の形成後、400℃以下のアニール等によって、プラズ
マシリコン窒化膜16から水素等の不純物を移動させ、所
定のトレンチキャパシタの下部電極を構成するＮ型反転
層18を形成する。このＮ型反転層18は、上記砒素を含有
する多結晶シリコン層14と上記プラズマシリコン窒化膜
16との関係から、上記シリコン酸化膜13とＰ型シリコン
基板11の界面近傍に形成されるものであり、特に低温で
形成され、拡散によらないため均一な且つ再現性の優れ
た下部電極として機能する。
尚、平坦化のための多結晶シリコン層17は低温のアニー
ルの前後に形成すれば良い。また、Ｎ型反転層18の形成
のための低温の熱処理は、シンタリングの際に行うよう
にしても良い。
ルの前後に形成すれば良い。また、Ｎ型反転層18の形成
のための低温の熱処理は、シンタリングの際に行うよう
にしても良い。
このような工程によって形成される本発明の半導体装置
は、工程の面からは、高温の処理工程が不要になり、高
集積度の素子の形成に有利である。また、上記多結晶シ
リコン層14は、Ｎ型反転層18のための砒素がそのまま導
電性付与のための不純物として用いられることなり、従
って、本発明の半導体装置を製造するための工程は簡略
化されることになる。
は、工程の面からは、高温の処理工程が不要になり、高
集積度の素子の形成に有利である。また、上記多結晶シ
リコン層14は、Ｎ型反転層18のための砒素がそのまま導
電性付与のための不純物として用いられることなり、従
って、本発明の半導体装置を製造するための工程は簡略
化されることになる。
本発明の半導体装置は、砒素を含有する層とプラズマ窒
化膜からの不純物等との関係から界面電荷を形成しキャ
パシタ下部電極となるＮ型反転層を形成する。そして、
このようなＮ型反転層を用いるため、熱の分布やシリコ
ンの表面の清浄さに左右されずに、均一で特性が安定
し、しかも再現性に優れるキャパシタ下部電極を有する
ことになる。また、このような構造にすることで、Ｎ型
反転層の形成は、誘電体層の形成のための熱酸化の後に
行われ、不純物領域の拡がり等の弊害は発生せず、ま
た、Ｎ型反転層からいわゆる浅い接合が可能となり、素
子分離や高集積化に便宜である。更に、工程の面から
は、高温の処理工程が不要になり、高集積度の素子の形
成に有利である。また、上記キャパシタ上部電極は、Ｎ
型反転層のための砒素が含有される材料層がそのまま用
いられることなり、従って、本発明の半導体装置を製造
するための工程は簡略化されたものとなる。
化膜からの不純物等との関係から界面電荷を形成しキャ
パシタ下部電極となるＮ型反転層を形成する。そして、
このようなＮ型反転層を用いるため、熱の分布やシリコ
ンの表面の清浄さに左右されずに、均一で特性が安定
し、しかも再現性に優れるキャパシタ下部電極を有する
ことになる。また、このような構造にすることで、Ｎ型
反転層の形成は、誘電体層の形成のための熱酸化の後に
行われ、不純物領域の拡がり等の弊害は発生せず、ま
た、Ｎ型反転層からいわゆる浅い接合が可能となり、素
子分離や高集積化に便宜である。更に、工程の面から
は、高温の処理工程が不要になり、高集積度の素子の形
成に有利である。また、上記キャパシタ上部電極は、Ｎ
型反転層のための砒素が含有される材料層がそのまま用
いられることなり、従って、本発明の半導体装置を製造
するための工程は簡略化されたものとなる。
第１図は本発明の半導体装置の一例を示す断面図、第２
図ａ〜第２図ｆは本発明の半導体装置を製造する工程を
説明するためのそれぞれ断面図、第３図ａ〜第３図ｄは
従来の半導体装置の問題点を説明するための工程に従っ
たそれぞれ断面図である。 １……Ｐ型半導体基板 ２……Ｎ型反転層（キャパシタ下部電極） ３……溝部 ４……シリコン酸化膜 ５……キャパシタ上部電極 ６……プラズマシリコン窒化膜
図ａ〜第２図ｆは本発明の半導体装置を製造する工程を
説明するためのそれぞれ断面図、第３図ａ〜第３図ｄは
従来の半導体装置の問題点を説明するための工程に従っ
たそれぞれ断面図である。 １……Ｐ型半導体基板 ２……Ｎ型反転層（キャパシタ下部電極） ３……溝部 ４……シリコン酸化膜 ５……キャパシタ上部電極 ６……プラズマシリコン窒化膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/108
Claims (1)
- 【請求項１】Ｐ型半導体基板の溝部に、シリコン酸化膜
を介して砒素を含有する材料で形成されるキャパシタ上
部電極が形成され、上記キャパシタ上部電極上にプラズ
マシリコン窒化膜が形成され、上記キャパシタ上部電極
と上記プラズマシリコン窒化膜により上記半導体基板に
形成されるＮ型反転層をキャパシタ下部電極とした半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058756A JPH0732199B2 (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058756A JPH0732199B2 (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216260A JPS62216260A (ja) | 1987-09-22 |
| JPH0732199B2 true JPH0732199B2 (ja) | 1995-04-10 |
Family
ID=13093378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058756A Expired - Lifetime JPH0732199B2 (ja) | 1986-03-17 | 1986-03-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732199B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656036B2 (en) * | 2003-02-14 | 2010-02-02 | Nec Corporation | Line component and semiconductor circuit using line component |
-
1986
- 1986-03-17 JP JP61058756A patent/JPH0732199B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216260A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950005969B1 (ko) | 적층형 용량을 갖는 반도체 메모리와 그의 제조방법 | |
| US4892840A (en) | EPROM with increased floating gate/control gate coupling | |
| US5336912A (en) | Buried plate type DRAM | |
| US4855800A (en) | EPROM with increased floating gate/control gate coupling | |
| US5998253A (en) | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell | |
| JPH0449654A (ja) | 半導体メモリ | |
| EP0203960B1 (en) | High-performance trench capacitors for dram cells | |
| KR920004175B1 (ko) | 반도체장치의 제조방법 | |
| JPH0715949B2 (ja) | Ｄｒａｍセル及びその製造方法 | |
| JPH0732199B2 (ja) | 半導体装置 | |
| US4742016A (en) | Method of manufacture of a two-phase CCD | |
| EP0231740A2 (en) | A polysilicon self-aligned bipolar device and process of manufacturing same | |
| JPH06209087A (ja) | 半導体装置の製造方法 | |
| US5885863A (en) | Method of making a contact for contacting an impurity region formed in a semiconductor substrate | |
| JP3083434B2 (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| JPH0621387A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS6138867B2 (ja) | ||
| JP2858510B2 (ja) | 半導体装置の製造方法 | |
| JPS63292668A (ja) | Ｍｉｓ半導体記憶装置 | |
| KR960001952B1 (ko) | 스택형 트렌치 캐패시터의 제조방법 | |
| JPS609155A (ja) | 記憶装置 | |
| JPS604595B2 (ja) | 集積回路 | |
| CA1258539A (en) | High-performance trench capacitors for dram cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |