JP3083434B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3083434B2 JP3083434B2 JP05258123A JP25812393A JP3083434B2 JP 3083434 B2 JP3083434 B2 JP 3083434B2 JP 05258123 A JP05258123 A JP 05258123A JP 25812393 A JP25812393 A JP 25812393A JP 3083434 B2 JP3083434 B2 JP 3083434B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- storage electrode
- polysilicon
- cell plate
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法、中でも特にＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのキャパシタ部に
おける、粗面ポリシリコン膜（導電性膜）からなるスト
レージ電極の製造方法に関するものである。
法、中でも特にＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのキャパシタ部に
おける、粗面ポリシリコン膜（導電性膜）からなるスト
レージ電極の製造方法に関するものである。
【０００２】
【従来の技術】図３に前記キャパシタ部の従来の製造方
法を、その主要部の断面図で示し、以下に説明する。
法を、その主要部の断面図で示し、以下に説明する。
【０００３】まず、図３（ａ）に示すように、Ｐ型シリ
コン基板（以下、単に基板と称す）１上に、絶縁膜（例
えば酸化膜）９を形成し（例えばＣＶＤ（化学気相成
長）法により）、その絶縁膜９の所定箇所（図示してな
いが、例えば基板にＮ+ 拡散層が形成されている上）に
公知のホトリソグラフィ（以下ホトリソと略す）・エッ
チング技術でコンタクトホール（周知のように、これは
基板１と電気的接続をするための材料を埋め込む孔であ
り、以下セルコンタクトと称す）２を形成する。その上
に、特に図示はしてないが（一応、太線で表示してあ
る）、後工程でのエッチングストッパーとなる目的の窒
化膜を形成する場合もある。
コン基板（以下、単に基板と称す）１上に、絶縁膜（例
えば酸化膜）９を形成し（例えばＣＶＤ（化学気相成
長）法により）、その絶縁膜９の所定箇所（図示してな
いが、例えば基板にＮ+ 拡散層が形成されている上）に
公知のホトリソグラフィ（以下ホトリソと略す）・エッ
チング技術でコンタクトホール（周知のように、これは
基板１と電気的接続をするための材料を埋め込む孔であ
り、以下セルコンタクトと称す）２を形成する。その上
に、特に図示はしてないが（一応、太線で表示してあ
る）、後工程でのエッチングストッパーとなる目的の窒
化膜を形成する場合もある。
【０００４】次いで、前記セルコンタクト２の側面も含
んだ全面に、ストレージ電極（図３（ｂ）に示す６）の
下層となるポリシリコン下層膜３を、ＬＰＣＶＤ（減圧
ＣＶＤ）法によりシランガス（ＳｉＨ4 ）を用いて５０
０Å程度の厚さ形成する。続いて、その上にＬＰＣＶＤ
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば５７０℃でポリシ
リコン上層膜４を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。
んだ全面に、ストレージ電極（図３（ｂ）に示す６）の
下層となるポリシリコン下層膜３を、ＬＰＣＶＤ（減圧
ＣＶＤ）法によりシランガス（ＳｉＨ4 ）を用いて５０
０Å程度の厚さ形成する。続いて、その上にＬＰＣＶＤ
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば５７０℃でポリシ
リコン上層膜４を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。
【０００５】続いて、全面にＮ型不純物、例えば75Ａｓ
+ を４０ＫｅＶ、７．５Ｅ１５ｉｏｎｓ／ｃｍ2 程度イ
オン注入し、ストレージ電極６となる前記ポリシリコン
下層膜３と上層膜４に導電性を持たせる。
+ を４０ＫｅＶ、７．５Ｅ１５ｉｏｎｓ／ｃｍ2 程度イ
オン注入し、ストレージ電極６となる前記ポリシリコン
下層膜３と上層膜４に導電性を持たせる。
【０００６】次いで、図３（ｂ）に示すように、前記ポ
リシリコン下層膜３と上層膜４とをホトリソ・エッチン
グ技術でパターニングし、ストレージ電極６となる形状
とする（この例では、ほぼＴ字形）。次に、前記ストレ
ージ電極６の上にキャパシタ絶縁膜７を形成する。例え
ば、シリコン窒化膜をＬＰＣＶＤ法で１００Å程度の厚
さ形成する。続いて、その上にセルプレート電極８を形
成する。例えば、ポリシリコン膜をＬＰＣＶＤ法で２０
００Å程度の厚さ形成し、ＰＯＣｌ3 を拡散源としてリ
ンをドープ（注入）して導電性を持たせる。続いて、そ
のセルプレート電極８をホトリソ・エッチング技術で所
定形状にパターニングする。
リシリコン下層膜３と上層膜４とをホトリソ・エッチン
グ技術でパターニングし、ストレージ電極６となる形状
とする（この例では、ほぼＴ字形）。次に、前記ストレ
ージ電極６の上にキャパシタ絶縁膜７を形成する。例え
ば、シリコン窒化膜をＬＰＣＶＤ法で１００Å程度の厚
さ形成する。続いて、その上にセルプレート電極８を形
成する。例えば、ポリシリコン膜をＬＰＣＶＤ法で２０
００Å程度の厚さ形成し、ＰＯＣｌ3 を拡散源としてリ
ンをドープ（注入）して導電性を持たせる。続いて、そ
のセルプレート電極８をホトリソ・エッチング技術で所
定形状にパターニングする。
【０００７】このようにして、ストレージ電極６を粗面
化することにより、狭い範囲においてもキャパシタ面積
を広くすることができ、容量が確保できるので、近来の
装置縮小化つまり高集積化に伴い、その使用が盛んにな
ってきている。
化することにより、狭い範囲においてもキャパシタ面積
を広くすることができ、容量が確保できるので、近来の
装置縮小化つまり高集積化に伴い、その使用が盛んにな
ってきている。
【０００８】
【発明が解決しようとする課題】しかしながら、以上述
べた方法では、あるしきい値以上の不純物をストレージ
電極となる粗面ポリシリコン膜にイオン注入すると、イ
オンのエネルギーにより粗面粒の形状が変形するので、
粗面にしたことによる予定通りの表面積の増加が得られ
ず、必要な容量を安定的に得られなくなるという問題点
を有していた。
べた方法では、あるしきい値以上の不純物をストレージ
電極となる粗面ポリシリコン膜にイオン注入すると、イ
オンのエネルギーにより粗面粒の形状が変形するので、
粗面にしたことによる予定通りの表面積の増加が得られ
ず、必要な容量を安定的に得られなくなるという問題点
を有していた。
【０００９】この発明は、以上述べたストレージ電極と
しての面積が予定通り得られない、つまり減少するとい
った問題点を解決するため、前記粗面ポリシリコンを形
成した上に保護膜を形成してから、イオン注入を行なう
ようにし、粗面の変形を抑制し、前記面積の減少を防ぐ
ことを目的とする。
しての面積が予定通り得られない、つまり減少するとい
った問題点を解決するため、前記粗面ポリシリコンを形
成した上に保護膜を形成してから、イオン注入を行なう
ようにし、粗面の変形を抑制し、前記面積の減少を防ぐ
ことを目的とする。
【００１０】
【課題を解決するための手段】前記目的達成のため、本
発明は原理的には、ストレージ電極となる粗面ポリシリ
コン膜を形成し、その上に保護膜を形成してから、不純
物のイオン注入をするようにしたものである。実施例と
しては、その保護膜をキャパシタ絶縁膜とした例、セル
プレート電極まで形成した後イオン注入する例を挙げて
ある。
発明は原理的には、ストレージ電極となる粗面ポリシリ
コン膜を形成し、その上に保護膜を形成してから、不純
物のイオン注入をするようにしたものである。実施例と
しては、その保護膜をキャパシタ絶縁膜とした例、セル
プレート電極まで形成した後イオン注入する例を挙げて
ある。
【００１１】
【作用】本発明は、前述したように、ストレージ電極と
なる導電性膜である粗面ポリシリコン膜を形成した上に
保護膜を形成した後、イオン注入するようにしたので、
粗面ポリシリコン膜の粗面が保護膜により保護され、イ
オンのエネルギーで変形することがなく、粗面による面
積増加の効果を安定して得られる。
なる導電性膜である粗面ポリシリコン膜を形成した上に
保護膜を形成した後、イオン注入するようにしたので、
粗面ポリシリコン膜の粗面が保護膜により保護され、イ
オンのエネルギーで変形することがなく、粗面による面
積増加の効果を安定して得られる。
【００１２】
【実施例】図１に本発明の第１および第２の実施例の製
造工程を主要部の断面図で示し、以下に説明する。な
お、従来例の図３と同じ部分には同じ符号を付してあ
る。
造工程を主要部の断面図で示し、以下に説明する。な
お、従来例の図３と同じ部分には同じ符号を付してあ
る。
【００１３】まず、第１の実施例から説明するが、この
実施例はいわばこの発明の原理的な製造方法である。
実施例はいわばこの発明の原理的な製造方法である。
【００１４】図１（ａ）は従来例の図３（ａ）と同様、
基板１上に、絶縁膜９を形成し、その絶縁膜９の所定箇
所にホトリソ・エッチング技術でセルコンタクト（コン
タクトホール）２を形成した図である。この場合、その
上にエッチングストッパー用の窒化膜（図の太線）を形
成する場合もある。
基板１上に、絶縁膜９を形成し、その絶縁膜９の所定箇
所にホトリソ・エッチング技術でセルコンタクト（コン
タクトホール）２を形成した図である。この場合、その
上にエッチングストッパー用の窒化膜（図の太線）を形
成する場合もある。
【００１５】次いで、前記セルコンタクト２の側面も含
んだ全面に、ストレージ電極（図１（ｃ）に示す６）の
下層となるポリシリコン下層膜３を、ＬＰＣＶＤ（減圧
ＣＶＤ）法によりシランガス（ＳｉＨ4 ）を用いて５０
０Å程度の厚さ形成する。続いて、その上にＬＰＣＶＤ
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば５７０℃でポリシ
リコン上層膜４を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。以上の工程
は前述の通り従来例と同じであるのでこれ以上の説明は
割愛する。
んだ全面に、ストレージ電極（図１（ｃ）に示す６）の
下層となるポリシリコン下層膜３を、ＬＰＣＶＤ（減圧
ＣＶＤ）法によりシランガス（ＳｉＨ4 ）を用いて５０
０Å程度の厚さ形成する。続いて、その上にＬＰＣＶＤ
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば５７０℃でポリシ
リコン上層膜４を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。以上の工程
は前述の通り従来例と同じであるのでこれ以上の説明は
割愛する。
【００１６】次いで、図１（ｂ）に示すように、前記粗
面となっている導電性膜であるポリシリコン上層膜４の
表面に保護膜（パッシベーション膜）５を、例えば、Ｃ
ＶＤ法により１００Å程度の酸化膜を形成する。この
後、ストレージ電極となるポリシリコン膜３、４に導電
性をより持たせるために、Ｎ型不純物例えば75Ａｓ+ を
４０ＫｅＶ、７．５Ｅ１５ｉｏｎｓ／ｃｍ2 の条件でイ
オン注入する。
面となっている導電性膜であるポリシリコン上層膜４の
表面に保護膜（パッシベーション膜）５を、例えば、Ｃ
ＶＤ法により１００Å程度の酸化膜を形成する。この
後、ストレージ電極となるポリシリコン膜３、４に導電
性をより持たせるために、Ｎ型不純物例えば75Ａｓ+ を
４０ＫｅＶ、７．５Ｅ１５ｉｏｎｓ／ｃｍ2 の条件でイ
オン注入する。
【００１７】次いで、前記保護膜５をウエットエッチン
グ技術で除去し、続いて図１（ｃ）に示すように、ホト
リソ・エッチング技術により前記ポリシリコン膜３、４
をストレージ電極６となるよう所定形状にパターニング
する。
グ技術で除去し、続いて図１（ｃ）に示すように、ホト
リソ・エッチング技術により前記ポリシリコン膜３、４
をストレージ電極６となるよう所定形状にパターニング
する。
【００１８】続いて、前記までにできた粗面を有するス
トレージ電極６の上に、従来同様、キャパシタ絶縁膜と
なる例えばシリコン窒化膜７をＬＰＣＶＤ法で１００Å
程度の厚さ形成し、その上にセルプレート電極８となる
ポリシリコン膜をＬＰＣＶＤ法で２０００Å程度の厚さ
形成し、ＰＯＣｌ3 を拡散源としてリンをドープして導
電性を持たせる。つまり、これでキャパシタ部が形成さ
れる。
トレージ電極６の上に、従来同様、キャパシタ絶縁膜と
なる例えばシリコン窒化膜７をＬＰＣＶＤ法で１００Å
程度の厚さ形成し、その上にセルプレート電極８となる
ポリシリコン膜をＬＰＣＶＤ法で２０００Å程度の厚さ
形成し、ＰＯＣｌ3 を拡散源としてリンをドープして導
電性を持たせる。つまり、これでキャパシタ部が形成さ
れる。
【００１９】以上説明した第１の実施例では、粗面ポリ
シリコン膜の表面に保護膜５を形成してイオン注入した
後、前記保護膜５を除去するようにしたが、第２の実施
例としては、その保護膜５を最初からキャパシタ絶縁膜
７とするものである。例えば前述したシリコン窒化膜を
ＬＰＣＶＤ法により形成するか、あるいは熱酸化膜を熱
酸化法により形成するなど、そのままキャパシタ絶縁膜
７となる材料を保護膜として形成するのである。そうす
ると、保護膜としての効果は同じであり、かつそのまま
キャパシタ絶縁膜７となるので、保護膜を除去する工程
が不要となり工程削減ができる。
シリコン膜の表面に保護膜５を形成してイオン注入した
後、前記保護膜５を除去するようにしたが、第２の実施
例としては、その保護膜５を最初からキャパシタ絶縁膜
７とするものである。例えば前述したシリコン窒化膜を
ＬＰＣＶＤ法により形成するか、あるいは熱酸化膜を熱
酸化法により形成するなど、そのままキャパシタ絶縁膜
７となる材料を保護膜として形成するのである。そうす
ると、保護膜としての効果は同じであり、かつそのまま
キャパシタ絶縁膜７となるので、保護膜を除去する工程
が不要となり工程削減ができる。
【００２０】次ぎに本発明の第３、第４の実施例を図２
に示し、以下に説明する。いずれも図２（ａ）の工程
は、第１の実施例の図１（ａ）と全く同じ工程であるの
で、その説明は省略する。
に示し、以下に説明する。いずれも図２（ａ）の工程
は、第１の実施例の図１（ａ）と全く同じ工程であるの
で、その説明は省略する。
【００２１】第３の実施例は、図２（ａ）の工程に続い
て、図２（ｂ）に示すように、ストレージ電極となるポ
リシリコン下層膜３と粗面状のポリシリコン上層膜４
を、ホトリソ・エッチング技術によりストレージ電極６
となるよう所定形状にパターニングし、その上にキャパ
シタ絶縁膜７を例えば第１の実施例同様シリコン窒化膜
をＬＰＣＶＤ法で堆積する。続いて、その上全面にセル
プレート電極となるポリシリコン膜８をＬＰＣＶＤ法で
堆積させる。
て、図２（ｂ）に示すように、ストレージ電極となるポ
リシリコン下層膜３と粗面状のポリシリコン上層膜４
を、ホトリソ・エッチング技術によりストレージ電極６
となるよう所定形状にパターニングし、その上にキャパ
シタ絶縁膜７を例えば第１の実施例同様シリコン窒化膜
をＬＰＣＶＤ法で堆積する。続いて、その上全面にセル
プレート電極となるポリシリコン膜８をＬＰＣＶＤ法で
堆積させる。
【００２２】この後、全面に不純物例えばＡｓをイオン
注入する。その条件としては、その不純物がキャパシタ
絶縁膜７とセルプレート電極となるポリシリコン膜８を
突き抜け、ストレージ電極６に十分浸透するようにす
る。即ち、不純物の濃度のピークがストレージ電極６に
浸透するように、不純物イオン注入のエネルギーを第
１、第２の実施例より高くするか、またはセルプレート
電極８の厚さを第１、第２の実施例より薄くするか、あ
るいは両者を組み合わせて行なう。そして、熱処理（ア
ニール）を行なえば、固相拡散によりストレージ電極６
に十分不純物が拡散される。
注入する。その条件としては、その不純物がキャパシタ
絶縁膜７とセルプレート電極となるポリシリコン膜８を
突き抜け、ストレージ電極６に十分浸透するようにす
る。即ち、不純物の濃度のピークがストレージ電極６に
浸透するように、不純物イオン注入のエネルギーを第
１、第２の実施例より高くするか、またはセルプレート
電極８の厚さを第１、第２の実施例より薄くするか、あ
るいは両者を組み合わせて行なう。そして、熱処理（ア
ニール）を行なえば、固相拡散によりストレージ電極６
に十分不純物が拡散される。
【００２３】この後は、第１、第２の実施例同様、セル
プレート電極８に不純物例えばリンを導入し導電性を持
たせ、ホトリソ・エッチング技術でセルプレートとなる
よう所定形状にパターニングすると図２（ｃ）に示すキ
ャパシタ部の構造を得る。
プレート電極８に不純物例えばリンを導入し導電性を持
たせ、ホトリソ・エッチング技術でセルプレートとなる
よう所定形状にパターニングすると図２（ｃ）に示すキ
ャパシタ部の構造を得る。
【００２４】次ぎに第４の実施例を説明する。図２
（ｂ）の工程のセルプレート電極となるポリシリコン膜
８の堆積までは、前述した第３の実施例と全く同じであ
るので説明は割愛する。
（ｂ）の工程のセルプレート電極となるポリシリコン膜
８の堆積までは、前述した第３の実施例と全く同じであ
るので説明は割愛する。
【００２５】第３の実施例と異なる点は、不純物（例え
ばＡｓ）イオン注入を２回に分けて行なうことである。
即ち、１回目の不純物イオン注入は第３の実施例と同じ
条件で行なう。つまり、不純物の濃度ピークがストレー
ジ電極６に浸透するようにする。次いで、２回目の不純
物イオン注入をするのであるが、この注入は１回目の注
入よりエネルギーを小さくして、不純物がキャパシタ絶
縁膜７まで届かないようにする。即ち、セルプレート電
極８の層に不純物濃度のピークがくるようにするのであ
る。これで、セルプレート電極８の導電性が持たせられ
る。
ばＡｓ）イオン注入を２回に分けて行なうことである。
即ち、１回目の不純物イオン注入は第３の実施例と同じ
条件で行なう。つまり、不純物の濃度ピークがストレー
ジ電極６に浸透するようにする。次いで、２回目の不純
物イオン注入をするのであるが、この注入は１回目の注
入よりエネルギーを小さくして、不純物がキャパシタ絶
縁膜７まで届かないようにする。即ち、セルプレート電
極８の層に不純物濃度のピークがくるようにするのであ
る。これで、セルプレート電極８の導電性が持たせられ
る。
【００２６】この後は、第３の実施例同様、熱処理を行
ない、ホトリソ・エッチング技術でセルプレート電極８
のパターニングを行ない、図２（ｃ）に示すキャパシタ
部の構造を得る。この第４の実施例では、第３の実施例
のように後からセルプレート電極８への不純物（例えば
リン）導入は行なわない。
ない、ホトリソ・エッチング技術でセルプレート電極８
のパターニングを行ない、図２（ｃ）に示すキャパシタ
部の構造を得る。この第４の実施例では、第３の実施例
のように後からセルプレート電極８への不純物（例えば
リン）導入は行なわない。
【００２７】図４に本実施例による粗面のポリシリコン
膜に保護膜を形成して不純物をイオン注入した場合と、
保護膜なしで注入した場合とでストレージ電極の表面積
がどの程度違うかの筆者らの測定データを示す。この図
から解るように、保護膜がない場合は平坦なストレージ
電極の場合より表面積はイオン注入量が多い場合２．２
倍程度にはなるが、保護膜を設けた本実施例の場合は、
２．５倍（注入量が少ない場合は３倍近く）程度確保で
きる。
膜に保護膜を形成して不純物をイオン注入した場合と、
保護膜なしで注入した場合とでストレージ電極の表面積
がどの程度違うかの筆者らの測定データを示す。この図
から解るように、保護膜がない場合は平坦なストレージ
電極の場合より表面積はイオン注入量が多い場合２．２
倍程度にはなるが、保護膜を設けた本実施例の場合は、
２．５倍（注入量が少ない場合は３倍近く）程度確保で
きる。
【００２８】
【発明の効果】以上説明したように、本発明は、ストレ
ージ電極となる導電性膜である粗面ポリシリコン膜を形
成した上に保護膜を形成した後、導電性を持たせる不純
物のイオン注入をするようにしたので、粗面ポリシリコ
ン膜の粗面が保護膜により保護され、イオンのエネルギ
ーで変形することがなく、粗面による面積増加の効果を
安定して得られる。また、保護膜をキャパシタ絶縁膜に
なる材料で形成すれば、工程も簡略化できるし、第３、
第４の実施例のように、セルプレート電極まで形成して
から不純物のイオン注入を行なうようにすれば、一層の
前記効果が期待できる。
ージ電極となる導電性膜である粗面ポリシリコン膜を形
成した上に保護膜を形成した後、導電性を持たせる不純
物のイオン注入をするようにしたので、粗面ポリシリコ
ン膜の粗面が保護膜により保護され、イオンのエネルギ
ーで変形することがなく、粗面による面積増加の効果を
安定して得られる。また、保護膜をキャパシタ絶縁膜に
なる材料で形成すれば、工程も簡略化できるし、第３、
第４の実施例のように、セルプレート電極まで形成して
から不純物のイオン注入を行なうようにすれば、一層の
前記効果が期待できる。
【００２９】さらに、第４の実施例のように、ストレー
ジ電極への不純物のイオン注入のとき、続けてその注入
条件を変えて、セルプレート電極のみへの不純物注入を
も同じ工程で行なえば、その後の長時間の熱処理工程を
省くことができ、処理時間の短縮ができ、トランジスタ
としての拡散層の深さを浅くできるので、短チャンネル
効果の抑制ができ、微細化の効果も期待できる。
ジ電極への不純物のイオン注入のとき、続けてその注入
条件を変えて、セルプレート電極のみへの不純物注入を
も同じ工程で行なえば、その後の長時間の熱処理工程を
省くことができ、処理時間の短縮ができ、トランジスタ
としての拡散層の深さを浅くできるので、短チャンネル
効果の抑制ができ、微細化の効果も期待できる。
【図１】本発明の第１、第２の実施例説明図
【図２】本発明の第３、第４の実施例説明図
【図３】従来例の説明図
【図４】保護膜の有無によるストレージ電極の面積比較
図
図
１ 基板 ２ セルコンタクト ３ ポリシリコン下層膜 ４ ポリシリコン上層膜 ５ 保護膜 ６ ストレージ電極 ７ キャパシタ絶縁膜 ８ セルプレート電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−167035（ＪＰ，Ａ) 特開 平７−86434（ＪＰ，Ａ) 特開 平７−14797（ＪＰ，Ａ) 特開 平６−314774（ＪＰ，Ａ) 特開 平６−69417（ＪＰ，Ａ) 特開 平５−304273（ＪＰ，Ａ) 特開 平５−175456（ＪＰ，Ａ) 特開 平５−110023（ＪＰ，Ａ) 特開 平５−110022（ＪＰ，Ａ) 特開 平４−286151（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/265 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (3)
- 【請求項１】 半導体基板上に、粗面を有する導電性膜
を形成し、その上にキャパシタ部のキャパシタ絶縁膜と
なる材料の保護膜を形成した後、不純物のイオン注入を
行なって、キャパシタ部のストレージ電極を形成するよ
うにしたことを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に、キャパシタ部のストレ
ージ電極となる粗面を有する導電性膜を形成し、その上
にキャパシタ絶縁膜を形成し、さらにその上に、キャパ
シタ部のセルプレート電極となる導電性膜を形成した
後、前記ストレージ電極である粗面を有する導電性膜ま
で浸透するように不純物の導入を行うことを特徴とする
半導体装置の製造方法。 - 【請求項３】 請求項２記載のストレージ電極である粗
面を有する導電性膜まで浸透するよう不純物の導入を行
なった後、続いて前記セルプレート電極のみに浸透する
条件で不純物を導入するようにしたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05258123A JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05258123A JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115138A JPH07115138A (ja) | 1995-05-02 |
| JP3083434B2 true JP3083434B2 (ja) | 2000-09-04 |
Family
ID=17315829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05258123A Expired - Fee Related JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3083434B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW377464B (en) * | 1996-04-15 | 1999-12-21 | Promos Technologies Inc | Method of increasing the surface area of capacitor construct |
| JP3981205B2 (ja) * | 1998-06-09 | 2007-09-26 | 世界先進積體電路股▲ふん▼有限公司 | 高密度ｄｒａｍキャパシター構造の製造方法 |
-
1993
- 1993-10-15 JP JP05258123A patent/JP3083434B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115138A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5482883A (en) | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby | |
| JP2761685B2 (ja) | 半導体装置の製造方法 | |
| WO1985004760A1 (en) | Method for controlled doping trench sidewalls in a semiconductor body | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| JPH02301164A (ja) | 半導体記憶装置 | |
| KR100230903B1 (ko) | 스택 커패시터 메모리 셀 어레이들을 구비한 dram 소자 제조 방법 | |
| JPH0691210B2 (ja) | Ｄｒａｍセル用高性能トレンチコンデンサ | |
| JP3083434B2 (ja) | 半導体装置の製造方法 | |
| JP2624709B2 (ja) | 半導体装置の製造方法 | |
| JP3421230B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
| EP0908942A2 (en) | Improved nitride etch stop layer | |
| US6001681A (en) | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness | |
| US5204281A (en) | Method of making dynamic random access memory cell having a trench capacitor | |
| JPH06314774A (ja) | 半導体装置の製造方法 | |
| JPH10321822A (ja) | 半導体素子の構造並びに製造方法 | |
| JPH03234051A (ja) | 容量素子の製造方法 | |
| JP2659190B2 (ja) | 半導体装置の製造方法 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| JP2900717B2 (ja) | 半導体装置 | |
| US6344694B1 (en) | Semiconductor device and method for manufacturing same | |
| JP3050989B2 (ja) | 半導体素子の製造方法 | |
| JP2783574B2 (ja) | 半導体装置の製造方法 | |
| JPH0786434A (ja) | 半導体装置の製造方法 | |
| JPS61119075A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |