JP3083434B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3083434B2 JP3083434B2 JP05258123A JP25812393A JP3083434B2 JP 3083434 B2 JP3083434 B2 JP 3083434B2 JP 05258123 A JP05258123 A JP 05258123A JP 25812393 A JP25812393 A JP 25812393A JP 3083434 B2 JP3083434 B2 JP 3083434B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- storage electrode
- polysilicon
- cell plate
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
法、中でも特にDRAM(DynamicRandom
Access Memory)などのキャパシタ部に
おける、粗面ポリシリコン膜(導電性膜)からなるスト
レージ電極の製造方法に関するものである。
法を、その主要部の断面図で示し、以下に説明する。
コン基板(以下、単に基板と称す)1上に、絶縁膜(例
えば酸化膜)9を形成し(例えばCVD(化学気相成
長)法により)、その絶縁膜9の所定箇所(図示してな
いが、例えば基板にN+ 拡散層が形成されている上)に
公知のホトリソグラフィ(以下ホトリソと略す)・エッ
チング技術でコンタクトホール(周知のように、これは
基板1と電気的接続をするための材料を埋め込む孔であ
り、以下セルコンタクトと称す)2を形成する。その上
に、特に図示はしてないが(一応、太線で表示してあ
る)、後工程でのエッチングストッパーとなる目的の窒
化膜を形成する場合もある。
んだ全面に、ストレージ電極(図3(b)に示す6)の
下層となるポリシリコン下層膜3を、LPCVD(減圧
CVD)法によりシランガス(SiH4 )を用いて50
0Å程度の厚さ形成する。続いて、その上にLPCVD
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば570℃でポリシ
リコン上層膜4を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。
+ を40KeV、7.5E15ions/cm2 程度イ
オン注入し、ストレージ電極6となる前記ポリシリコン
下層膜3と上層膜4に導電性を持たせる。
リシリコン下層膜3と上層膜4とをホトリソ・エッチン
グ技術でパターニングし、ストレージ電極6となる形状
とする(この例では、ほぼT字形)。次に、前記ストレ
ージ電極6の上にキャパシタ絶縁膜7を形成する。例え
ば、シリコン窒化膜をLPCVD法で100Å程度の厚
さ形成する。続いて、その上にセルプレート電極8を形
成する。例えば、ポリシリコン膜をLPCVD法で20
00Å程度の厚さ形成し、POCl3 を拡散源としてリ
ンをドープ(注入)して導電性を持たせる。続いて、そ
のセルプレート電極8をホトリソ・エッチング技術で所
定形状にパターニングする。
化することにより、狭い範囲においてもキャパシタ面積
を広くすることができ、容量が確保できるので、近来の
装置縮小化つまり高集積化に伴い、その使用が盛んにな
ってきている。
べた方法では、あるしきい値以上の不純物をストレージ
電極となる粗面ポリシリコン膜にイオン注入すると、イ
オンのエネルギーにより粗面粒の形状が変形するので、
粗面にしたことによる予定通りの表面積の増加が得られ
ず、必要な容量を安定的に得られなくなるという問題点
を有していた。
しての面積が予定通り得られない、つまり減少するとい
った問題点を解決するため、前記粗面ポリシリコンを形
成した上に保護膜を形成してから、イオン注入を行なう
ようにし、粗面の変形を抑制し、前記面積の減少を防ぐ
ことを目的とする。
発明は原理的には、ストレージ電極となる粗面ポリシリ
コン膜を形成し、その上に保護膜を形成してから、不純
物のイオン注入をするようにしたものである。実施例と
しては、その保護膜をキャパシタ絶縁膜とした例、セル
プレート電極まで形成した後イオン注入する例を挙げて
ある。
なる導電性膜である粗面ポリシリコン膜を形成した上に
保護膜を形成した後、イオン注入するようにしたので、
粗面ポリシリコン膜の粗面が保護膜により保護され、イ
オンのエネルギーで変形することがなく、粗面による面
積増加の効果を安定して得られる。
造工程を主要部の断面図で示し、以下に説明する。な
お、従来例の図3と同じ部分には同じ符号を付してあ
る。
実施例はいわばこの発明の原理的な製造方法である。
基板1上に、絶縁膜9を形成し、その絶縁膜9の所定箇
所にホトリソ・エッチング技術でセルコンタクト(コン
タクトホール)2を形成した図である。この場合、その
上にエッチングストッパー用の窒化膜(図の太線)を形
成する場合もある。
んだ全面に、ストレージ電極(図1(c)に示す6)の
下層となるポリシリコン下層膜3を、LPCVD(減圧
CVD)法によりシランガス(SiH4 )を用いて50
0Å程度の厚さ形成する。続いて、その上にLPCVD
法によりシランガスを用いて、アモルファス状態からポ
リシリコンに変わる遷移温度、例えば570℃でポリシ
リコン上層膜4を形成する。前記条件で形成すると、周
知のようにその表面は凹凸状の粗面となる。以上の工程
は前述の通り従来例と同じであるのでこれ以上の説明は
割愛する。
面となっている導電性膜であるポリシリコン上層膜4の
表面に保護膜(パッシベーション膜)5を、例えば、C
VD法により100Å程度の酸化膜を形成する。この
後、ストレージ電極となるポリシリコン膜3、4に導電
性をより持たせるために、N型不純物例えば75As+ を
40KeV、7.5E15ions/cm2 の条件でイ
オン注入する。
グ技術で除去し、続いて図1(c)に示すように、ホト
リソ・エッチング技術により前記ポリシリコン膜3、4
をストレージ電極6となるよう所定形状にパターニング
する。
トレージ電極6の上に、従来同様、キャパシタ絶縁膜と
なる例えばシリコン窒化膜7をLPCVD法で100Å
程度の厚さ形成し、その上にセルプレート電極8となる
ポリシリコン膜をLPCVD法で2000Å程度の厚さ
形成し、POCl3 を拡散源としてリンをドープして導
電性を持たせる。つまり、これでキャパシタ部が形成さ
れる。
シリコン膜の表面に保護膜5を形成してイオン注入した
後、前記保護膜5を除去するようにしたが、第2の実施
例としては、その保護膜5を最初からキャパシタ絶縁膜
7とするものである。例えば前述したシリコン窒化膜を
LPCVD法により形成するか、あるいは熱酸化膜を熱
酸化法により形成するなど、そのままキャパシタ絶縁膜
7となる材料を保護膜として形成するのである。そうす
ると、保護膜としての効果は同じであり、かつそのまま
キャパシタ絶縁膜7となるので、保護膜を除去する工程
が不要となり工程削減ができる。
に示し、以下に説明する。いずれも図2(a)の工程
は、第1の実施例の図1(a)と全く同じ工程であるの
で、その説明は省略する。
て、図2(b)に示すように、ストレージ電極となるポ
リシリコン下層膜3と粗面状のポリシリコン上層膜4
を、ホトリソ・エッチング技術によりストレージ電極6
となるよう所定形状にパターニングし、その上にキャパ
シタ絶縁膜7を例えば第1の実施例同様シリコン窒化膜
をLPCVD法で堆積する。続いて、その上全面にセル
プレート電極となるポリシリコン膜8をLPCVD法で
堆積させる。
注入する。その条件としては、その不純物がキャパシタ
絶縁膜7とセルプレート電極となるポリシリコン膜8を
突き抜け、ストレージ電極6に十分浸透するようにす
る。即ち、不純物の濃度のピークがストレージ電極6に
浸透するように、不純物イオン注入のエネルギーを第
1、第2の実施例より高くするか、またはセルプレート
電極8の厚さを第1、第2の実施例より薄くするか、あ
るいは両者を組み合わせて行なう。そして、熱処理(ア
ニール)を行なえば、固相拡散によりストレージ電極6
に十分不純物が拡散される。
プレート電極8に不純物例えばリンを導入し導電性を持
たせ、ホトリソ・エッチング技術でセルプレートとなる
よう所定形状にパターニングすると図2(c)に示すキ
ャパシタ部の構造を得る。
(b)の工程のセルプレート電極となるポリシリコン膜
8の堆積までは、前述した第3の実施例と全く同じであ
るので説明は割愛する。
ばAs)イオン注入を2回に分けて行なうことである。
即ち、1回目の不純物イオン注入は第3の実施例と同じ
条件で行なう。つまり、不純物の濃度ピークがストレー
ジ電極6に浸透するようにする。次いで、2回目の不純
物イオン注入をするのであるが、この注入は1回目の注
入よりエネルギーを小さくして、不純物がキャパシタ絶
縁膜7まで届かないようにする。即ち、セルプレート電
極8の層に不純物濃度のピークがくるようにするのであ
る。これで、セルプレート電極8の導電性が持たせられ
る。
ない、ホトリソ・エッチング技術でセルプレート電極8
のパターニングを行ない、図2(c)に示すキャパシタ
部の構造を得る。この第4の実施例では、第3の実施例
のように後からセルプレート電極8への不純物(例えば
リン)導入は行なわない。
膜に保護膜を形成して不純物をイオン注入した場合と、
保護膜なしで注入した場合とでストレージ電極の表面積
がどの程度違うかの筆者らの測定データを示す。この図
から解るように、保護膜がない場合は平坦なストレージ
電極の場合より表面積はイオン注入量が多い場合2.2
倍程度にはなるが、保護膜を設けた本実施例の場合は、
2.5倍(注入量が少ない場合は3倍近く)程度確保で
きる。
ージ電極となる導電性膜である粗面ポリシリコン膜を形
成した上に保護膜を形成した後、導電性を持たせる不純
物のイオン注入をするようにしたので、粗面ポリシリコ
ン膜の粗面が保護膜により保護され、イオンのエネルギ
ーで変形することがなく、粗面による面積増加の効果を
安定して得られる。また、保護膜をキャパシタ絶縁膜に
なる材料で形成すれば、工程も簡略化できるし、第3、
第4の実施例のように、セルプレート電極まで形成して
から不純物のイオン注入を行なうようにすれば、一層の
前記効果が期待できる。
ジ電極への不純物のイオン注入のとき、続けてその注入
条件を変えて、セルプレート電極のみへの不純物注入を
も同じ工程で行なえば、その後の長時間の熱処理工程を
省くことができ、処理時間の短縮ができ、トランジスタ
としての拡散層の深さを浅くできるので、短チャンネル
効果の抑制ができ、微細化の効果も期待できる。
図
Claims (3)
- 【請求項1】 半導体基板上に、粗面を有する導電性膜
を形成し、その上にキャパシタ部のキャパシタ絶縁膜と
なる材料の保護膜を形成した後、不純物のイオン注入を
行なって、キャパシタ部のストレージ電極を形成するよ
うにしたことを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板上に、キャパシタ部のストレ
ージ電極となる粗面を有する導電性膜を形成し、その上
にキャパシタ絶縁膜を形成し、さらにその上に、キャパ
シタ部のセルプレート電極となる導電性膜を形成した
後、前記ストレージ電極である粗面を有する導電性膜ま
で浸透するように不純物の導入を行うことを特徴とする
半導体装置の製造方法。 - 【請求項3】 請求項2記載のストレージ電極である粗
面を有する導電性膜まで浸透するよう不純物の導入を行
なった後、続いて前記セルプレート電極のみに浸透する
条件で不純物を導入するようにしたことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05258123A JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05258123A JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07115138A JPH07115138A (ja) | 1995-05-02 |
JP3083434B2 true JP3083434B2 (ja) | 2000-09-04 |
Family
ID=17315829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05258123A Expired - Fee Related JP3083434B2 (ja) | 1993-10-15 | 1993-10-15 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3083434B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW377464B (en) * | 1996-04-15 | 1999-12-21 | Promos Technologies Inc | Method of increasing the surface area of capacitor construct |
JP3981205B2 (ja) * | 1998-06-09 | 2007-09-26 | 世界先進積體電路股▲ふん▼有限公司 | 高密度dramキャパシター構造の製造方法 |
-
1993
- 1993-10-15 JP JP05258123A patent/JP3083434B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07115138A (ja) | 1995-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5482883A (en) | Method for fabricating low leakage substrate plate trench DRAM cells and devices formed thereby | |
JP2761685B2 (ja) | 半導体装置の製造方法 | |
WO1985004760A1 (en) | Method for controlled doping trench sidewalls in a semiconductor body | |
JP3132435B2 (ja) | 半導体装置の製造方法 | |
JPH02301164A (ja) | 半導体記憶装置 | |
KR100230903B1 (ko) | 스택 커패시터 메모리 셀 어레이들을 구비한 dram 소자 제조 방법 | |
JPH0691210B2 (ja) | Dramセル用高性能トレンチコンデンサ | |
JP3083434B2 (ja) | 半導体装置の製造方法 | |
JP2624709B2 (ja) | 半導体装置の製造方法 | |
JP3421230B2 (ja) | 半導体記憶装置およびその製造方法 | |
US5646061A (en) | Two-layer polysilicon process for forming a stacked DRAM capacitor with improved doping uniformity and a controllable shallow junction contact | |
EP0908942A2 (en) | Improved nitride etch stop layer | |
US6001681A (en) | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness | |
US5204281A (en) | Method of making dynamic random access memory cell having a trench capacitor | |
JPH06314774A (ja) | 半導体装置の製造方法 | |
JPH10321822A (ja) | 半導体素子の構造並びに製造方法 | |
JPH03234051A (ja) | 容量素子の製造方法 | |
JP2659190B2 (ja) | 半導体装置の製造方法 | |
JPS639965A (ja) | 半導体記憶装置の製造方法 | |
JP2900717B2 (ja) | 半導体装置 | |
US6344694B1 (en) | Semiconductor device and method for manufacturing same | |
JP3050989B2 (ja) | 半導体素子の製造方法 | |
JP2783574B2 (ja) | 半導体装置の製造方法 | |
JPH0786434A (ja) | 半導体装置の製造方法 | |
JPS61119075A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |