CN1765007A - 自由空间配线的制造方法及其制造装置 - Google Patents

自由空间配线的制造方法及其制造装置 Download PDF

Info

Publication number
CN1765007A
CN1765007A CNA2004800081249A CN200480008124A CN1765007A CN 1765007 A CN1765007 A CN 1765007A CN A2004800081249 A CNA2004800081249 A CN A2004800081249A CN 200480008124 A CN200480008124 A CN 200480008124A CN 1765007 A CN1765007 A CN 1765007A
Authority
CN
China
Prior art keywords
free space
space distribution
manufacture method
gas
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800081249A
Other languages
English (en)
Inventor
星野隆行
松井真二
近藤和茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Nanotechnology Inc.
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of CN1765007A publication Critical patent/CN1765007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/047Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Toxicology (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Details Of Aerials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种自由空间配线的制造方法及其制造装置,其能够制造纳米级的自由空间配线。基于预先存储在计算机控制的绘制设备(9)中的三维位置数据以及射束的辐射位置、辐射方向和辐射时间来辐射射束以便利用射束激发反应,使用CVD工艺制造该自由空间配线(3)。

Description

自由空间配线的制造方法及其制造装置
技术领域
本发明涉及一种通过利用例如聚焦离子射束(FIB)的射束激发反应从衬底表面或三维(3D)结构生长导体的自由空间配线(free-space-wiring)的制造方法,以及自由空间配线的制造装置,其中自由空间配线具有纳米级的直径。
背景技术
随着半导体制造工艺中研究和发展的进步,二维(2D)纳米处理的技术已经得到显著地发展,产生了可用的使用EB(电子射束)或FIB(聚焦离子射束)的10纳米光刻,10纳米光刻反过来被用于制造例如具有小于50纳米栅极长度的超薄MOS器件,或10纳米级的量子效应器件,例如单电子晶体管(见非专利文献1和2)。以此方式,2D纳米处理技术在研发水平上已经基本定型。纳米处理技术未来的研发目标是从二维到三维的多维处理,以及最终的多功能性和高性能,同时仍需要研发还没有实现的新功能器件。
与2D制造的情况一样,利用高分辨率的FIB或EB对于制造纳米级的结构是必要的。对于使用FIB形成柱状或壁状结构,或使用EB制造场发射极或光子晶体结构已经有过报道(见非专利文献3和4)。但是,前述报道的技术仍然不能制造任意的3D结构。
因此,本发明人开发了该技术,使用FIB-CVD(聚焦离子射束-化学气相淀积)(见专利文献1和非专利文献5)来实现以往没有实现的尺寸小于100nm的任意3D结构的制造。
[专利文献1]
日本未审查的专利公开No.2001-107252(第3-4页,图1);
[非专利文献1]
S.Matsui和Y.Ochiai,Nanotechnology,7,247(1996);
[非专利文献2]
S.Matsui,Proceedings of the IEEE,85,629(1997);
[非专利文献3]
H.W.Koops,Jpn.J.Appl.Phys.,Part 1 33,7099(1994);
[非专利文献4]
P.G.Blauner,Proceedings International MicroprocessConference,1991,p.309;
[非专利文献5]
S.Matsui,K.Kaito,J.Fujita,M.Komuro,K.Kanda和Y.Haruyama,J.Vac.Sci.Technol.,B18,3168(2000)。
发明内容
由于2D绘制技术对于电子器件集成具有其局限性,因此需要在3D空间内制造纳米级的配线。
而且,纳米级的自由空间配线对于诸如微线圈的微电子器件的配线是必须的。
本发明欲提供一种自由空间配线的制造方法及其制造装置,其能够制造纳米级的自由空间配线。
[1]一种自由空间配线的制造方法,其中基于预先存储在计算机控制的绘制设备中的三维位置数据以及射束的辐射位置、辐射方向和辐射时间来辐射射束以便利用射束激发反应,使用CVD工艺制造该自由空间配线。
[2]如[1]所述的自由空间配线的制造方法,其中通过使用液态金属离子源的聚焦离子射束来产生射束激发反应。
[3]如[1]所述的自由空间配线的制造方法,其中在空间中任意地制造该自由空间配线。
[4]如[1]所述的自由空间配线的制造方法,其中使用单一的源气体作为用于制造的源气体。
[5]如[1]所述的自由空间配线的制造方法,其中通过提供该源气体与不同源气体的混合气体来控制该自由空间配线特性。
[6]如[1]所述的自由空间配线的制造方法,其中通过选择反应气体源来形成金属、半导体或绝缘体自由空间配线。
[7]如[1]所述的自由空间配线的制造方法,其中电子器件被连接到该自由空间配线。
[8]如[7]所述的自由空间配线的制造方法,其中该电子器件是电阻器、电容器或电感器。
[9]如[8]所述的自由空间配线的制造方法,其中选择用于该电阻器、电容器或电感器的反应气体材料,以便分别对应于该电阻器、电容器或电感器实现反应气体供应控制。
[10]如[7]述的自由空间配线的制造方法,其中通过聚焦离子射束注入将半导体材料局部地掺杂到该自由空间配线中。
[11]如[8]所述的自由空间配线的制造方法,其中在掺杂气体氛围中通过电子射束辐射将半导体材料局部地掺杂到该自由空间配线中。
[12]如[1]所述的自由空间配线的制造方法,其中使用激光器或静电操纵器将半导体器件引入该自由空间配线中,并使用CVD方法将其固定在该自由空间配线中。
[13]如[12]所述的自由空间配线的制造方法,其中CVD方法是聚焦离子射束CVD方法或电子射束CVD方法。
[14]如[1]所述的自由空间配线的制造方法,其中通过电子/离子射束激发过程在局部空间中构建三维信息网络。
[15]如[1]所述的自由空间配线的制造方法,其中通过该自由空间配线形成纵横电路。
[16]一种自由空间配线的制造装置,包括:三维纳米结构;影响该三维纳米结构的一个区域的反应气体以及射束激发反应工具;计算机控制的绘制设备,按照三维位置数据控制来自该射束激发反应工具的射束,其中:通过利用射束激发反应,使用CVD工艺制造预先设计的自由空间配线。
附图说明
图1是按照本发明第一实施例的依靠聚焦离子射束的自由空间配线的制造装置的示意图;
图2示出了使用菲(C14H10)作为单一的碳源来制造3D纳米配线的示例(示例1);
图3示出了使用菲(C14H10)作为单一的碳源来制造3D纳米配线的示例(示例2);
图4是通过TEM观察配线的分支部分所获得的视图;
图5显示了用于评价自由空间配线的电特性的装置的布局图,以及测量数据的示例。
图6是自由空间配线的元素分析的示意图,以及显示了自由空间配线频谱的EDX元素分析结果的曲线图;
图7显示了元素分析与电特性评价结果的图表;
图8显示了按照本发明第二实施例的依靠聚焦离子射束的自由空间配线的制造装置的示意图;
图9是按照本发明实施例的生长成纵横结构的自由空间配线的SIM图像;
图10是按照本发明实施例的制造成桥形的DLC自由空间配线的SIM图像;
图11是按照本发明实施例的并联线圈形的DLC自由空间配线的SIM图像。
具体实施方式
下面将详细说明本发明的实施例。
图1是按照本发明第一实施例的通过聚焦离子射束的自由空间配线的制造装置的示意图。
在此附图中,附图标记1表示Si衬底;2表示作为淀积结构的DLC(类金刚石碳;diamond like carbon)柱;3表示具有将被钩在DLC柱2上的宽度的自由空间配线;4表示用于注入作为反应气体的菲气体(熔点:99摄氏度,沸点:340摄氏度)的气体喷嘴;5表示作为反应气体的菲气体;6表示FIB装置;7表示FIB;8表示FIB 7的扫描方向;9表示计算机控制的绘制设备,其具有CPU(中央处理单元)9A,接口9B和9D,预先存储3D位置数据、射束辐射位置、辐射方向和辐射时间的存储器9C,输入/输出设备9E以及显示设备9F。
此处,能够使用聚焦离子射束(FIB)7的射束激发反应在菲气体5作为反应气体的阶段来生长具有将被钩在DLC柱2上的宽度的自由空间配线3。
在此示意性实施例中,通过使用Ga+聚焦离子射束装置(SeikoInstruments Inc.SMI9200)的激发反应在碳基气体(菲:C14H10)的阶段制造具有某宽度的自由空间配线3。通过拉曼光谱学确定淀积的材料为类金刚石碳(DLC)。
Ga+离子的能量是30keV,辐射离子电流在1pA至1nA范围内。当Ga+FIB在反应气体5的气氛中辐射到Si衬底1上时,吸附在辐射点上的反应气体分子被分解以便生长无定形碳。用作反应气体的菲气体5是具有99摄氏度的熔点以及340摄氏度的沸点的芳烃化合物。将其加热到大约70至80摄氏度,并从气体喷嘴4的尖端将产生的蒸汽注入到Si衬底1。装置的真空度大约为1×10-5Pa,在生长无定形碳期间样本室内的平均气压大约为5×10-5Pa。
尽管此处使用Ga+作为FIB,但并不限于此,可以使用任何液态金属离子源,例如Au+或Si+
此外,将说明依靠FIB的3D自由空间配线的制造原理。
通过由二次电子分解并淀积吸附在衬底或生长结构表面上的反应气体分子,来进行依靠辐射FIB的化学气相淀积。通常,在辐射离子射束之后,当原始离子穿透衬底或淀积时,在弹性/无弹性散射的交互作用过程中会发射二级电子。在30keV的Ga+离子的情况下,射程大约是20nm。
也就是说,原始离子在距离离子射束的辐射位置半径约为20nm的射程内散射,并且从散射区域发射二级电子。因为较大的反应有效截面,所以发射在衬底表面上的具有相对较低能量的二级电子立即被吸收气体分子捕获,并且通过二级电子分解该反应气体分子来生长无定形碳。
在此过程中,通过固定离子射束的辐射位置,无定形碳柱将生长在离子射束方向上。通过在横向上稍稍移动射束辐射位置,二级电子的产生区域也将同时移动。也就是说,在移动方向(图1中右侧)中的柱侧表面上二级电子量的增加启动了分支无定形碳在横向方向上的生长。在此过程中,因为Ga+离子的射程较短,所以散射的原始离子将不通过分散的无定形碳分支。
也就是说,通过从无定形碳分支的尖端有效产生的二级电子,并且在分支的尖端持续分解/淀积反应,能够生长悬垂在横向方向上的分支。因此,通过控制离子射束的扫描速度和生长速率,能够控制在向上或横向甚至是向下的方向上的生长。
图2(L、C、R并联电路,生长时间:20分钟)和图3(L、C、R滤波器电路,生长时间:21分钟)显示了使用菲(C14H10)作为单碳源制造3D纳米配线的示例。两图中的配线直径大约是100nm。
为了检验制造的3D纳米配线的成分和结构,(1)使用TEM-EDX进行观察。图4显示了在200keV下进行的配线分支部分的TEM观察结果。此结果详细说明了3D纳米配线内的Ga和C的分布和位置。分析的区域位于直径小于20nm的范围内。
此外,(2)进行实验来检验制造的3D配线的电特性。图5显示了用于评价自由空间配线的电特性的装置的布局图,以及测量数据的示例。在此实施例中,含有与菲气体同时提供的羰基钨(W(CO)6)气体(有机金属气体)的混合气体被用作源气体,以降低配线电阻系数。电阻系数的测量结果显示出,当使用菲气体制造的配线的电阻系数仅为100Ωcm时,通过同时提供羰基钨气体所制造的配线的电阻系数能够下降至0.02Ωcm。也就是说,通过提供羰基钨气体能够制造具有可变电阻系数的配线,其电阻系数可降低至1/1000。
此外,为了阐述电阻系数的改变与配线内的结构改变之间的相互关系,(3)使用SEM-EDX电子点波射束进行实验来检验配线内的元素含量,如图6所示。测量结果显示出,随着羰基钨气体密度的增加,金属元素(即,Ga和W)的含量增加,3D纳米配线的电阻系数下降。图7显示了通过SEM-EDX测量的电阻系数与W含量之间的相互关系。
单一的源气体能够作为源气体用于制造。
通过提供该源气体与不同的源气体的混合气体,能够控制自由空间配线的特性。
图8显示了按照本发明第二实施例的依靠聚焦离子射束的自由空间配线的制造装置的示意图。
在此附图中,附图标记11表示Si衬底;12表示绝缘板;13表示正在制造的自由空间配线;14表示用于注入作为反应气体的菲气体(熔点:99摄氏度,沸点:340摄氏度)的气体喷嘴;15表示作为反应气体的菲气体;16表示FIB装置;17表示FIB;18表示FIB 17的扫描方向;19表示计算机控制的绘制设备,其具有CPU(中央处理单元)19A,接口19B和19D,预先存储3D位置数据、射束辐射位置、辐射方向和辐射时间的存储器19C,输入/输出设备19E以及显示设备19F。
如图8所示,基于预先存储在计算机控制的绘制设备19的存储器19C中的3D位置数据以及射束辐射位置、辐射方向和辐射时间来制造自由空间配线13。
图9是按照本发明实施例的生长成纵横结构的自由空间配线的SIM(扫描离子显微镜)图像(离子显微图像)。
在以下的制造条件下:0.5pA的射束电流、2.7ms/nm的剂量变动(poseshift)、147s的暴露时间,通过DLC配线将配线制成具有100nm的配线直径的纵横结构。通过施加有机金属气体作为反应气体源来形成金属配线纵横逻辑电路。
此外,使用30keV的Ga+FIB形成自由空间配线,其具有100nm的直径并且制造时间为90秒,因此能够在自由空间配线内任意形成电阻器、电容器、电感器等。在实际的配线中,使用能够淀积例如Au、Pt或W的金属的气体源。
此外,在此实施例中,在生长期间通过提供不同的反应气体源能够形成异质结。
也就是,在制造自由空间配线的过程中,通过将反应气体源变为例如P和N掺杂剂来进行诸如PN结的局部掺杂,由此能够构建包括电子及光学器件的3D信息网络。
在此实施例中的制造条件是:0.5pA的射束电流和2.7ms/nm的剂量变动(pose shift)。
图10是按照本发明实施例的制造成桥形的DLC自由空间配线的SIM图像,其中制造条件是:0.3pA的射束电流、3.0ms/nm的剂量变动(pose shift)、以及107s的暴露时间。
图11是按照本发明实施例的并联线圈形的DLC自由空间配线的SIM图像,其中制造条件是:0.3pA的射束电流、3.0ms/nm的剂量变动(pose shift)、以及166s的暴露时间。
如上所述,按照本发明:
(1)由于聚焦离子射束的射束直径能够聚焦成大约5nm,所以使用计算机控制的图形绘制设备的3D数据能够获得几十纳米水平的自由空间配线。
(2)通过改变反应气体,能够由各种材料(即,金属、半导体或绝缘材料)来形成3D配线。明显地,能够在单个3D结构中形成包括由不同材料形成的多个部分的3D混合自由空间配线。
使用这些特征,还能够制造纳米空间3D信息网络或在其自由空间配线中结合了诸如L、C、R、PN结的生物操纵器。
在按照本发明的自由空间配线的制造方法中,能够通过聚焦离子射束注入将半导体材料局部掺杂在自由空间配线中。
而且,在按照本发明的自由空间配线的制造方法中,能够在掺杂气体氛围中通过电子射束辐射将半导体材料局部掺杂在自由空间配线中。
此外,在按照本发明的自由空间配线的制造方法中,能够使用激光器或静电操纵器将半导体器件引入自由空间配线中,并使用CVD方法将其固定在自由空间配线中。
此外,在按照本发明的自由空间配线的制造方法中,CVD方法可以是FIB-CVD方法或EB-CVD方法。
本发明并不限于前述的实施例,能够按照本发明的目的进行各种修改,并且上述各种修改没有脱离本发明的范围。
如上详细说明的,本发明能够获得如下的效果:
(A)能够将μm或nm级的自由空间配线制成任意的形状和尺寸,由此能够制造3D功能器件。
(B)通过改变反应气体,能够由各种材料(即,金属、半导体或绝缘材料)来形成3D配线。此外,能够在单个3D结构中形成包括由不同材料形成的多个部分的3D混合自由空间配线。
工业应用性
例如,按照本发明的自由空间配线的制造方法和自由空间配线的制造装置可应用于微开关、传感器、例如生物操纵器的操纵器、微波天线或量子器件。

Claims (16)

1.一种自由空间配线的制造方法,其中通过基于预先存储在计算机控制的绘制设备中的三维位置数据以及射束的辐射位置、辐射方向和辐射时间来辐射射束,以便利用射束激发反应,使用CVD工艺制造该自由空间配线。
2.如权利要求1所述的自由空间配线的制造方法,其中通过使用液态金属离子源的聚焦离子射束来产生所述射束激发反应。
3.如权利要求1所述的自由空间配线的制造方法,其中在空间中任意地制造该自由空间配线。
4.如权利要求1所述的自由空间配线的制造方法,其中使用单一的源气体作为用于制造的源气体。
5.如权利要求1所述的自由空间配线的制造方法,其中通过提供该源气体与不同源气体的混合气体来控制该自由空间配线的特性。
6.如权利要求1所述的自由空间配线的制造方法,其中通过选择反应气体源来形成金属、半导体或绝缘体的自由空间配线。
7.如权利要求1所述的自由空间配线的制造方法,其中电子器件被连接到该自由空间配线。
8.如权利要求7所述的自由空间配线的制造方法,其中该电子器件是电阻器、电容器或电感器。
9.如权利要求8所述的自由空间配线的制造方法,其中选择适合于该电阻器、电容器或电感器的反应气体材料,以便分别对应于该电阻器、电容器或电感器实现反应气体供应控制。
10.如权利要求7所述的自由空间配线的制造方法,其中通过聚焦离子射束注入将半导体材料局部地掺杂到该自由空间配线中。
11.如权利要求8所述的自由空间配线的制造方法,其中在掺杂气体氛围中通过电子射束辐射将半导体材料局部地掺杂到该自由空间配线中。
12.如权利要求1所述的自由空间配线的制造方法,其中使用激光器或静电操纵器将半导体器件引入该自由空间配线中,并使用CVD方法将其固定在该自由空间配线中。
13.如权利要求12所述的自由空间配线的制造方法,其中CVD方法是聚焦离子射束CVD方法或电子射束CVD方法。
14.如权利要求1所述的自由空间配线的制造方法,其中通过电子/离子射束激发过程在局部空间中构建三维信息网络。
15.如权利要求1所述的自由空间配线的制造方法,其中通过该自由空间配线形成纵横电路。
16.一种自由空间配线的制造装置,包括:
(a)三维纳米结构;
(b)影响该三维纳米结构的一个区域的反应气体,以及射束激发反应工具;
(c)计算机控制的绘制设备,按照三维位置数据控制来自该射束激发反应工具的射束,其中:
(d)通过利用射束激发反应,使用CVD工艺制造预先设计的自由空间配线。
CNA2004800081249A 2003-02-28 2004-02-16 自由空间配线的制造方法及其制造装置 Pending CN1765007A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003054362 2003-02-28
JP054362/2003 2003-02-28
PCT/JP2004/001625 WO2004077536A1 (ja) 2003-02-28 2004-02-16 空中配線の製造方法及びその空中配線の製造装置

Publications (1)

Publication Number Publication Date
CN1765007A true CN1765007A (zh) 2006-04-26

Family

ID=32923460

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800081249A Pending CN1765007A (zh) 2003-02-28 2004-02-16 自由空间配线的制造方法及其制造装置

Country Status (7)

Country Link
US (1) US20070015335A1 (zh)
EP (1) EP1598857A4 (zh)
JP (1) JP4704911B2 (zh)
KR (1) KR100749710B1 (zh)
CN (1) CN1765007A (zh)
TW (1) TW200424349A (zh)
WO (1) WO2004077536A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112072319A (zh) * 2020-08-31 2020-12-11 泉州师范学院 一种金属等离激元纳米光学天线的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006123150A (ja) * 2004-11-01 2006-05-18 National Institute For Materials Science 電子ビーム誘起蒸着法を用いたナノ構造作成制御方法
JP4485323B2 (ja) * 2004-11-04 2010-06-23 独立行政法人科学技術振興機構 神経再生電極装置の作製方法及びその神経再生電極装置
JP2007069329A (ja) * 2005-09-08 2007-03-22 Japan Science & Technology Agency 微小立体構造操作具の作製方法及びそれによって作製される微小立体構造操作具
JP2007069325A (ja) * 2005-09-08 2007-03-22 Japan Science & Technology Agency 微小電磁装置の作製方法及びそれによって作製される微小電磁装置
JP2007146224A (ja) * 2005-11-28 2007-06-14 Tdk Corp 描画方法、読取り方法、描画装置、読取り装置および物体
JP4672534B2 (ja) * 2005-11-29 2011-04-20 独立行政法人科学技術振興機構 微小電子エミッタの作製方法及びそれを用いて作製される微小電子エミッタ
JP5268043B2 (ja) * 2007-03-08 2013-08-21 独立行政法人物質・材料研究機構 極微小ダイオード及びその製造方法
JP5344530B2 (ja) * 2007-05-15 2013-11-20 キヤノン株式会社 エッチングマスクの形成方法、3次元構造体の製造方法及び3次元フォトニック結晶レーザー素子の製造方法
JP2009250928A (ja) * 2008-04-10 2009-10-29 Nippon Hoso Kyokai <Nhk> Mems型熱線式粒子速度検出素子及びその製造方法並びに音響センサ
US8277691B2 (en) * 2008-05-05 2012-10-02 Ada Technologies, Inc. High performance carbon nanocomposites for ultracapacitors
JP5335508B2 (ja) * 2009-03-25 2013-11-06 一般財団法人ファインセラミックスセンター 緊張化した空中配線の形成方法、荷電粒子線プリズムとその製造方法、荷電粒子線の干渉縞を用いた観察方法、電子顕微鏡および電子顕微鏡における干渉縞の形成方法
US20140042390A1 (en) * 2011-02-16 2014-02-13 The Regents Of University Of California Interpenetrating networks of carbon nanostructures and nano-scale electroactive materials

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58165330A (ja) * 1982-03-25 1983-09-30 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07107190B2 (ja) * 1984-03-30 1995-11-15 キヤノン株式会社 光化学気相成長方法
US5017317A (en) * 1989-12-04 1991-05-21 Board Of Regents, The Uni. Of Texas System Gas phase selective beam deposition
JP3279771B2 (ja) * 1993-10-29 2002-04-30 株式会社日立製作所 半導体装置及びその製造方法と電子回路装置
EP0732624B1 (en) * 1995-03-17 2001-10-10 Ebara Corporation Fabrication method with energy beam
US5700526A (en) * 1995-05-04 1997-12-23 Schlumberger Technologies Inc. Insulator deposition using focused ion beam
JP3161362B2 (ja) * 1997-05-01 2001-04-25 富士ゼロックス株式会社 微小構造体、その製造方法、その製造装置、基板および成形型
TW471122B (en) * 1999-04-22 2002-01-01 Seiko Instr Inc Formation method, lead-line setting correction and forming device of transparent conductive film
JP4137317B2 (ja) * 1999-10-07 2008-08-20 独立行政法人科学技術振興機構 微小立体構造物、その製造方法及びその製造装置
JP2001267324A (ja) * 2000-03-22 2001-09-28 Hitachi Ltd 配線修正方法
US7326445B2 (en) * 2000-11-29 2008-02-05 Sii Nanotechnology Inc. Method and apparatus for manufacturing ultra fine three-dimensional structure
JP2002237520A (ja) * 2001-02-07 2002-08-23 Sharp Corp 配線修正装置および方法
JP4704595B2 (ja) * 2001-04-17 2011-06-15 エスアイアイ・ナノテクノロジー株式会社 Cvdによる微細立体構造体の成長方法、及び集束イオンビーム装置
US7642114B2 (en) * 2006-07-19 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Micro electro mechanical device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112072319A (zh) * 2020-08-31 2020-12-11 泉州师范学院 一种金属等离激元纳米光学天线的制备方法

Also Published As

Publication number Publication date
TW200424349A (en) 2004-11-16
JP4704911B2 (ja) 2011-06-22
EP1598857A1 (en) 2005-11-23
WO2004077536A1 (ja) 2004-09-10
KR100749710B1 (ko) 2007-08-16
JPWO2004077536A1 (ja) 2006-06-08
EP1598857A4 (en) 2008-11-26
KR20050106058A (ko) 2005-11-08
US20070015335A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
CN1765007A (zh) 自由空间配线的制造方法及其制造装置
Utke et al. Focused-electron-beam-induced deposition of freestanding three-dimensional nanostructures of pure coalesced copper crystals
Stanford et al. Advanced nanoscale patterning and material synthesis with gas field helium and neon ion beams
US9964846B2 (en) Two-dimensional heterostructure materials
Córdoba et al. Nanoscale chemical and structural study of Co-based FEBID structures by STEM-EELS and HRTEM
CN1252328C (zh) 制作具有增强的电子场发射性质的纳米管基材料的方法
CN1751381A (zh) 杂质导入方法
KR101708260B1 (ko) 전이금속 칼코겐화물 구조체 및 그 제조방법
KR101605707B1 (ko) 질화붕소 양자점 제작 방법
JP4137317B2 (ja) 微小立体構造物、その製造方法及びその製造装置
CN1205113C (zh) 量子计算机的硅基片上的单分子阵列、其制备方法及采用该基片的量子计算机
Rosenberg et al. Substrate temperature and electron fluence effects on metallic films created by electron beam induced deposition
Chang et al. Enhanced optoelectronic performance from the Ti-doped ZnO nanowires
Detz et al. Lithography-free positioned GaAs nanowire growth with focused ion beam implantation of Ga
Morita et al. Nanomechanical switch fabrication by focused-ion-beam chemical vapor deposition
US8030833B2 (en) Electron emission device incorporating free standing monocrystalline nanowires
Beaulieu et al. Influence of process variables on electron beam chemical vapor deposition of platinum
Meng et al. Photoluminescence properties of catalyst-free growth of needle-like ZnO nanowires
Sahu et al. Narrow band UV emission from direct bandgap Si nanoclusters embedded in bulk Si
da Silva Dantas et al. ZnO nanowire-based field emission devices through a microelectronic compatible route
JP2006315881A (ja) 高密度カーボンナノチューブ集合体及びその製造方法
Ding et al. Deposition of low dielectric constant SiOC films by using an atmospheric pressure microplasma jet
Mohapatra et al. Large-Scale Synthesis of Colloidal Si Nanocrystals and Their Helium Plasma Processing into Spin-On, Carbon-Free Nanocrystalline Si Films
Frabboni et al. Transmission electron microscopy characterization and sculpting of sub-1nm Si–O–C freestanding nanowires grown by electron beam induced deposition
Bischoff et al. Nanostructures by mass-separated FIB

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MATSUI SHINJI

Free format text: FORMER OWNER: INDEPENDENT ADMINISTRATIVE LEGAL PERSON S SCIENCE AND TECHNOLOGY DEVELOPMENT ORGANIZATION

Effective date: 20080704

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080704

Address after: Hyogo

Applicant after: Matsui Shinji

Address before: Saitama Prefecture, Japan

Applicant before: Independent Administrative Corporation Japan Science & Tech Corp.

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081212

Address after: Chiba County, Japan

Applicant after: Seiko Nanotechnology Inc.

Address before: Hyogo

Applicant before: Matsui Shinji

ASS Succession or assignment of patent right

Owner name: SII NANO TECHNOLOGY INC.

Free format text: FORMER OWNER: MATSUI SHINJI

Effective date: 20081212

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20060426