CN1750231A - 从基体表面去除材料的方法和装置 - Google Patents

从基体表面去除材料的方法和装置 Download PDF

Info

Publication number
CN1750231A
CN1750231A CNA2005100905052A CN200510090505A CN1750231A CN 1750231 A CN1750231 A CN 1750231A CN A2005100905052 A CNA2005100905052 A CN A2005100905052A CN 200510090505 A CN200510090505 A CN 200510090505A CN 1750231 A CN1750231 A CN 1750231A
Authority
CN
China
Prior art keywords
electrode
matrix
power supply
plasma
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100905052A
Other languages
English (en)
Other versions
CN100468613C (zh
Inventor
史旭
谢丽康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nano peak vacuum coating (Shanghai) Co., Ltd.
Original Assignee
Nanofilm Technologies International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanofilm Technologies International Ltd filed Critical Nanofilm Technologies International Ltd
Publication of CN1750231A publication Critical patent/CN1750231A/zh
Application granted granted Critical
Publication of CN100468613C publication Critical patent/CN100468613C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/70—Maintenance
    • B29C33/72—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32018—Glow discharge
    • H01J37/32027—DC powered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/335—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/26—Cleaning or polishing of the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Cleaning In General (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明公开了一种从基体如IC元件去除材料的方法和装置。该方法包括：给抽真空的腔体中的电极提供电源，并在腔体中生成等离子体，然后使基体表面与等离子体的离子、原子和自由基中的至少一种进行接触。供给电极的电源优选为DC电源，其是变量，且该电源优选为脉冲电压从而防止电弧放电。

Description

从基体表面去除材料的方法和装置
技术领域
本发明涉及一种从基体表面去除材料的方法和装置，其特别涉及一种用来清洁或蚀刻电子元件表面以及与制造有关的电子元件表面的方法和装置。然而，本领域技术人员都清楚本发明并不限于这些用途。
背景技术
电子电路由于制造问题而不能使用的现象非常普遍。尽管问题的根源有许多，但最主要的问题通常会归于表面所残留的有机污染物(如灰尘、指纹等)或者是各加工工序所残留的材料如溶剂残渣以及流出的环氧物质。
集成电路(IC)的加工过程需要对元器件进行多层的模压和接合。接合通常包括有引线接合，此时两个相邻的IC元件要通过相邻元件安装垫之间的引线熔合而连接起来。如果安装垫不干净，接合过程就可能会出问题，从而使接合不完整或者不良造成IC存在缺陷。
之前所提出的一种用来改善引线接合的解决方案是在接合之前清洁安装垫。现在已知有两种清洁方法：采用射频(RF)为能源的电容性清洁；以及在Ar/O2环境下采用1500eV离子束的离子清洁。RF清洁可通过将RF加到一真空腔体中的电极来实现，其中该腔体中包含有一个需要清洁的元件。将一个Ar源引入腔体中，并形成等离子体。该等离子体的离子与元件表面的材料进行化学反应。RF清洁存在几个问题。第一，其只能对RF清洁系统的输入功率进行控制。第二，在大功率RF设备的工作过程中存在安全和环保的要求，其要确保RF的泄漏不会影响到附近的人群和设备。第三，RF发生器需要复杂的匹配网络才能更为灵活的应用于清洁。不同的应用场合或者是不同的工作压力需要不同的匹配网络。此外，RF清洁和离子清洁都会因放电或所形成的电弧而损坏被清洁的元件。
当IC制造中所用的部件不够洁净时还会引起其它的问题。例如，在模压过程中所用的模子可能会带有残留的环氧膜，这些最后都要从模子上清洗干净。现有用来清洁模子的方法包括使用钢丝刷或者是化学洗浴。然而钢丝刷会损坏模子并缩短其使用寿命，化学洗浴的速度又相对较慢。现在所提出的用来延长模子寿命的方法是在模子表面涂上一层3-10μm的CrN或者是“硬铬合金”以提高模子抗钢丝刷损坏的能力。尽管通过提高耐磨性而延长了模子的使用寿命，但这种涂层也存在缺点，其降低了模子尺寸的精度。
发明内容
本发明的一个目的是改善或克服上述现有技术中存在的至少一个问题，或者是提供一种合适的改进措施。
本发明的第一个方面是提供一种将材料从一基体表面去除的方法，其包括以下步骤：
用一电源形成一等离子体；以及
将基体表面与等离子体的离子、原子或自由基中的一种或多种接触，
其中提供的电源是可变电压。
本发明的第二个方面是提供一种将材料从一基体表面去除的方法，其包括以下步骤：
将基体布置在一个可抽真空的、其中具有一电极的腔体中；
给电极提供可变电压从而在腔体中在电极和基体之间形成等离子体；以及
将基体表面与等离子体的离子、原子或自由基中的一种或多种接触从而至少去除表面上的一部分材料。
由于其中的电源提供的是可变电压，因此能够防止电弧的产生，从而不会损坏基体。
作为优选，该可变电压为脉冲电压，更为优选的是，该电压为连续的3-30kHz周期脉冲一次。当电压为脉冲电压时，等离子体的形成就不会有电弧，因而不会对去除材料的环境形成不必要的加热。
作为优选，可变电压的脉冲为0V到-300V与-1000V之间的一个电压，更为优选的是，从0V到-380V与-600V之间的一个电压。此外，该电压优选持续3到20μs。作为优选，该脉冲为每3-30kHz周期一次。作为选择，该脉冲可以是每周期有一个以上，例如每3-30kHz，有一对相隔5μs而长3μs的脉冲。
作为优选可包括有两个相对的电极，其中电源给其中一个电极供电，另一个为浮置的，并且基体布置在浮置的电极上。作为选择，另一个电极接地，或者是要么接地、要么浮置、要么与接电的电极具有相同的电势，并且基体在接电的电极上。
作为优选，该等离子体在O2的环境下形成，更为优选的是该等离子体在O2/CF4的环境下形成。
作为优选，该等离子体在抽真空到大约80-1500mTorr(毫托)的腔体中形成。
作为选择，可将两个基体分别布置在两电极上。在另一结构形式中，有多个分开布置的电极，其中至少有一些电极分别支撑起所述多个基体中每一个基体。在另一实施例中，至少有一个电极，其相反的两面或其中的一面支撑起至少所述的两个电极。
作为优选，该基体是IC、IC元件、IC模、管芯、晶片、球格阵列、IC封装、引线框、微管、盘架、读取臂或者是硬盘中的一个。此外，作为优选，该材料是有机材质、有机污物、溶剂残留或环氧树脂中的一个。
本发明的第三方面是提供一种将材料从一基体表面去除的装置，其包括：
一真空腔体；
布置在真空腔体中的电极；以及
电源，其用来给电极提供可变电压从而在腔体内形成等离子体，并且等离子体的一种或多种离子、原子或自由基与基体表面接触，
其中的电源提供的是可变电压。
作为优选，该可变电压是脉冲电压。
作为优选可包括有两个相对的电极，其中电源给其中一个电极供电，另一个为浮置，其中基体布置在浮置的电极上。作为选择，另一个电极接地，或者是要么接地、要么浮置、要么与接电的电极具有相同的电势，并且基体布置在接电的电极上。
作为优选，该腔体包括一个开口，该开口与传送装置的一个表面密封邻接，其中基体布置在传送装置上。
为了清楚起见，本说明书中的术语“清洁”和“蚀刻”与说明书中的“去除材料”和“材料的去除”含义相同。
附图说明
现在参考附图来描述本发明的优选实施例，这些优选实施例仅是示例性的。其中：
图1为本发明装置简化的示意图；
图2为本发明所用脉冲电压的一例曲线图；
图3和4为本发明装置变化实施例的简化示意图；
图5a和5b为本发明装置另一变化实施例的简化示意图，其中的腔体分别处于收起位置和使用位置。
具体实施方式
参见图1，本发明的一个优选实施例是一种从基体表面去除材料的方法和装置。作为一种不完全的举例，其中的基体包括电气元件如IC、IC封装、球格阵列、或者是IC或IC封装的元件。这些元件可包括晶片、芯片、管芯或模压部件。另一种表面需要本发明清洁的基体包括上面现有技术中所述的、用在IC封装制造中的模具表面，或者是在加工涂覆过程中用来固定硬盘的介质固定架等。
在一优选实施例中，该装置包括真空腔体10以及布置在其中与一DC电源14相连的电极12a。第二电极12b为浮置。真空腔体10上的入口16用来将气体引入腔体中。真空腔体10上的出口18与外部的一个真空泵相连。与电源相连的还有一个控制器(图中未示出)，其用来控制电源的输出以提供一个可变电压，该可变电压采用图2所示脉冲负压的形式，这一点将在下面详细说明。作为替换，任何形式的电源均可用来提供可变电压。例如，经整流的AC电源或者是单稳态多频振荡电路均可用作控制器或控制器的一部分。
在使用中，基体22布置在真空腔体10中的第二电极12b上，要被清洁的表面24朝向电极12a。如相关附图所示，需要从表面24上清除的材料26可包括一般的有机物质、表面有机污染物、具有C-H和C-C键的物质、残留的溶剂或环氧树脂。
在本实施例中，电极12a和12b的距离大约为5mm，但在其它实施例中，其可在3-100mm之间，这取决于被清洁的基体以及清洁的方式。
通过出口18将腔体10抽真空到大约10-50mTorr的压力，然后使气体经入口16引入到真空腔体10中从而使压力大约升到150mTorr，作为选择，该压力也可升到80到1500mTorr。引入的气体通常是O2∶CF4为4∶1的混合气体，其中CF4用作催化剂以加速等离子体的形成。作为选择，该比例可有所不同，其中的CF4也可没有。在另一实施例中，该气体为Ar。
在本实施例中，该气体在清洁的过程中以200sccm流率连续地流过真空腔体10，作为选择，该流率可从50到1000sccm之间变化。除了要使真空腔体10内保持稳定的气体和等离子体之外，气体的流动还用来吹扫或冲刷清洁过程中从基体表面24上去除的任何材料26。
然后，控制器启动电源14给电极12a提供脉冲电压。图2所示是本实施例所用的一例脉冲电压波形，其中-800V脉冲在10kHz的周期内持续5μs。该脉冲电压在电极12a和12b之间形成电容放电，同时形成等离子体。等离子体的原子和自由素与基体表面接触并与其上的材料26化学反应。该化学反应会破坏材料26。例如，在等离子体形成过程中由腔体内的O2所形成的等离子原子和自由素会接触并破坏有害材料26中的例如C-C和C-H键。此外，等离子体中轰向基体表面24的离子会进一步将有害材料26从基体表面24除去。
有一点非常重要，这就是由于电弧放电有可能会损坏第二电极12b上基体22的表面24从而使基体22无法使用，因此要减少电极12a和电极12b与基体22之间的电弧放电。另一方面，如果电压太低则要么不会产生等离子体，要么是没有足够的能量将材料26从基体表面去除。因此利用脉冲电压的优点就在于能形成具有足够能量带电离子的等离子体来完成清洗，同时又大大降低了放电的可能。此外，由于大大降低了放电的危险，因此可将电极布置地更近，从而使清洁更充分，腔体10的空间利用也更有效。还有，与现有技术中RF清洁只能调节功率进行控制不同，本发明中，电压、频率和脉宽均能独立地进行控制从而能使清洁过程达到最优。
在上述实施例中，第二电极12b为浮置。电极浮置能够减少电极12a和12b之间放电从而损坏基体表面24的危险。然而，等离子体的清洁效果也有所降低。为此，本实施例适于清洁如上所述更为敏感的元件表面。在另一实施例中，基体仍布置在第二电极上，只是这里的第二电极接地。第二电极接地，放电的危险会增加，但此时可对电压的幅值和脉冲参数进行调节以便更为有效地更为彻底地进行清洁。因此，本实施例更适于比前详述的实施例中所清洁的元件敏感性低的元件。在其它的、能够比上述实施例更为彻底地进行清洁的实施例中，基体布置在电极12a上，第二电极12b要么浮置，要么接地。然而，在另一实施例中，基体布置在电极12a上，并且第二电极12b的电势基本等于第一电极的电势。该实施例可针对例如IC模具、介质固定架或相关的工具进行优化。在本实施例中，元件与相对电极之间的间隙可小到3-8mm，该距离能使等离子体的分布更为均匀。例如，在本实施例中能在10分钟内将20μm-100μm的环氧模化合物从模具表面除去，或者是在10秒钟内将3nm的金刚石型碳(DLC)从介质固定架上除去，其中前者在现有技术中采用化学方法则需要1个小时才能去除。
图3和图4所示为本发明的另一实施例，其中相同的附图标记表示相同的部件，该实施例中用到了多个基体和/或电极。在图3中，两个基体22a和22b分别布置在腔体10中不同的接地电极12b上。它们在位置就正对着两者之间的电极12a，其中电极12a相对于前述的实施例加载上负的脉冲电压。图4所示的实施例包括两个这样的负压电极12a以及三个其上布置有基体22a-d的浮置电极12b。这些实施例的清洁方式与前面图1所示实施例的相同。
IC封装生产分为多步，且可用批量或生产线形式制造。其中一个或多个管芯被连接到封装基片如晶片、印刷电路板(PCB)、引线框或柔性电路板上。然后将管芯和封装基片上的对应安装垫之间的线股连接起来从而将管芯线接到封装基片上。接着再在管芯、引线接点和封装基片上封上一层环氧材料从而形成IC封装。还可在封装上连接上第二层，并用第二引线接合安装垫来接合引线。
本发明的优选实施例可用来清洁：
●在连接上管芯之前清洁封装基片；
●在接合引线前清洁安装垫(例如在腔体内压为100-200mTorr，引入气体仅为O2，并且基体布置在浮置电极上时)；
●在引线接合后，在塑封之前清洁封装基片从而提高塑模的粘接性(例如在腔体内压为100mTorr，引入气体仅为O2，并且基体布置在浮置电极上时)；
●在连接上第二层之前清洁塑封的封装基片从而去除塑封以覆盖第二引线接合垫时吹出的环氧材料(例如在腔体内压为700-800mTorr，引入的O2∶CF4为9∶1，并且基体布置在浮置电极上时)；
●在塑封之后特别是在用了600-1000次之后，清洁封模自身(例如在腔体内压约为200mTorr，引入的O2∶CF4为9∶1，基体布置在对置的两个电极中的一个电极上，并且这两个电极均加载负压脉冲时)。
图5a和5b所示为本发明的另一个实施例，其中相同的附图标记表示相同的部件。本实施例在结构上适用于IC封装制造过程中在线基体表面的清洁，其中的制造过程与前述相同。在本实施例中，腔体10a具有一个开口侧28，当腔体10a与传送装置30接触时，该开口侧密封。腔体10a的前沿可由一密封件如硅密封或橡胶密封线密封从而有助于与传送装置形成完全密封。在本实施例中，真空泵、气源和电源(图中未示出)通常布置在腔体10a顶壁34的外表面。
传送装置30承载着需要清洁的基体22。如图5b所示，一旦基体达到清洁的位置上，就通过手动、液压或气动使真空腔体10下降，罩住基体22从而与传送装置30一起形成一个可被抽真空的真空腔体。之后如上所述进行清洁，由于没有使用第二电极，因此这里的基体22电气浮置在传送装置30上。
本装置可用来在上述IC封装制造的任一步骤或每一步骤之后进行清洁。也可将该装置置入新的制造设备中或者，由于其非常小巧，因此可在改造后用于现有的设备。腔体10a的尺寸例如可以是：80mm(深)×250mm(宽)×20mm(高)。同样设计的腔体10a可用来在线清洁IC封装的模具。此时，模腔应相对朝下，腔体10a的开口面应相对朝上，从而在结构上能够上与模具形成真空腔体并包住要被清洁的表面。
图5a和5b所示实施例展示了两个需要清洁的基体。从中可以看出，作为选择，腔体10a可用来容纳并同时清洁两个以上或以下的基体。
在另一实施例中，可将电源与基体相连，并将一电极布置在腔体中与基体表面相对的位置上，该电极要么接地，要么浮置。
本领域技术人员均清楚，本发明比现有技术有许多优点，例如：
●减少了电弧形成的危险；
●工作温度保持到最低，由此可减少对元件的热损害；
●该系统比现有技术的RF清洁系统更为简单，由于不需要匹配网络，因此不存在对健康、安全以及对环境影响的担心；
●与RF系统相比，参数控制更多并且更为容易；
●在用来清洁模具时，由于对模具的损坏少，因此可增加模具的使用寿命，由于模具表面可采用更簿的硬质镍保护层，因此模制的元件质量更高；
●与现有技术相比，清洁的时间更短；
●与现有的清洁系统相比，运行成本更低；以及
●由于运行成本低并且运行简单，本发明可用于IC封装制造过程中的多个操作工序，由此可提高整个封装生产的产量。
尽管前面主要是参照IC元件及其制造描述了本发明优选实施例，显然，本发明并不限于这种产品的清洁。例如，本发明可用来清洁硬盘的表面、在涂上保护层或其它层之前清洁磁盘驱动器的磁性读取臂、微孔、PCB钻孔的侧壁等。此外，本发明可用来使元件表面如聚酰亚胺表面改性从而提高其粘接性。
尽管本发明是参考优选实施例进行的描述，显然这里所用的术语均用来说明而非限定，在不脱离本发明权利要求书所限定的保护范围的基础上还在其它的变化。
因此，本发明公开了一种从基体如IC元件去除材料的方法和装置。该方法包括：给抽真空的腔体中的电极提供电源，并在腔体中生成等离子体，然后使基体表面与等离子体的离子、原子和自由基中的至少一种进行接触。供给电极的电源优选为DC电源，其是变量，且该电源优选为脉冲电压从而防止电弧放电。

Claims (31)

1、一种将材料从一基体表面去除的方法，其包括以下步骤：
用一电源形成一等离子体；以及
将基体表面与等离子体的离子、原子或自由基中的一种或多种接触，
其中的电源提供的是可变电压。
2、一种将材料从一基体表面去除的方法，其包括以下步骤：
将基体布置在一个可抽真空的、其中具有一电极的腔体中；
给电极提供可变电压从而在腔体中在电极和基体之间形成等离子体；以及
将基体表面与等离子体的离子、原子或自由基中的一种或多种接触从而至少去除表面上的一部分材料。
3、如权利要求1或2的方法，其中可变电压为脉冲电压。
4、如前述任一权利要求的方法，其中电压在每一连续的3-30kHz周期中脉冲一次。
5、如前述任一权利要求的方法，其中的可变电压为从0V脉冲到-300V与-1000V之间的一个电压。
6、如前述任一权利要求的方法，其中的可变电压为从0V脉冲到-380V与-600V之间的一个电压。
7、如前述任一权利要求的方法，其中的电压脉冲持续3到20μs。
8、如前述任一权利要求的方法，其中包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为浮置，并且基体就布置在浮置的电极上。
9、如权利要求1-7之一的方法，其中包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极接地，并且基体就布置在接地的电极上。
10、如权利要求1-7之一的方法，其中包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为浮置，并且基体就布置在所述的其中一个电极上。
11、如权利要求1-7之一的方法，其中包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为接地，并且基体就布置在所述的其中一个电极上。
12、如权利要求1-7之一的方法，其中包括有两个相对的电极，其中电源给两个电极供电，其中有一个电极为浮置，基体布置在两个电极中的一个电极上。
13、如前述任一权利要求的方法，其中的等离子体在O2的环境下形成。
14、如权利要求1-12之一的方法，其中的等离子体在O2/CF4的环境下形成。
15、如前述任一权利要求的方法，其中的等离子体在抽真空到大约80-1500mTorr(毫托)的腔体中形成。
16、如权利要求8-15之一的方法，其中包括所述两个基体分别布置在电极上。
17、如权利要求8-15之一的方法，其中包括有多个分开布置的电极，其中至少有一些电极分别支撑起所述多个基体中每一个基体。
18、如权利要求18的方法，其中至少有一个电极，其相反的两面或其中的一面支撑起至少两个所述的电极。
19、如前述任一权利要求的方法，其中的基体是IC、IC元件、IC模具、管芯、晶片、球格陈列、IC封装、引线框、PCB、微管、盘的固定架、读取臂或者是硬盘中的一个。
20、如前述任一权利要求的方法，其中的材料是有机材质、有机污物、溶剂残留或环氧树脂中的一种。
21、一种将材料从一基体表面去除的装置，其包括：
一真空腔体；
布置在真空腔体中的电极；以及
电源，其用来给电极提供可变电压从而在腔体内形成等离子体，并且等离子体的离子、原子或自由基中的一种或多种与基体表面接触，
其中的电源提供的是可变电压。
22、如权利要求21的装置，其中的可变电压是脉冲电压。
23、如权利要求21或22的装置，其包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为浮置，并且基体就布置在浮置的电极上。
24、如权利要求21或22的装置，其包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极接地，并且基体就布置在接地的电极上。
25、如权利要求21或22的装置，其包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为浮置，并且基体就布置在所述的其中一个电极上。
26、如权利要求21或22的装置，其包括有两个相对的电极，其中电源给其中一个电极供电，另一个电极为接地，并且基体就布置在所述的其中一个电极上。
27、如权利要求21或22的装置，其包括有两个相对的电极，其中电源给两个电极供电，其中有一个电极为浮置，基体布置在两个电极中的一个电极上。
28、如权利要求21到27之一的装置，其包括有多个分开布置的电极，其中至少有一些电极分别支撑起所述多个基体中每一个基体。
29、如权利要求21到28之一的装置，其中腔体包括一个开口，该开口适于与传送装置的一个表面密封邻接，其中基体布置在传送装置上。
30、如权利要求21到29之一的装置，其中的基体是IC、IC元件、IC模具、管芯、晶片、球格陈列、IC封装、引线框、PCB、微管、盘的固定架、读取臂或者是硬盘中的一个。
31、如权利要求21到30之一的装置，其中的材料是有机材质、有机污物、溶剂残留或环氧树脂中的一种。
CNB2005100905052A 2004-08-18 2005-08-17 从基体表面去除材料的方法和装置 Active CN100468613C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0418494.1 2004-08-18
GB0418494A GB2417251A (en) 2004-08-18 2004-08-18 Removing material from a substrate surface using plasma

Publications (2)

Publication Number Publication Date
CN1750231A true CN1750231A (zh) 2006-03-22
CN100468613C CN100468613C (zh) 2009-03-11

Family

ID=33042295

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100905052A Active CN100468613C (zh) 2004-08-18 2005-08-17 从基体表面去除材料的方法和装置

Country Status (5)

Country Link
US (1) US20060037700A1 (zh)
JP (1) JP2006093669A (zh)
CN (1) CN100468613C (zh)
GB (1) GB2417251A (zh)
SG (1) SG120253A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874293B (zh) * 2008-02-26 2011-11-30 株式会社岛津制作所 等离子体成膜方法以及等离子体cvd装置
CN105448667A (zh) * 2015-12-23 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 一种wafer表面脏污清洗方法
CN109643664A (zh) * 2016-07-20 2019-04-16 佳科仪器控股有限责任公司 电子设备的解封装
CN113272939A (zh) * 2019-12-17 2021-08-17 株式会社日立高新技术 等离子体处理装置以及等离子体处理装置的工作方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760609B2 (ja) * 2006-08-17 2011-08-31 パナソニック株式会社 基板への部品実装方法及び装置
JP2008078515A (ja) * 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP5380308B2 (ja) * 2007-03-12 2014-01-08 アイクストロン、エスイー 改善された処理能力のための新規なプラズマシステムおよびプラズマ処理方法
US7563725B2 (en) * 2007-04-05 2009-07-21 Solyndra, Inc. Method of depositing materials on a non-planar surface
US7855156B2 (en) * 2007-05-09 2010-12-21 Solyndra, Inc. Method of and apparatus for inline deposition of materials on a non-planar surface
US20090011573A1 (en) * 2007-07-02 2009-01-08 Solyndra, Inc. Carrier used for deposition of materials on a non-planar surface
US8443558B2 (en) * 2007-10-15 2013-05-21 Solyndra Llc Support system for solar energy generator panels
US20090308439A1 (en) * 2008-06-11 2009-12-17 Solar Implant Technologies Inc. Solar cell fabrication using implantation
US8749053B2 (en) 2009-06-23 2014-06-10 Intevac, Inc. Plasma grid implant system for use in solar cell fabrications
JP5769451B2 (ja) * 2011-03-07 2015-08-26 キヤノン株式会社 インプリント装置および物品の製造方法
SG10201508582WA (en) 2011-11-08 2015-11-27 Intevac Inc Substrate processing system and method
US9198274B2 (en) * 2012-07-05 2015-11-24 Sputtering Components, Inc. Ion control for a plasma source
US9318332B2 (en) 2012-12-19 2016-04-19 Intevac, Inc. Grid for plasma ion implant
FR3004465B1 (fr) * 2013-04-11 2015-05-08 Ion Beam Services Machine d'implantation ionique presentant une productivite accrue
US11759980B2 (en) * 2019-10-31 2023-09-19 Alcon Inc. Method for removing lens forming material deposited on a lens forming surface
US11984306B2 (en) * 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
CN117943365A (zh) * 2024-03-21 2024-04-30 通威微电子有限公司 刷片包装一体机

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4555612A (en) * 1983-10-17 1985-11-26 General Electric Co. Plasma jet cleaning apparatus and method
DD264344A3 (de) * 1986-04-21 1989-02-01 Veb Zft Mikroelektronic Verfahren und Schaltungsanordnung zur Herstellung oder zum Ätzen von Schichten auf halbleitersubstraten unter Plasmaeinwirkung
JPS63234532A (ja) * 1987-03-24 1988-09-29 Toshiba Corp プラズマエツチング装置
US4797178A (en) * 1987-05-13 1989-01-10 International Business Machines Corporation Plasma etch enhancement with large mass inert gas
US4853081A (en) * 1987-10-30 1989-08-01 Ibm Corporation Process for removing contaminant
KR900013595A (ko) * 1989-02-15 1990-09-06 미다 가쓰시게 플라즈마 에칭방법 및 장치
US20020004309A1 (en) * 1990-07-31 2002-01-10 Kenneth S. Collins Processes used in an inductively coupled plasma reactor
JP3099525B2 (ja) * 1992-07-01 2000-10-16 松下電器産業株式会社 基板のプラズマクリーニング装置
JP3278732B2 (ja) * 1993-12-27 2002-04-30 株式会社アルバック エッチング装置及びエッチング方法
JPH07326605A (ja) * 1994-05-31 1995-12-12 Kokusai Electric Co Ltd ガスクリーニング方法及びその装置
JP3799073B2 (ja) * 1994-11-04 2006-07-19 株式会社日立製作所 ドライエッチング方法
US6794301B2 (en) * 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
JPH09129596A (ja) * 1995-10-26 1997-05-16 Toshiba Corp 反応室のクリーニング方法
JP3812966B2 (ja) * 1996-02-07 2006-08-23 沖電気工業株式会社 プラズマ処理装置及びプラズマ処理方法
DE19911046B4 (de) * 1999-03-12 2006-10-26 Robert Bosch Gmbh Plasmaverfahren
JP4329229B2 (ja) * 1999-06-30 2009-09-09 住友電気工業株式会社 Ｉｉｉ−ｖ族窒化物半導体の成長方法および気相成長装置
JP2002324789A (ja) * 2001-04-24 2002-11-08 Sekisui Chem Co Ltd プラズマ処理装置
US6853142B2 (en) * 2002-11-04 2005-02-08 Zond, Inc. Methods and apparatus for generating high-density plasma
JP4013745B2 (ja) * 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
DE112004000057B4 (de) * 2003-05-27 2008-09-25 Matsushita Electric Works, Ltd., Kadoma Plasmabehandlungsapparat und Plasmabehandlungsverfahren
US7314537B2 (en) * 2003-09-30 2008-01-01 Tokyo Electron Limited Method and apparatus for detecting a plasma
US7041608B2 (en) * 2004-02-06 2006-05-09 Eastman Kodak Company Providing fluorocarbon layers on conductive electrodes in making electronic devices such as OLED devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874293B (zh) * 2008-02-26 2011-11-30 株式会社岛津制作所 等离子体成膜方法以及等离子体cvd装置
CN105448667A (zh) * 2015-12-23 2016-03-30 苏州工业园区纳米产业技术研究院有限公司 一种wafer表面脏污清洗方法
CN109643664A (zh) * 2016-07-20 2019-04-16 佳科仪器控股有限责任公司 电子设备的解封装
CN109643664B (zh) * 2016-07-20 2023-05-30 佳科仪器控股有限责任公司 电子设备的解封装
CN113272939A (zh) * 2019-12-17 2021-08-17 株式会社日立高新技术 等离子体处理装置以及等离子体处理装置的工作方法
CN113272939B (zh) * 2019-12-17 2023-11-14 株式会社日立高新技术 等离子体处理装置以及等离子体处理装置的工作方法

Also Published As

Publication number Publication date
GB0418494D0 (en) 2004-09-22
JP2006093669A (ja) 2006-04-06
US20060037700A1 (en) 2006-02-23
CN100468613C (zh) 2009-03-11
GB2417251A (en) 2006-02-22
SG120253A1 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
CN1750231A (zh) 从基体表面去除材料的方法和装置
US6784112B2 (en) Method for surface treatment of silicon based substrate
CN1842242A (zh) 等离子体处理装置和等离子体处理方法
KR20110049880A (ko) 정전 척 및 진공 처리 장치
TW200423212A (en) Method and apparatus for reducing substrate backside deposition during processing
CN107452596A (zh) 元件芯片的制造方法
CN107452597A (zh) 元件芯片的制造方法
CN107180753A (zh) 元件芯片的制造方法
JP2007281166A (ja) 接合方法および接合装置ならびに接合基板
CN101258579B (zh) 便携式模具清洗设备及其方法
CN101232984A (zh) 轮胎硫化模具的清洗方法以及装置
JP4783094B2 (ja) プラズマ処理用環状部品、プラズマ処理装置、及び外側環状部材
US10964597B2 (en) Element chip manufacturing method
KR20040073331A (ko) 반도체 웨이퍼의 가공방법
US20020034840A1 (en) Plasma-processing apparatus, plasma-processing method, plasma-processed board, chip mounting method, and chip mounted assembly
KR100764036B1 (ko) 대면적 기판의 건식 세정모듈 및 이를 이용한 세정장치 및방법
JP7209246B2 (ja) 素子チップの製造方法
CN1246724A (zh) 等离子体蚀刻设备和用这种设备制造的液晶显示模块
JP2006134900A (ja) 接合方法および装置
CN1310810C (zh) 除电及取出、剥离带电抑制方法及装置、取出及支撑装置
US11682575B2 (en) Plasma processing apparatus, plasma processing method, and element chip manufacturing method
KR20190007547A (ko) 정전 척 리페어 방법
CN108878284B (zh) 被加工物的加工方法
JP3960080B2 (ja) プラズマ処理方法
KR20240038857A (ko) 플라즈마 생성 모듈, 그 동작 방법, 및 이를 포함하는 플라즈마 처리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANOFILM VACUUM COATING (SHANGHAI) CO., LTD.

Free format text: FORMER OWNER: NANOFILM TECHNOLOGIES INTERNAT

Effective date: 20120809

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; TO: 201700 QINGPU, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20120809

Address after: 2, No. 201700, 1 floor, No. 99, Lane 99, Huafang Road, Qingpu District, Shanghai,

Patentee after: Nano peak vacuum coating (Shanghai) Co., Ltd.

Address before: Singapore Yi Jalan provoked

Patentee before: Nanofilm Technologies Internat