CN1722448A - 薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法 - Google Patents

薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法 Download PDF

Info

Publication number
CN1722448A
CN1722448A CNA2005100762330A CN200510076233A CN1722448A CN 1722448 A CN1722448 A CN 1722448A CN A2005100762330 A CNA2005100762330 A CN A2005100762330A CN 200510076233 A CN200510076233 A CN 200510076233A CN 1722448 A CN1722448 A CN 1722448A
Authority
CN
China
Prior art keywords
film
thin
integrated circuit
metal film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100762330A
Other languages
English (en)
Other versions
CN1722448B (zh
Inventor
山口哲司
矶部敦生
斋藤晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1722448A publication Critical patent/CN1722448A/zh
Application granted granted Critical
Publication of CN1722448B publication Critical patent/CN1722448B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

对薄膜集成电路施以硅化物自对准工艺，而不必担心对玻璃基底的损害，因此能够实现电路的高速运行。在玻璃基底上形成金属基膜、氧化物和绝缘基膜。在绝缘基膜上形成具有侧壁的TFT，形成覆盖TFT的金属膜。通过RTA等，在不引起基底收缩的温度进行退火，在源和漏区中形成高电阻金属硅化物层。去除未反应的金属膜之后，进行第二次退火的激光照射，因此发生硅化物反应，高电阻金属硅化物层变成低电阻金属硅化物层。在第二次退火中，金属基膜吸收并且积累激光照射的热量，除了激光照射的热量之外，还向半导体层提供金属基膜的热量，从而提高源和漏区中的硅化物反应的效率。

Description

薄膜集成电路及制造该薄膜集成 电路、CPU、存储器、电子卡和电子设备的方法
发明背景
1.技术领域
本发明涉及形成于绝缘基底例如玻璃上的薄膜晶体管(以下称为TFT)和包括多个TFT的薄膜集成电路，及其制造方法。
2.已有技术
为了实现电路的高速运行，在采用硅晶片的大规模集成电路(以下称为LSI)中，源区、漏区和栅电极使用硅化物，从而降低源区和漏区的电阻，以此降低接触电阻。Salicide(自对准硅化物)是一种按自对准方式以MOS晶体管的扩散层形成硅化物的公知工艺(例如，参考文献1：Innovation of Logic LSI technology editedby Kenji Maeguchi，Masao Fukuma，Sotoju Asai，Science Forum pp.238～241)。
图5A～5D分别展示了典型的salicide工艺。这种工艺采用两步退火方法。首先，形成金属膜506，覆盖包括均形成在硅基底501上的扩散层502、场氧化膜503、侧壁504和栅电极505的MOS晶体管(图5A)。Ti、Co或Ni可以用做金属膜506。作为金属膜506，可以在金属膜上形成TiN，用做抗氧化膜。形成金属膜506后，对MOS晶体管进行第一次退火(图5B)。对于第一次退火，许多情况下是在600～750℃、氮气气氛中进行RTA(快速热退火)。在第一次退火中，由于氮化物反应，Ti膜的表面变成TiN(未示出)，在硅与金属膜506之间的界面形成亚稳态的TiSi2层507。接着，使用H2SO4+H2O2+H2O或者NH4OH+H2O2+H2O溶液，有选择地去除TiN和未反应的金属膜508(图5C)。在此步骤中，由于TiSi2层507具有约60～300μΩcm相对高的电阻，所以在800～850℃进行两次退火，以便获得低电阻TiSi2层509(15～25μΩcm)(图5D)。由于硅的扩散导致在TiSi2中的硅化物反应，所以第一次退火温度过高时，容易引起侧壁上的硅化物过度生长，从而栅电极易于与源和漏区短路。因此，在低于第二次热退火的温度进行第一次热退火，形成高电阻TiSi2。去除未反应金属膜后，进行第二次热退火，形成低电阻态的TiSi2。
发明内容
对于形成在玻璃基底上的诸如存储器或CPU的薄膜集成电路的高速运行，如果对玻璃基底上的薄膜集成电路使用如上所述的对硅晶片上的LSI所采用的Salicide工艺，则在高于玻璃化转变点的温度进行用于获得低电阻硅化物的第二次退火。因此，导致玻璃基底的收缩，校正误差成为问题。如果为了避免玻璃基底的收缩，而仅通过第一次退火进行Salicide工艺，不进行第二次退火，则玻璃基底的收缩不会成为问题。然而，由于仅形成了高电阻相TiSi2时就结束反应，所以源和漏区的寄生电阻未能得到充分降低。
针对上述问题完成了本发明。本发明的目的在于避免玻璃基底的收缩并且采用Salicide工艺在玻璃基底上制造TFT。此外，本发明的另一个目的在于降低玻璃基底上形成的TFT的源和漏区的电阻。
本发明提供一种可用于玻璃基底上的薄膜集成电路的硅化(硅化物)工艺。此外，本发明还提供一种通过一次退火就可以有效地形成硅化物的工艺。注意根据本发明的薄膜集成电路包括TFT。
本发明的一个特征在于对玻璃基底上的薄膜集成电路施以硅化工艺时采用激光退火。利用激光退火可以局部加热玻璃基底，从而解决基底收缩问题。
此外，形成金属膜作为基膜，以便提高透明玻璃基底(以下称为金属基膜)的激光吸收效率。
通过在硅化工艺中使用能够局部加热玻璃基底的激光退火，基底收缩不再成为问题，并且源和漏区的寄生电容得以降低，从而使得玻璃基底上形成的薄膜集成电路的高速运行成为可能。而且，由于金属基膜吸收激光照射的热量，所以除了激光照射之外，还从金属基膜向半导体层提供热量，所以能够提高源和漏区的硅化效率。与未设置金属基膜的情形相比，能够以更慢的幅度改变半导体膜的温度。通过减慢半导体膜的温度变化，使源和漏区中的硅化物反应进行下去，并且实现源和漏区的较低电阻。
根据本发明，能够使用比硅晶片更大而且更廉价的玻璃基底，从而能够以较低成本和较高生产率批量制造薄膜集成电路，能够大幅度降低生产成本。此外，在采用把薄膜集成电路从玻璃基底固定到柔性基底的工艺的情形，还能够重复使用基底。因此，能够降低薄膜集成电路的成本。
附图的简要说明
在附图中，
图1A～1E分别展示了实施模式1的步骤；
图2A～2E分别展示了实施模式2的步骤；
图3A～3D分别展示了实施模式2的步骤；
图4A～4D分别展示了实施模式3的步骤；
图5A～5D分别展示了传统例子的步骤；
图6A～6E分别展示了实施例1；
图7A～7C分别展示了实施例1；
图8A～8D分别展示了实施例2；
图9A～9D分别展示了实施例3；
图10展示了实施例4；
图11展示了实施例5；
图12A～12H分别展示了应用本发明的薄膜集成电路的电子设备的例子。
发明的详细说明
以下结合附图对根据本发明的实施模式的予以说明。可以按许多不同方式实施本发明，并且本领域技术人员熟知，在不偏离本发明的精髓和范围的条件下，对在此说明的模式和细节均可以做各种方式的改进。应该注意，不应把本发明解释成仅限于以下给出的对实施模式的说明。
实施模式1
实施模式1介绍了在金属用做薄膜集成电路的基膜的情形中的Salicide工艺。首先，本发明人考察了在采用两步退火的Salicide工艺中哪个阶段进行激光退火是有效的。
如果对基底整个表面同时进行用于获得低电阻硅化物的第二次退火，则必须进行高温退火，例如800～850℃，从而玻璃基底的收缩成为问题。从这个问题来看，第二次退火应采用激光，以便局部加热玻璃基底。此时，玻璃基底的收缩没有问题。然而，由于在有选择地去除未反应的金属膜之后进行激光退火，所以与第一次退火相比，金属膜作为热吸收层的作用减小了。因此，可以想像激光吸收效率降低了，并且硅化反应难以进行下去。但是，如果第一次退火采用激光，换言之，在形成金属膜覆盖TFT之后就进行激光退火，则存在引起硅化物过度生长的问题。这是因为基底整个表面上形成的金属膜起热吸收层的作用，虽然有效地提高了整个基底的温度，但却难以控制温度，硅化反应进行过大。作为硅化物过度生长的结果，存在栅电极与源和漏区短路的风险。
因此，本发明人考虑的适当方式是，Salicide工艺的第一次退火采用能够容易控制温度的快速热退火(RTA)等，第二次退火采用激光。在本实施模式中，在玻璃基底的整个表面加热到基底收缩不成为问题的温度，形成高电阻硅化物，并且有选择地去除未反应的金属膜之后，进行激光照射。此外，使用金属膜(以下称为金属基膜)作为热吸收层，以便提高第二次退火中的激光吸收效率。由于金属基膜吸收激光照射的热量，所以除了来自激光的热量之外，还从金属基膜向TFT的源和漏区提供热量。
以下，结合附图1A～1E说明本实施模式。为了简化说明，对如图1A所示具有侧壁的TFT施以Salicide工艺。
在玻璃基底101上形成金属基膜102。作为金属基膜102的材料，可以使用选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的元素，或者使用主要含有这些元素的合金材料或化合物材料。金属基膜102可以具有单层结构，或者两层或多层的叠层结构。并且，作为金属基膜102的材料，可以使用硅或非晶硅。
然后，在金属基膜102上形成绝缘基膜103。可以采用单膜或者氧化硅、氮化硅、氧氮化硅等的叠层膜来作为绝缘基膜。
随后，在绝缘基膜上形成具有侧壁108的TFT109(图1A)。TFT109包括半导体层104、栅绝缘膜105、和包含第一导电层106和第二导电层107的栅电极。沟道形成区110、源区111、漏区112和LDD区113包括在半导体层104中。在第二导电层107上形成例如氧化硅的绝缘膜114，绝缘膜114用于防止栅电极与后续工序形成的金属膜接触。然后，通过溅射法形成用于覆盖TFT109的金属膜115。金属膜115可以采用高熔点金属，例如Ti、Co或Ni，本实施模式中采用Ti。可以在金属膜115上形成TiN(未示出)作为抗氧化膜(图1B)。形成抗氧化膜时，可以通过溅射法形成Ti，然后通过反应溅射法接着形成TiN。注意可以采用CVD法形成金属膜和抗氧化膜。
通过采用RTA等方法，在不会引起基底收缩的温度进行第一次退火(680℃以下，650℃以下更好)，形成高电阻的TiSi2层116。如果退火温度过高，则退火应该小心进行。原因在于，由于高温下硅化物发生反应过多，所以存在侧壁上生长硅化物并且由此栅电极与源和漏区短路的危险(图1C)。
完成第一次退火之后，利用氨水和过氧化氢溶液等的混合溶液去除未反应的金属膜117，并且进行激光照射作为第二次退火(图1D)。可以采用受激准分子激光、固体激光等(基波，优选谐波；例如激光波长：1064nm，优选532nm)。通过激光退火使高电阻TiSi2层116中发生硅化物反应，由此使得高电阻TiSi2层116变成低电阻TiSi2层118(图1E)。此外，由于第二次退火时金属基膜102吸收激光照射的热量，所以除了来自激光照射的热量之外，还从金属基膜102向半导体层104提供热量，能够提高源和漏区111和112中的硅化物的反应效率。虽然金属具有高的热导率，从而由于金属基膜而从半导体膜辐射热量，但是，由于金属基膜本身吸收热量，所以从金属基膜向半导体膜提供热量。半导体膜的温度缓慢地变化，从而源和漏区中发生硅化物反应，因此获得较低的电阻。
实施模式2
实施模式2说明的是实施模式1中所描述的Salicide工艺用于将薄膜集成电路固定到柔性基底例如塑料的工艺。
作为其上的分离层包括薄膜集成电路的基底，可以采用玻璃基底、石英基底、半导体基底、陶瓷基底、金属基底等，本实施模式中采用玻璃基底。这是因为玻璃基底远比其它基底便宜，并且可以扩大基底的尺寸。因此，可以用一片大的玻璃基底同时制造多个显示器件或者薄膜集成电路，可以高生产率、低成本地批量生产显示器件或者薄膜集成电路。此外，玻璃基底可以用于显示器件越来越大的屏幕。
以下，将结合附图2A～2E和图3A～3D说明本实施模式。为了简化说明，对具有图2A所示侧壁的TFT施以Salicide工艺，把分离后的包括薄膜集成电路的分离层固定到柔性基底上。
在玻璃基底上形成分离膜201。作为分离膜201的材料，可以使用选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的元素，或者使用主要含有这些元素的合金材料或化合物材料。分离膜201可以具有单层结构或者两层或更多层的叠层结构。
然后，在分离膜201上依次形成氧化膜202、绝缘基膜203、和具有侧壁的TFT。除了分离膜201和氧化膜202之外，其余元件均与实施模式1相同，因此省略对其的说明，对于相同的元件采用相同的参考标记(图2A)。
采用溅射法形成金属膜203用于覆盖TFT109。高熔点金属例如Ti、Co或Ni可以用于金属膜203，本实施模式采用Ti。可以在金属膜203上形成TiN(未示出)作为抗氧化膜(图2B)。形成抗氧化膜时，可以通过溅射法形成Ti，然后通过反应溅射法随后形成TiN。注意可以采用CVD法形成金属膜和抗氧化膜。
通过采用RTA等方法，在不会引起基底收缩的温度进行第一次退火，形成高电阻的TiSi2层204。如果退火温度过高，则退火应该小心进行。原因在于，由于高温下硅化物发生反应过多，所以存在侧壁上生长硅化物并且由此栅电极与源和漏区短路的危险(图2C)。
完成第一次退火之后，利用氨水和过氧化氢溶液等的混合溶液，去除未反应的金属膜205，并且进行激光照射作为第二次退火(图2D)。可以采用受激准分子激光、固体激光等(波长：1064nm或者532nm)。通过激光退火使高电阻TiSi2层204中发生硅化物反应，由此使得高电阻TiSi2层204变成低电阻TiSi2层206(图2E)。此外，由于第二次退火时分离膜201吸收激光照射的热量，所以除了来自激光照射的热量之外，还从分离膜201向半导体层104提供热量，能够提高源和漏区111和112中的硅化物的反应效率。虽然金属具有高的热导率，从而由于金属基膜而从半导体膜辐射热量，但是，由于金属基膜本身吸收热量，所以也从金属基膜向半导体膜提供热量。半导体膜的温度缓慢地变化，从而源和漏区中发生硅化物反应，因此获得较低的电阻。
可以对杂质区例如源和漏区施以热激活。例如，形成覆盖TFT的厚50nm的SiON膜(未示出)之后，在氮气气氛中进行四小时的550℃的热处理。
此外，形成厚100nm的含氢SiNx膜(未示出)之后，在氮气气氛中进行一小时的410℃的热处理，修复半导体膜的缺陷。例如这是终止结晶硅内的悬挂键的工序，也称为氢化处理工序。随后，可以形成厚600nm的SiON膜(未示出)，作为保护TFT的层间绝缘膜。此时，形成SiON、SiNx和SiON依次层叠的三层绝缘膜；但是其结构和材料并不限于此。
接着，可以采用主要含无机材料(例如氧化硅、氮化硅、或氮氧化硅)、或者有机材料(聚酰亚胺、丙烯酰、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、或硅氧烷)的物质来形成层间绝缘膜207，以覆盖TFT109。硅氧烷具有带硅(Si)和氧(O)键的骨架结构。作为其取代基，采用至少包括氢的有机基团(例如烷基团或芳烃)。而且，可以使用氟基团作为取代基。并且，可以使用至少包含氢和氟基团的有机基团作为取代基。在此注意，可以通过等离子体CVD法、大气压等离子体法等，在层间绝缘膜207上形成DLC(类金刚石的碳)、氧化硅膜、氮化硅膜、或氮氧化硅膜等作为保护膜(未示出)。
然后，在层间绝缘膜207的规定区域形成接触孔，形成Al、Ti、Mo、W等导电膜填充接触孔，把导电膜蚀刻成要求的形状，形成源和漏电极208(图3A)。
形成钝化膜209，覆盖层间绝缘膜207和源和漏电极208，并且用做分离层210。此后，利用粘结层211例如环氧树脂等，把支撑介质212粘附到钝化膜209上。钝化膜可以采用主要包括无机材料(例如氧化硅、氮化硅、氮氧化硅)、或者有机材料(聚酰亚胺、丙烯酰、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、或硅氧烷)的物质。硅氧烷具有带硅(Si)和氧(O)键的骨架结构。作为其取代基，采用至少包括氢的有机基团(例如烷基团或芳烃)。而且，可以使用氟基团作为取代基。并且，可以使用至少包含氢和氟基团的有机基团作为取代基。支撑介质可以采用10μm或以上的树脂基片，例如PES(聚醚砜)、PC(聚碳酸酯)、PET(聚对苯二甲酸乙二醇酯)、或PEN(聚萘二甲酸乙二醇酯(polyethylene naphthalate))。
通过物理方式或化学方式使带有分离膜201的基底与分离层210分离(图3C)。分离膜201的膜应力与氧化膜202的不同，因此利用较小的力即可使这些膜分离。注意可以通过使用卤素氟化物(化学式：XFn，X是除氟之外的卤素，n是整数)等的物理方式去除分离膜。作为通过喷射卤素氟化物对分离膜进行分离的方法，可以采用从喷嘴排放加压水流的方法(称为喷水法)或者排放高压气流的方法。此时，可以采用有机溶剂、酸溶液或碱溶液代替水。并且，可以使用空气、氮气、二氧化碳气体或稀有气体，或者使用这些气体的等离子体作为气体。注意可以进行热处理或激光照射，以便促进分离。
然后，利用环氧树脂等制成的粘结层213，把塑料制成的转移介质214粘附到分离层210上，所述塑料例如是PES(聚醚砜)、PC(聚碳酸酯)、PET(聚对苯二甲酸乙二醇酯)、或PEN(聚萘二甲酸乙二醇酯(polyethylene naphthalate))。注意支撑介质和转移体不限于上述材料，只要支撑介质和转移体是柔性的即可。
在本实施模式中，分离膜也起激光吸收层的作用。换言之，本实施模式的分离膜在Salicide工艺中起吸收层的作用，在将薄膜集成电路固定到柔性基底上的工艺中起分离膜的作用。通过使用分离膜作为金属基膜，不必增加新的工序即可实施Salicide工艺。
注意可以在支撑介质212与分离层210之间设置显示元件例如液晶或EL(电致发光)。
而且，可以在钝化膜209上设置布线(未示出)，或者在替换钝化膜而形成的层间绝缘膜上设置布线，以使布线通过层间绝缘膜中形成的接触孔与源电极或漏电极连接。换言之，可以采用在不同层形成的布线通过绝缘膜相互连接的结构(多层布线)。
实施模式3
实施模式3结合图4A～4D说明通过一次退火可以在玻璃基底上的薄膜集成电路中有效地进行硅化工艺的模式。注意玻璃基底上具有侧壁的TFT与实施模式1的相同，因此省略对其的说明，并且使用相同的参考标记。
形成金属膜401覆盖TFT109，在准备硅化的源和漏区上形成光刻胶402(图4A)。利用氨水和过氧化氢溶液的混合溶液等选择地去除金属膜401，从而在源和漏区上部分地留下金属膜403，如图4B所示。然后，通过激光退火进行源和漏区的硅化(图4C)。可以采用受激准分子激光、固体激光(波长：1064nm或532nm)等。如果在基底前表面上形成TFT109，则可以用激光照射基底的前表面或后表面。
激光退火期间，金属基膜102吸收激光照射的热量，除了来自激光照射的热量之外，还从分离膜102向半导体层104提供热量，可以提高源和漏区111和112中的硅化反应效率(图4D)。虽然金属具有高的热导率，从而由于金属基膜而从半导体膜辐射热量，但是，由于金属基膜本身吸收热量，所以从金属基膜向半导体膜提供热量。半导体膜的温度缓慢地变化，从而源和漏区中发生硅化物反应，因此获得较低的电阻。
注意实施模式1～3中，通过使用金属的基膜(在实施模式2中是分离膜)，即使源和漏区不被硅化，向源和漏区添加的杂质也能够被有效地热激活。如果不形成硅化物，由于基底整个表面上不形成金属膜覆盖TFT，所以对于使用灯加热的RTA处理等，玻璃基底原本具有较差的热吸收效率，因此不能足够地加热。但是，正如实施模式1～3中那样，当形成金属膜作为基膜时，利用灯可以在短时间内快速有效地提高温度。
实施例1
实施例1结合图6A～6E和7A～7C，说明包含TFT的薄膜集成电路器件的具体制造方法。在此，简化展示采用n沟道型TFT和p沟道型TFT的CPU和存储单元的剖面图，并且说明其制造方法。
在玻璃基底601上形成金属基膜602。例如，采用康宁公司(CorningIncorporated)制造的1737基底作为玻璃基底。作为金属基膜602的材料，可以使用选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的元素，或者使用主要含有这些元素的合金材料或化合物材料。金属基膜602可以具有单层结构，或者两层或多层的叠层结构。
然后，在金属基膜602上形成氧化膜603。氧化膜603可以使用氧化硅、氮氧化硅或金属氧化物材料的单层或叠层。注意可以通过溅射法、等离子体CVD法、涂敷法等形成氧化膜603。
在氧化膜603上形成绝缘基膜604a和604b。这里，使用SiH4、NH3和N2O作为材料气体，通过等离子体CVD法，在400℃的淀积温度，形成50nm厚(厚度优选10～200nm)的氮氧化硅膜(组成比例Si＝32％，O＝27％，N＝24％，H＝17％)。而且，使用SiH4和N2O作为材料气体，通过等离子体CVD法，在400℃的淀积温度，形成100nm厚(厚度优选50～200nm)的氮氧化硅膜(组成比例Si＝32％，O＝59％，N＝7％，H＝2％)。层叠两种氮氧化硅膜作为绝缘基膜。另外，绝缘基膜也可以具有单层结构或者三层以上的叠层结构，不限于上述的结构(图6A)。
之后，在绝缘基膜604b上形成半导体膜。作为半导体膜的材料使用硅或硅锗合金(SixGe1-x(x＝0.0001～0.02))等，通过已有方法形成半导体膜(例如溅射法、LPCVD法或等离子体CVD法)。
随后，采用旋涂机涂敷含10ppm(重量比)镍的乙酸镍盐溶液，进行热处理，形成具有结晶结构的半导体膜。也可以通过溅射法代替涂敷法在整个表面上喷涂镍元素，或者可以采用其它已有晶化方法，例如固相外延法和激光晶化法。
这里，可以在大气或氧气中进行激光照射，修复晶粒中的缺陷，并且提高结晶性。作为激光，可以采用波长在400nm或以下的受激准分子激光，如YAG激光的二次或三次谐波。
通过上述方法获得结晶硅半导体膜。之后，通过氧化膜在半导体膜上形成非晶硅膜，并且通过500～750℃的热处理进行金属催化剂的吸气。然后，采用光刻胶掩模对半导体膜进行蚀刻，形成岛状半导体层605。
随后，在半导体层上形成栅绝缘膜606。通过等离子体CVD法、溅射法等，由含氮化硅、氧化硅、氮化硅氧化物或氮氧化硅形成栅绝缘膜，作为单层或叠层(图6B)。
形成栅电极607。在此，通过溅射法层叠选自Ta、W、Ti和Mo的元素或者主要含有这些元素的合金材料或化合物材料，然后采用光刻胶608作为掩模进行蚀刻，形成栅电极607。栅电极的材料、结构和制造方法不限于此，可以适当地选用。栅电极可以具有单层结构或两层以上的叠层结构(图6C)。
接着，用光刻胶609覆盖准备成为p沟道型TFT的部位，以栅电极为掩模，用赋予n型导电性的杂质元素(磷(P)或砷)对n沟道型TFT的岛状半导体层进行掺杂，形成低浓度杂质区(第一掺杂工序)。适当调节第一掺杂工序的条件例如掺杂剂量和加速电压，以便能够形成5×1017～5×1018/cm3的低浓度杂质区。例如，栅绝缘膜厚度是15～20nm时，掺杂剂量在1×1013～6×1013/cm2，加速电压在50～70keV。通过进行此第一掺杂工序，经栅绝缘膜掺杂，形成一对低浓度杂质区610(图6D)。
接着，通过灰化等去除光刻胶后，形成覆盖n沟道型TFT的新的光刻胶611。使用栅电极作为掩模，将赋予p型导电性的杂质元素添加进p沟道型TFT的岛状半导体层，形成高浓度杂质区(第二掺杂工序)。适当调节第二掺杂工序的条件例如掺杂剂量和加速电压，以便能够形成1×1019～5×1021/cm3的p型杂质区。例如，栅绝缘膜厚度是15～20nm时，掺杂剂量在1×1016～3×1016/cm2，加速电压在20～40keV。通过进行此第二掺杂工序，经栅绝缘膜掺杂p型杂质元素，形成一对p型高浓度杂质区612(图6E)。
接着，通过灰化等去除光刻胶后，在基底表面上形成绝缘膜613(图7A)。通过等离子体CVD法形成厚200～300nm的SiO2膜作为绝缘膜613。之后，通过深腐蚀法部分蚀刻绝缘膜613和栅绝缘膜606，按自对准方式形成侧壁615。蚀刻气体可以采用CHF3和He的混合气体。注意形成侧壁的工序并不限于此(图7B)。
形成覆盖p型沟道TFT的新的光刻胶616，使用栅电极607和侧壁615作为掩模，添加赋予n型导电性的杂质元素(例如P或As)，形成高浓度区(第三掺杂工序)。适当调节第三掺杂工序的条件例如掺杂剂量和加速电压，以便能够形成1×1018～1×1020/cm3的n型杂质区。例如，掺杂剂量在1×1013～5×1015/cm2，加速电压在20～50keV。通过进行此第三掺杂工序，形成一对n型高浓度杂质区617(图7C)。
注意这里也可以进行实施模式1～3所述的硅化物反应。本实施例可以与实施模式1～3自由地结合。
通过上述工序，构成部分CPU和存储器的n沟道型TFT和p沟道型TFT可以形成在玻璃基底601上。
实施例2
在实施例2中，多个具有不同结构的TFT、电阻器和电容器一起安装在同一基底上。实施例2结合图8A～8D和9A～9D说明的例子是进行硅化反应，降低寄生电阻。具体地，实施例2说明的是如下元件一起安装的例子：具有形成于源和漏区中的硅化物的并且寄生电阻尽可能降低的高速TFT(用做CPU或存储器)，具有防止导通电流值因热载流子注射而降低的结构的TFT(像素TFT)，通过在硅中添加杂质而形成的电阻器，和叠层式电容器。
如图8A所示，在玻璃基底801上形成金属基膜802、绝缘基膜803、以及TFT804和805，TFT804和805位于绝缘基膜803上并具有互不相同的结构。图8A中，TFT804包括半导体层806、栅绝缘膜807、包含第一导电层808和第二导电层809的栅电极，TFT805包括半导体层810、栅绝缘膜811、和包含第一导电层812和第二导电层813的栅电极。在与半导体层806和810相同的工序形成半导体层814，其构成后续将形成的电阻器。电容器815包括半导体层816、绝缘膜817、第一导电层818和第二导电层819，这些元件都在与半导体层806、810、814和816，栅绝缘膜807、811和817，第一导电层808、812和818，第二导电层809、813和819相同的工序形成。位于第二导电层809、813和819上的绝缘膜820(氧化硅)也在相同的工序形成。注意第二导电层812的形状与第一导电层808的形状不同。但是，这里省略对其的说明，因为TFT805的制造方法可以例如参见日本专利申请公开2002-83805或者日本专利申请公开2002-64107，TFT804的制造方法与实施例1相同。各半导体层、栅绝缘膜和导电层的形成方法和材料也与实施例1相同。
接着，使用TFT804和805的栅电极以及第一和第二导电层818和819作为掩模，在半导体层806、810、814和816中添加赋予n型或p型导电性的杂质元素，形成低浓度杂质区(第一掺杂工序)。适当调节第一掺杂工序的条件例如掺杂剂量和加速电压，以便能够形成5×1017～5×1018/cm3的低浓度杂质区。例如，栅绝缘膜厚度是15～20nm时，掺杂剂量在1×1013～6×1013/cm2，加速电压在50～70keV。通过进行此第一掺杂工序，在半导体层806中形成一对低浓度杂质区821，在半导体层810中形成一对低浓度杂质区822(n-或p-)和823(n--或p--)，在半导体层814和815中形成一对低浓度杂质区824和825。
然后，如图8B所示，形成绝缘膜826。可以通过等离子体CVD法形成厚200～300nm的SiO2膜作为绝缘膜826。此后，通过深腐蚀法部分去除绝缘膜826，按自对准方式形成侧壁827。腐蚀气体可以采用CHF3和He的混合气体。注意形成侧壁的工序不限于此。
使用TFT804和805的栅电极、第一和第二导电层818和819以及侧壁827作为掩模，在半导体层806、810、814和816中添加与第一掺杂工序相同的杂质元素，形成高浓度杂质区(第二掺杂工序)。适当调节第二掺杂工序的条件例如掺杂剂量和加速电压，以便能够形成1×1018～1×1020/cm3的杂质区。例如，掺杂剂量在1×1013～5×1015/cm2，加速电压在20～50keV。通过进行第二掺杂工序，形成一对高浓度杂质区828和829、一对高浓度杂质区830和831(图8D)。
如图9A所示，形成金属膜832，覆盖TFT804和805、高浓度杂质区830和电容器815，然后部分形成光刻胶掩模833。Ti、Co、或Ni可以用于金属膜832，本实施例采用Ti。可以在金属膜832上形成TiN(未示出)，用做抗氧化膜。
如图9B所示，通过采用光刻胶掩模833和氨水与过氧化氢的混合溶液等的腐蚀，有选择地去除金属膜832。此时，金属膜有选择地留在电容器815的绝缘膜820上以及准备硅化的区域。电容器815的绝缘膜820上的金属膜834成为叠层式电容器的电极。
随后，通过激光退火进行硅化反应。可以采用受激准分子激光、固体激光(波长：1064nm或532nm)。如果在基底前表面上形成TFT，则可以用激光照射基底的前表面或后表面。在激光退火中，由于金属基膜802吸收激光照射的热量，所以除了来自激光照射的热量之外，还从金属基膜802向半导体层806、810、814和816提供热量，因此能够提高浓度杂质区828、829、830和831的硅化反应的效率。按此方式，形成低电阻TiSi2层835(图9C)。
本实施例展示的例子是如同实施模式3那样在半导体层上部分形成金属膜，并且通过一次退火完成硅化。然而，本实施例并不限于此，并且可以与实施模式1或2自由结合。正如实施模式1和2那样，可以进行两次退火来形成硅化物。
在此，可以热激活杂质区例如源和漏区。例如，形成覆盖TFT的50nm厚的SiON膜(未示出)之后，可以在氮气气氛中、550℃下进行四小时的热处理。此外，形成100nm厚的含氢SiNx膜(未示出)之后，在氮气气氛中、410℃下进行一小时的热处理，修复半导体膜的缺陷。例如这是终止结晶硅中的悬挂键的工序，也被称为氢化处理工序。随后，可以形成厚600nm的SiON膜(未示出)作为层间绝缘膜。此时，在TFT上形成具有其中SiON、SiNx和SiON依次层叠的三层结构的绝缘膜，然而其结构和材料不限于此。
接着，可以采用主要含无机材料(例如氧化硅、氮化硅、或氮氧化硅)、或者有机材料(聚酰亚胺、丙烯酰、聚酰胺、聚酰亚胺酰胺、苯并环丁烯、或硅氧烷)的物质形成层间绝缘膜836，覆盖TFT804和805、高浓度杂质区830和电容器815。硅氧烷具有带硅(Si)和氧(O)键的骨架结构。作为其取代基，采用至少包括氢的有机基团(例如烷基团或芳烃)。而且，可以使用氟基团作为取代基。并且，可以使用至少包含氢和氟基团的有机基团作为取代基。在此注意，可以通过等离子体CVD法、大气压等离子体法等，在层间绝缘膜836上形成DLC(类金刚石的碳)、氧化硅膜、氮化硅膜、或氮氧化硅膜等作为保护膜(未示出)。
然后，在层间绝缘膜836的规定区域形成接触孔，形成Al、Ti、Mo、W等导电膜填充接触孔，把导电膜蚀刻成要求的形状，形成源电极、漏电极等的布线837(图9D)。通过形成布线，半导体层814成为电阻器，电容器815成为叠层式电容器。由半导体层816、导电层818和819、被半导体层816和导电层818和819夹持的绝缘膜817形成第一电容器，由导电层818和819、金属膜834、被导电层818和819和金属膜834夹持的绝缘膜820形成第二电容器。
通过在半导体层的规定区域形成硅化物，可以降低源和漏区的电阻，并且可以降低接触电阻，在多个TFT具有不同结构的情形，在同一基底上一起安装电阻器和电容器，如本实施例这样。
实施例3
实施例3说明的例子是采用实施模式1～3和实施例1和2所获得的薄膜集成电路，在玻璃基底或塑料基底上形成CPU或存储器。
图10中，在基底901上形成中央处理单元(也称为CPU)902、运算单元903、控制单元904、存储单元905(也称为存储器)、输入部分906、和输出部分(例如显示部分)907。本实施例说明CPU、存储单元和显示部分形成在同一基底的例子，但是并不限于这种结构。
中央处理单元902包括运算单元903和控制单元904。运算单元903包括运算逻辑单元(ALU)、各种寄存器、计数器等，运算逻辑单元用于进行算术运算例如加法和减法和逻辑运算例如AND、OR、NOT，寄存器用于临时存储运算的数据和结果，计数器用于对输入的数字“1”进行计数。构成部分运算单元903的电路，例如AND电路、OR电路、NOT电路、缓冲器电路、寄存器电路等，可以由根据本发明的薄膜集成电路制成。
控制单元904包括程序计数器、指令寄存器、和控制信号发生单元。控制单元904执行存储在存储单元905中的指令，控制全部操作。本发明的薄膜集成电路可以用于构成控制单元904的电路。
存储单元905存储用于运算操作的数据和指令，并且存储在中央处理单元902中将执行的数据和程序。存储单元905包括主存储器、地址寄存器、和数据寄存器。除了主存储器之外，可以使用超高速缓冲存储器。这种存储器可以用SRAM、DRAM、闪速存储器等形成，可以由本发明的薄膜集成电路形成。
输入部分906从外界下载数据或程序。输出部分907是显示结果的器件，一般是显示器，可以由本发明的薄膜集成电路形成。
实施例4
实施例4说明的例子是合并有薄膜集成电路例如微处理器(例如CPU)的电子卡或使用薄膜集成电路的存储器，所述的薄膜集成电路是在实施模式1～3和实施例1和2所获得的，位于玻璃基底和塑料基底上。注意电子卡包括用作身份证明的ID卡、具有柔性的半硬卡例如塑料卡等。
电子卡的顶视图如图11所示。在电子卡1001中，安装设置在卡周边的天线1002、与天线连接的薄膜集成电路1003、和电流电路1004。
电子卡的应用范围是很宽的，这些卡应用于ATM卡、信用卡、预付卡、病人登记卡、身份卡例如学生证或职员ID卡、季度票证、会员卡等。
实施例5
以下是使用具有本发明的薄膜集成电路的半导体器件制造的各种电子装置：摄像机、数字照相机、护目镜式显示器(头戴式显示器)、导航系统、音频播放器(例如汽车音频组合或音频组合)、计算机、游戏机、个人数字助理(例如移动计算机、蜂窝电话、便携式游戏机、或电子图书)、带有记录介质的图像重放装置(一般是DVD播放机)等。其实用的例子如图12A～12H所示。
图12A展示了包括外壳1201、显示部分1202、扬声器部分1203等的显示装置。根据本发明的薄膜集成电路可以应用于显示部分1202。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的显示装置。注意显示装置包括用于个人计算机、电视广播接收、广告等的信息展示的所有类型的显示装置。
图12B展示了数字照相机，包括主体1301、显示部分1302、图像接收部分1303、操作键1304、外部连接端口1305、快门1306等。根据本发明的薄膜集成电路可以应用于显示部分1302。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的数字照相机。
图12C展示了计算机，包括主体1401、外壳1402、显示部分1403、键盘1404、外部连接端口1405、指示鼠标1406等。根据本发明的薄膜集成电路可以应用于显示部分1403。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的计算机。
图12D展示了移动计算机，包括主体1501、显示部分1502、开关1503、操作键1504、红外线端口1505等。根据本发明的薄膜集成电路可以应用于显示部分1502。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如设置在外壳内的MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的移动计算机。
图12E展示了带有记录介质便携式图像重放装置(一般是DVD播放机)，包括主体1601、外壳1602、显示部分A1603和显示部分B1604、记录介质(例如DVD)加载部分1605、操作键1606、扬声器部分1607等。显示部分A1603主要显示图像信息，显示部分B1604主要显示符号信息。根据本发明的薄膜集成电路可以应用于显示部分A1603和显示部分B1604。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如设置在外壳内的MPU、存储器、和I/O接口。注意这种带有记录介质的图像重放装置包括室内游戏机等。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的图像重放装置。
图12F展示了游戏机，包括主体1701、显示部分1703、操作开关1702等。根据本发明的薄膜集成电路可以应用于显示部分1703。此外，虽然没有示出，但是根据本发明的薄膜集成电路可以用于功能电路，例如设置在外壳内的MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的游戏机。
图12G展示了摄像机，包括主体1801、显示部分1802、外壳1803、外部连接端口1804、遥控器接收部分1805、图像接收部分1806、电池1807、音频输入部分1808、操作键1809、目镜部分1810等。根据本发明的薄膜集成电路可以应用于显示部分1802。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如设置在外壳内的MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的摄像机。
图12H展示了蜂窝电话，包括主体1901、外壳1902、显示部分1903、音频输入部分1904、音频输出部分1905、操作键1906、外部连接端口1907、天线1908等。根据本发明的薄膜集成电路可以应用于显示部分1903。此外，虽然没有示出，但是薄膜集成电路可以用于功能电路，例如设置在外壳内的MPU、存储器、和I/O接口。使用根据本发明制造的薄膜集成电路，可以实现的显示装置能够高速运行，具有高的清晰度和高的可靠性。而且，使用柔性基底上的薄膜集成电路，能够实现小型化的更薄和更轻的蜂窝电话。
如上所述，使用实施模式1～5和实施例1～4之中任一结构形成的薄膜集成电路，可以应用于各种电子装置的显示部分和功能电路，例如MPU、存储器、和I/O接口。

Claims (49)

1.一种薄膜集成电路，包括：
玻璃基底；
位于玻璃基底上的金属膜；
位于金属膜上的绝缘膜；和
位于绝缘膜上的薄膜晶体管；
其中，至少在薄膜晶体管的源区和漏区之一中包含硅化物。
2.根据权利要求1的薄膜集成电路，其中，金属膜防止玻璃基底与绝缘膜接触。
3.根据权利要求1的薄膜集成电路，其中，在薄膜晶体管的栅电极的侧面形成侧壁。
4.根据权利要求1的薄膜集成电路，其中，金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
5.根据权利要求1的薄膜集成电路，其中，薄膜集成电路被并入到CPU中。
6.根据权利要求1的薄膜集成电路，其中，薄膜集成电路被并入到电子卡中。
7.根据权利要求1的薄膜集成电路，其中，薄膜集成电路被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
8.一种薄膜集成电路的制造方法，包括以下工序：
在玻璃基底上形成第一金属膜；
在第一金属膜上形成绝缘膜；
在绝缘膜上形成薄膜晶体管；
在薄膜晶体管上形成第二金属膜；
通过热处理至少在薄膜晶体管的源区和漏区之一中形成硅化物；
去除第二金属膜；和
用激光至少照射薄膜晶体管，降低硅化物的电阻。
9.根据权利要求8的方法，其中，在等于或小于玻璃基底的玻璃化转变点的温度进行热处理。
10.根据权利要求8的方法，其中，第一金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种或多种元素，或者是主要含有这些元素的合金材料或化合物材料。
11.根据权利要求8的方法，其中，第二金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
12.根据权利要求8的方法，其中，在形成薄膜晶体管的工序中，在栅电极的侧面形成侧壁。
13.根据权利要求8的方法，其中，薄膜集成电路被并入到CPU中。
14.根据权利要求8的方法，其中，薄膜集成电路被并入到电子卡中。
15.根据权利要求8的方法，其中，薄膜集成卡被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
16.一种薄膜集成电路的制造方法，包括以下工序：
在玻璃基底上形成第一金属膜；
在第一金属膜上形成绝缘膜；
在绝缘膜上形成薄膜晶体管；
在薄膜晶体管上形成第二金属膜；
通过热处理至少在薄膜晶体管的源区和漏区之一中形成第一硅化物；
去除第二金属膜；
用激光至少照射薄膜晶体管，降低硅化物的电阻；
在薄膜晶体管上形成层间绝缘膜；
用夹在其间的粘结层把第二基底粘附在层间绝缘膜上；
在绝缘膜内或者在金属膜与绝缘膜之间的界面分离玻璃基底和第一金属膜。
17.根据权利要求16的方法，其中，在等于或小于玻璃基底的玻璃化转变点的温度进行热处理。
18.根据权利要求16的方法，其中，第一金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种或多种元素，或者是主要含有这些元素的合金材料或化合物材料。
19.根据权利要求16的方法，其中，第二金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
20.根据权利要求16的方法，其中，在形成薄膜晶体管的工序中，在栅电极的侧面形成侧壁。
21.根据权利要求16的方法，其中，薄膜集成电路被并入到CPU中。
22.根据权利要求16的方法，其中，薄膜集成电路被并入到电子卡中。
23.根据权利要求16的方法，其中，薄膜集成卡被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
24.一种薄膜集成电路的制造方法，包括以下工序：
在玻璃基底上形成第一金属膜；
在第一金属膜上形成绝缘膜；
在绝缘膜上形成薄膜晶体管；
在薄膜晶体管的源区或漏区上有选择地形成第二金属膜；
通过激光照射在源区或漏区中形成硅化物。
25.根据权利要求24的方法，其中，在等于或小于玻璃基底的玻璃化转变点的温度进行热处理。
26.根据权利要求24的方法，其中，第一金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种或多种元素，或者是主要含有这些元素的合金材料或化合物材料。
27.根据权利要求24的方法，其中，第二金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
28.根据权利要求24的方法，其中，在形成薄膜晶体管的工序中，在栅电极的侧面形成侧壁。
29.根据权利要求24的方法，其中，薄膜集成电路被并入到CPU中。
30.根据权利要求24的方法，其中，薄膜集成电路被并入到电子卡中。
31.根据权利要求24的方法，其中，薄膜集成卡被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
32.一种薄膜集成电路的制造方法，包括以下工序：
在玻璃基底上形成第一金属膜；
在第一金属膜上形成绝缘膜；
在绝缘膜上形成薄膜晶体管；
在薄膜晶体管上形成第二金属膜；
至少对薄膜晶体管进行热处理；
去除第二金属膜；
用激光至少照射薄膜晶体管。
33.根据权利要求32的方法，其中，第二硅化物的电阻低于第一硅化物的电阻。
34.根据权利要求32的方法，其中，在等于或小于玻璃基底的玻璃化转变点的温度进行热处理。
35.根据权利要求32的方法，其中，第一金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zni、Ru、Rh、Pd、Os、Ir和Pt之中的一种或多种元素，或者是主要含有这些元素的合金材料或化合物材料。
36.根据权利要求32的方法，其中，第二金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
37.根据权利要求32的方法，其中，在形成薄膜晶体管的工序中，在栅电极的侧面形成侧壁。
38.根据权利要求32的方法，其中，薄膜集成电路被并入到CPU中。
39.根据权利要求32的方法，其中，薄膜集成电路被并入到电子卡中。
40.根据权利要求32的方法，其中，薄膜集成卡被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
41.一种薄膜集成电路的制造方法，包括以下工序：
在玻璃基底上形成第一金属膜；
在第一金属膜上形成绝缘膜；
在绝缘膜上形成薄膜晶体管；
在薄膜晶体管上形成第二金属膜；
至少对薄膜晶体管进行热处理；
去除第二金属膜；
用激光至少照射薄膜晶体管；
在薄膜晶体管上形成层间绝缘膜；
用夹在其间的粘结层把第二基底粘附在层间绝缘膜上；
在绝缘膜内或者在金属膜与绝缘膜之间的界面分离玻璃基底和第一金属膜。
42.根据权利要求41的方法，其中，第二硅化物的电阻低于第一硅化物的电阻。
43.根据权利要求41的方法，其中，在等于或小于玻璃基底的玻璃化转变点的温度进行热处理。
44.根据权利要求41的方法，其中，第一金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种或多种元素，或者是主要含有这些元素的合金材料或化合物材料。
45.根据权利要求41的方法，其中，第二金属膜是选自Ti、Al、Ta、W、Mo、Cu、Cr、Nd、Fe、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir和Pt之中的一种元素，或者是主要含有这些元素的合金材料或化合物材料。
46.根据权利要求41的方法，其中，在形成薄膜晶体管的工序中，在栅电极的侧面形成侧壁。
47.根据权利要求41的方法，其中，薄膜集成电路被并入到CPU中。
48.根据权利要求41的方法，其中，薄膜集成电路被并入到电子卡中。
49.根据权利要求41的方法，其中，薄膜集成卡被并入到选自显示装置、数字照相机、计算机、移动计算机、便携式图像重放装置、游戏机、摄像机和蜂窝电话之中的一种电子装置中。
CN2005100762330A 2004-04-23 2005-04-22 薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法 Expired - Fee Related CN1722448B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004128735 2004-04-23
JP128735/04 2004-04-23

Publications (2)

Publication Number Publication Date
CN1722448A true CN1722448A (zh) 2006-01-18
CN1722448B CN1722448B (zh) 2012-12-12

Family

ID=35308586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100762330A Expired - Fee Related CN1722448B (zh) 2004-04-23 2005-04-22 薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法

Country Status (2)

Country Link
US (2) US7288480B2 (zh)
CN (1) CN1722448B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556603A (zh) * 2019-08-21 2022-05-27 务实印刷有限公司 用于集成电路的电阻器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4536407B2 (ja) * 2004-03-30 2010-09-01 浜松ホトニクス株式会社 レーザ加工方法及び加工対象物
US7575959B2 (en) * 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7550382B2 (en) * 2005-05-31 2009-06-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device
CN101305315B (zh) * 2005-11-11 2010-05-19 株式会社半导体能源研究所 形成具有功能性的层的方法及半导体器件的制造方法
US7659580B2 (en) * 2005-12-02 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5352081B2 (ja) * 2006-12-20 2013-11-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
JP2011029610A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP5658916B2 (ja) * 2009-06-26 2015-01-28 株式会社半導体エネルギー研究所 半導体装置
US8169816B2 (en) * 2009-09-15 2012-05-01 Magic Technologies, Inc. Fabrication methods of partial cladded write line to enhance write margin for magnetic random access memory
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
KR20180083253A (ko) 2017-01-12 2018-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124962A (ja) 1992-10-09 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
US6624477B1 (en) * 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW232751B (en) * 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
TW299897U (en) * 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6670640B1 (en) * 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3173760B2 (ja) * 1994-11-11 2001-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH08250739A (ja) * 1995-03-13 1996-09-27 Nec Corp 半導体装置の製造方法
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6369410B1 (en) * 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3645755B2 (ja) * 1999-09-17 2005-05-11 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP2001102585A (ja) 1999-09-28 2001-04-13 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4011304B2 (ja) 2000-05-12 2007-11-21 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4064075B2 (ja) 2000-06-07 2008-03-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW501282B (en) * 2000-06-07 2002-09-01 Semiconductor Energy Lab Method of manufacturing semiconductor device
KR100395776B1 (ko) 2001-06-28 2003-08-21 동부전자 주식회사 반도체 소자의 실리사이드막 제조 방법
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) * 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114556603A (zh) * 2019-08-21 2022-05-27 务实印刷有限公司 用于集成电路的电阻器

Also Published As

Publication number Publication date
US7288480B2 (en) 2007-10-30
US7923778B2 (en) 2011-04-12
US20080179599A1 (en) 2008-07-31
CN1722448B (zh) 2012-12-12
US20050253178A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
CN1722448A (zh) 薄膜集成电路及制造该薄膜集成电路、cpu、存储器、电子卡和电子设备的方法
US7147740B2 (en) Method of transferring a laminate and method of manufacturing a semiconductor device
EP1383165B1 (en) Method of fabricating a semiconductor device
JP4027740B2 (ja) 半導体装置の作製方法
JP2020123724A (ja) 発光装置
CN1770474B (zh) 半导体器件及其制造方法
TWI362547B (en) Peeling method and method for manufacturing display device using the peeling method
JP2003318193A (ja) デバイス、その製造方法及び電子装置
CN1776896A (zh) 半导体器件的制造方法以及半导体器件和电子装置
JP2004214281A (ja) 半導体装置及びその作製方法、剥離方法並びに転写方法
CN1684230A (zh) 半导体装置以及其制造方法、集成电路、电光学装置、电子设备
JP4567282B2 (ja) 発光装置の作製方法
US6861338B2 (en) Thin film transistor and method of manufacturing the same
JP4907063B2 (ja) 半導体装置の作製方法
JP4907096B2 (ja) トランジスタの作製方法
JP2004056143A (ja) 剥離方法
JP2001053286A (ja) 半導体膜およびその作製方法
CN1728336A (zh) 半导体装置及其制法、集成电路、电光学装置、电子仪器
JP2004104110A (ja) 薄膜トランジスタ及びその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20180422