CN1720617A - 金属芯衬底封装 - Google Patents

金属芯衬底封装 Download PDF

Info

Publication number
CN1720617A
CN1720617A CN200380105243.1A CN200380105243A CN1720617A CN 1720617 A CN1720617 A CN 1720617A CN 200380105243 A CN200380105243 A CN 200380105243A CN 1720617 A CN1720617 A CN 1720617A
Authority
CN
China
Prior art keywords
dielectric
conductive
hole
metal
sheet metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200380105243.1A
Other languages
English (en)
Inventor
约翰·格泽克
哈密德·阿兹米
达斯廷·伍德
华盛顿·莫布利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1720617A publication Critical patent/CN1720617A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

提供了用于刚性金属芯承载衬底的装置和方法。所述金属芯将所述承载衬底的弹性模量提高到大于20Gpa，从而更好地抵抗在装配、测试和消费者操作过程中所遭遇到的弯曲负荷和应力。所述承载衬底不需要提供外部的加强构件，导致了一种减少了尺寸和复杂性的微电子封装。所述承载衬底的热膨胀系数可以被调适到更接近地与微电子管芯的热膨胀系数相匹配，提供了对热致应力具有更好抵抗力的器件。在根据本发明的方法的一个实施方案中，使用标准的加工技术将电介质材料和导电材料层压在金属片的两面以形成承载衬底，所述金属片具有在包括200－500μm的范围内的厚度，并且具有至少20Gpa的弯曲弹性模量。

Description

金属芯衬底封装
发明领域
本发明涉及用于微电子封装的承载衬底，尤其涉及具有金属芯的承载衬底。
发明背景
微电子封装包括与承载衬底电气连接的微电子管芯(die)以及相关联的其他元件，比如电气互连、管芯盖(lid)、散热器件，及其它。微电子封装的一个例子是集成电路微处理器。承载衬底提供导电通道，微电子管芯的微电路通过这些通道与系统基板连通(communicate)。系统基板，例如母板，是电子元件(比如微电子封装)在其上面互连的平台。所述系统板提供了电气通道，元件通过这些通道连通。
现在所使用的大多数承载衬底都是基于有机复合物芯的，比如玻璃纤维增强的还氧复合物芯衬底。该芯作为基础或者中心层，衬底薄层(lamina)被施加在其上。衬底薄层是指用于建立承载衬底的材料层或者材料薄片。有机芯承载衬底提供了电介质材料的中央芯，其具有突出的介电性质，但是具有特定的封装技术所不期望的机械性质。尤其是，刚性(stiffness)低，并且热膨胀系数(CTE)相对较高。由于操作以及CTE失配的原因，这在微电子管芯和容纳结构负荷的承载衬底之间的互连上造成了负担。
有机芯承载衬底具有典型的9Gpa的弹性模量。该模量不足以抵抗微电子器件在制备和测试过程中以及从消费者操作和拔插活动中所经受的结构负荷状况。在某些负荷状况下，承载衬底在刚性微电子管芯下弯曲，将拉应力、剪应力和/或压应力加在将元件耦合在一起的互连材料上以及该微电子管芯上。例如，在封装装配中所遭遇到的典型负荷可以超过互连材料的强度而导致电连接的失效，或者超过微电子管芯的强度而导致管芯分层(delaminate)。在微电子管芯和承载衬底之间的弯曲弹性模量(flexural modulus ofelasticity)(材料刚性的一个指标)失配呈现出在微电子封装可靠性方面的挑战。
另外，有机芯承载衬底不具有足以抵抗由于CET在互连的微电子管芯和承载衬底之间的失配所导致的弯曲的弯曲弹性模量；通常，翘曲(warpage)能够被观察到。微电子管芯典型地具有大约3ppm/C的CET，基于还氧玻璃的承载衬底具有大约16至21ppm/C范围内的CET，这取决于玻璃纤维织物、树脂系统以及铜含量。在CET上的失配影响热驱动应力(thermally driven stress)并且可以在许多方面影响封装的可靠性。
在某些方式中，所有的微电子封装技术都受到结构负荷以及由CET失配造成的应力的影响。而且，与需要高I/O数目以及大的微电子封装和微电子管芯尺寸相反，这些热驱动应力随芯片尺寸而增加。与引线结合(wirebond)或者带式自动结合(TAB)连接(attachment)不同，倒装芯片阵列(FCA)封装，例如，要求封装技术在微电子管芯的整个面上形成和维持在微电子管芯和承载衬底之间的电气互连。
耦合到承载衬底的加强板(stiffening plate)已被用于增强承载衬底以抵抗机械以及热负荷的影响。但是，外部加强结构的使用增加了微电子封装的成本，以及减少了承载衬底上可用于微电子管芯和元器件连接的表面面积的总量。
承载衬底的设计和材料特征在微电子封装的电气性能中扮演关键的角色。功率传输、电压衰颓以及电磁干扰(EMI)是在承载衬底层面上需要处理的主要顾虑中的三个。交流(AC)的性能是以电流随时间的变化(di/dt)或开关噪声来度量的。芯电源噪声在某些场合被测量，这些场合被称为“第一衰颓”、“第二衰颓”以及“第三衰颓”。第一衰颓通常通过有效设置高頻管芯上(on-die)的解耦电容器以及中頻封装上(on-package)的解耦电容器而得到缓解。第二衰颓被封装级(package-level)以及低頻系统基板的解耦所影响，第三衰颓被系统基板解耦以及电压调节模块(VRM)的设置所影响。要求解耦电容与微电子管芯紧密接近，这减少了承载衬底上可用于微电子管芯的空间。
由于di/dt开关所产生的电压噪声与Ldi/dt成比例，这里的L代表电源回路电感。用于缓解该电感的电源传输网络设计对于微电子封装设计是关键性的。在承载衬底设计过程中，在正确设置电源和接地面、电源和接地通路(via)、以及电容中的盘(in-capacitor pad)的设计方面需要仔细考虑，以确保低电感的电源传输回路。
电源传输网络的回路电感受到分立电容的位置和取向的影响，所述分立电容是用来解耦微电子封装的各种元件的。但是，在电容、互连盘、电源和接地面，以及电源和接地总线之间的互感可以显著地降低电容的总有效电感。并且，需要另外的电容来控制回路电感，这提高了微电子封装的成本和复杂性。
因为上述的原因以及下面陈述的其他原因，在阅读和理解本说明书时，对于本领域的普通技术人员来说，以下内容将变得明显，即在本领域的存在一个显著的需求，也就是需要一种来能解决与复合物芯衬底相关联的局限性和不期望的特征的微电子承载衬底。
附图简述
图1是根据本发明实施方案的刚性金属芯承载衬底的剖面图；
图2是公知的2-2-2有机芯承载衬底的剖面图；
图3是根据本发明的又一实施方案的刚性金属芯承载衬底的剖面图；
图4是根据本发明的又一实施方案的刚性金属芯承载衬底的剖面图；
图5是根据本发明的刚性金属芯承载衬底制造方法的实施方案的流程图；
图6A-C是根据本发明的实施方案所制造的刚性金属芯承载衬底在生产的各种阶段的剖面图；
图7是对于有机芯承载衬底和根据本发明的金属芯承载衬底，模拟的和测得的的性能数据表；以及
图8是对有机芯承载衬底与根据本发明的金属芯承载衬底所测量得的性能数据表。
具体实施方式
在以下的详细描述中，参照作为本文组成部分的附图，其中，同样的数字始终表示同样的部分，并且以说明的方式显示了本发明可以在其中实施的具体实施方案。应该可以理解，可以利用其他的实施方案，并且在没有偏离本发明范围的情况下，可以进行结构或逻辑的变化。
根据本发明的实施方案提供了承载衬底以及制造用于微电子封装中含有刚性金属芯的承载衬底的方法。该承载衬底适合于拥有比常规的有机芯承载衬底更大的弯曲弹性模量。这种承载衬底包括金属片(metal sheet)，所述金属片在每一面具有至少一个导电层以及至少一个使所述导电层和所述金属片电绝缘的电介质层。金属片每一面上的导电层由镀覆通孔(PTH)互连，这些通孔延伸通过金属片和电介质层，并且与所述金属片绝缘。
图1是根据本发明的实施方案的刚性金属承载衬底10的剖面图。承载衬底10包括金属芯110；一个电介质层120，它与一个导电层130以及金属芯110的第一芯表面112邻接；一个电介质层121，它与一个导电层131和金属芯110的第二芯表面113邻接；以及至少一个镀覆通孔(PTH)100。每个PTH 100包括电介质衬102，它与导电衬(liner)103以及芯通孔(CTH)117的芯通孔壁114邻接。导电衬103适合于在金属芯110的相对侧上相应的导电层130、131之间建立电气互连。电介质衬102适合于使导电衬103与金属芯110绝缘。提供导电层130、131以在电介质层120、121上产生预定的导电图形，有选择地使PTH 100互相隔离。金属芯110适合于具有超过20Gpa的弯曲弹性模量。
图2是公知的2-2-2有机芯承载衬底20的剖面图。与图1中所示的金属芯承载衬底10形成对照，该有机芯承载衬底包括电介质芯210；形成在第一电介质芯表面212上的三个导电层230、232、234和三个电介质层220、222、224；形成在第二电介质芯表面223上的三个导电层231、233、235和三个电介质层221、223、225；以及至少一个PTH 200。每一个导电层230、231、232、233、234被设置与至少一个电介质层220、221、222、223、224、225和/或第一和第二电介质芯表面212、223邻接。
每个PTH 200包括在电介质芯通孔217的电介质芯通孔壁214上的导电衬203。导电衬203适合于在电介质芯210的相对侧上相应的导电层230、231之间建立电气互连。导电层230、231、232、233、234和电介质层220、221、222、223、224、225被提供来产生预定的导电图形，所述导电图形适合于在承载衬底30内部以及其上面产生单个的和隔离的导电路径。每个在电介质芯210中形成的PTH200用电介质材料的栓204填充。
承载衬底通常以三位数字的标记来识别。例如，用于如图2所示的有机芯承载衬底的“2-2-2”标记被用来指明出现在特定的承载衬底中的导电层的数目。第二位数字表明在被PTH的长度所横越的区域中导电层的数目，包括与PTH直接接触的两个导电层。第一和第三位数字代表在被PTH横越的区域之外导电层的数目。参照有机芯承载衬底20，中间的数字可识别出沿PTH 200的长度有两个导电层230、231。第一和第三位数字代表在PTH200之外的任一侧的导电层232、234；233、235的数目。
再次参照图1，根据本发明的刚性金属芯承载衬底10具有邻近PTH的3导电层标记(X-3-X)，而有机芯承载衬底具有2(X-2-X)。相对于有机芯承载衬底而言，这样的设置提供了众多结构性和电气方面的益处，这将在下面讨论。
图3是根据本发明的又一个实施方案的1-3-1刚性金属芯承载衬底30的剖面图。承载衬底30包括金属芯110；与两导电层130、132和/或金属芯110的第一芯表面112邻接的三个电介质层120、122、124；与两导电层131、133和/或金属芯110的第二芯表面123邻接的三个电介质层121、123、125；以及至少一个PTH 100。每个电介质层120、121、122、123、124、125被设置在一个导电层130、131、132、133和/或金属芯110之间。
每个PTH 100包括与导电衬103以及CTH 117的CTH壁114邻接的电介质衬102。导电衬103适合在金属芯110的相对侧上相应的导电层130、131之间建立电气互连。电介质衬102适合于使导电衬103与金属芯110电绝缘。每个形成在金属芯110中的PTH 100用电介质材料栓104填充。导电层130、131、132、133、和电介质层120、121、122、123、124、125被提供来产生预定的导电图形，该导电图形适合于在承载衬底30内部以及其上面产生单个的和隔离的导电路径。金属芯110适合于具有超过20Gpa的弯曲弹性模量。
特别地，在多个PTH 100之中，第一PTH 100A经导电层130以及层间互连139与导电层132暴露的第一部分132A电连通。第一PTH 100A经导电层131以及层间互连139与导电层133暴露的第二部分133A电连通，这提供了承载衬底第一侧32与承载衬底第二侧34之间的电连通路径。暴露的第一部分132A与暴露的第二部分133A适合于为与电子元件的互连提供互连盘(pad)，这些电子元件比如，但不限于：形成微电子器件的微电子管芯；形成球栅阵列封装的互连材料；以及形成引线栅格阵列封装的互连引线(pin)。承载衬底第一与第二侧32、34上的电介质层124、125在承载衬底30的一些应用中被用作抗焊层(solder resist)。
图4是根据本发明的又一实施方案的2-3-2刚性金属芯承载衬底40的剖面图。承载衬底40包括金属芯110；四个电介质层120、122、124、126，它们与三个导电层130、132、134和/或金属芯110的第一芯表面112邻接；四个电介质层121、123、125、127，它们与三个导电层131、133、135和/或金属芯110的第二芯表面123邻接；以及至少一个PTH100。每个电介质层120、121、122、123、124、125、126、127被设置在一个导电层130、131、132、133、134、135和/或金属芯110之间。
每个PTH 100包括与导电衬103以及CTH117的CTH壁114邻接的电介质衬102。导电衬103适合于在金属芯110的相对侧上相应的导电层130、131之间建立电气互连。电介质衬102适合于使导电衬103和金属芯110电绝缘。每个形成在金属芯110中的PTH100用电介质材料栓104填充。导电层130、131、132、133、134、135和电介质层120、121、122、123、124、125、126、127被提供来产生预定的导电图形，该导电图形适合于在承载衬底40内部和/或其上面产生单个的和隔离的导电路径。金属芯110适合于具有超过20Gpa的弯曲弹性模量。
外电介质层126、127中的预定图形形成开口以暴露下面的导电层132、133的部分。第一PTH 100A经导电层130、层间互连139以及导电层132与导电层134暴露的第一部分134A电连通。导电层135暴露的第二部分135A经导电层131、层间互连139以及导电层133，在承载衬底第一表面42与承载衬底第二表面44之间提供电连通路径。暴露的第一部分134A和暴露的第二部分135A适合于为与电子元件互连提供互连盘，这些电子元件比如，但不限于：形成微电子器件的微电子管芯；形成球栅阵列封装的互连材料；以及形成引线栅格阵列封装的互连引线。
在根据本发明的实施方案中，金属芯110经层间互连139与导电层130的部分130C处于电连通。金属芯110能够被用来把热量从与导电层130的部分130C互连的元件传导走，并且为与导电层130的部分130C互连的元件提供电源、接地或者偏压。
金属芯承载衬底10、30、40的实施方案已被描述成包括具体数目的电介质层和导电层。但是，电介质层和导电层的数目可以根据所期望的配置适当地修改。
图5是说明根据本发明制造图1中所示的金属芯承载衬底10的方法的实施方案的流程图。该方法包括以金属片的形式提供刚性金属芯，该金属片具有超过20Gpa的弯曲弹性模量(502)。该金属片设有一个或多个芯通孔(CTH)(504)。在金属片的两侧都沉积有电介质材料层或薄层(506)。固化该电介质材料，其中电介质材料在高温下流动并完全填充CTH，在其中形成电介质栓(508)。每个电介质栓设有电介质通孔(DTH)，所述通孔位于CTH中的电介质栓的中心(510)。DTH在直径上小于CTH，留下一层电介质材料作为CTH的衬。
在电介质覆盖的金属芯上预定的图形中(包括每个DTH的表面)沉积导电材料，以生成镀覆通孔(PTH)，所述通孔通过作为CTH衬的电介质材料层与金属芯电隔离，但与电介质覆盖的金属芯的每一面上的导电层电连通(512)。
图6A-C是根据图5的本发明方法的实施方案的金属芯承载衬底10在制造的各个阶段的剖面图，如图10所示。图6A是设有CTH 117的金属芯110的剖面图。图6B是形成电介质层120、121以及在每个CTH 117中的电介质栓111的电介质材料的剖面图。图6C是设有DTH 118的每个电介质栓111的剖面图。DTH 118在CTH的壁114上界定了电介质衬102。图1是在电介质衬102以及电介质层120、121已被分别镀以形成PTH 100以及导电层130、130的导电材料以后，已完成的刚性金属芯承载衬底的剖面图。
在根据本发明的其他实施方案中，电介质层和导电层的一个或多个其他应用从图1中的承载衬底10被建立起来，以产生刚性金属芯承载衬底，比如如图3和4所示的刚性金属芯承载衬底30、40，或者适合于特定目的的其他构造。
金属芯110以拥有一定厚度的片的形式提供，该厚度赋予了20Gpa或更大的弯曲弹性模量。所获得的承载衬底10、30、40的刚性取决于材料的弯曲弹性模量以及厚度。适合用于金属芯110的金属的实施例包括，但不局限于，钢、不锈钢、铝、铜，以及金属层压板，比如铜-因钢(invar)-铜、铜-钨-铜，具有超过约0.2mm的厚度。
选择用于金属芯的金属还取决于具体的应用。例如，与被电气耦合到承载衬底110的微电子管芯具有大致相同的热膨胀系数的金属芯110可以减少热致应力(thermal inducedstress)。在刚性金属芯承载衬底的又一应用中，用于金属芯110的材料因其优选的热传导性质而被选择。
使用合适的方法在金属芯110和电介质栓111中分别生成CTH 117和DTH118，这些方法包括，但不限于，钻孔、蚀刻、冲孔以及激光烧蚀。机械钻孔不适合于生成小于约150μm的通孔。因此机械钻孔仅适合于大直径的通孔以及较大的间距(pitch)(通孔之间的间隔)。对一些应用来说，由于要求直径在50mm和更小的情况下具有超过10,000个PHT 100，要求采用先进的激光钻孔工艺。激光钻孔提供了通孔的高生产率以及大约±10微米的位置精度。已知的激光钻孔工艺还可以生成具有最小的壁锥度(wall taper)的通孔。
导电层包括适合于特定目的的材料，这些材料包括，但不限于，铜、铝、金以及银。使用本领域已知的适当方法将导电层沉积在预定图形中的电介质材料上。三种合适的方法，以及其它方法，包括加法、半加法以及减法平板印刷技术(lithographic technique)。举例说明，半加法平版印刷技术被用来在电介质衬102上提供导电衬103的同时，也在电介质层上提供导电层。负的(negative)图形光致抗蚀剂掩模(photoresist mask)被施加在电介质层上，为导电材料的选择性电镀提供沟槽。电镀在沟槽中沉积导电材料，而同时在电介质衬102上提供导电衬103。在电镀工艺以后，光致抗蚀剂掩模被除去。
使用本领域中的适当方法在预定图形中沉积电介质层，这些方法包括，但不限于，电泳沉积和层压。举例说明，在使用层压的一种方法中，电介质材料包括一片或多片环氧树脂预浸(prepreg)材料，在高温固化处理过程中，所述环氧树脂流动以覆盖金属芯或者导电层，并且完全充满CTH，在其中形成电介质栓。
根据本发明，电介质层由适于应用的已知电介质材料形成。电介质材料的选择是依据某些所期望的材料属性和器件应用而定的。材料性质除别的以外，还包括介电常数、耐热性。合适的电介质材料包括，但不限于，热塑性层压制品(laminates)、ABF、BT、聚酰亚胺以及聚酰亚胺层压制品、环氧树脂、环氧树脂与其他树脂材料的组合、有机材料，上述单独的或者任何一种与填料的组合，包括纺织纤维基体(woven fiber matrices)。
根据本发明实施方案的刚性金属芯的实施方案，提供了具有弹性模量至少为20Gpa的金属芯的承载衬底。根据本发明的承载衬底在所预期的负荷状况下对于挠曲有高抵抗力，这允许承载衬底以及随后的微电子器件和微电子封装，在组装和测试过程中以及在被消费者拔插过程中，可以在不需要外部加强件的情况下被处理。无需使用外部加强件在承载衬底上为微电子管芯以及辅助器件，比如电容器，提供了更大的表面面积。
在根据本发明的又一个实施方案中，具有低CTE的刚性金属芯被用来更好地匹配耦合到衬底的微电子管芯的CTE。该CTE匹配用来减少由于热负荷引起的管芯应力。有机芯承载衬底的CTE高至大约40ppm/C。微电子管芯的CTE能够低至约7ppm/C。除别的以外，包括铜(CTE为16ppm/C)或者包括铜合金(CTE低至4.5ppm/C)的刚性金属芯的结合能够被使用在刚性金属芯承载衬底中，从而更接近地匹配承载衬底与微电子管芯的CTE。
承载衬底的设计与材料特征在微电子封装所获得的的电性质中扮演关键的角色。将第一衰颓(1st droop)、第二衰颓以及第三衰颓中测得的在芯电源上的噪声降到最小是原则性的考虑。
由于di/dt开关而产生的电压噪声与L di/dt(L代表电源回路电感)成比例，因此为了减小寄生电感而进行的电源传输网络设计是电源传输设计的另一个关键的方面，尤其是在封装级。承载衬底的设计需要仔细的考虑以确保低电感电源传输回路。
刚性金属芯承载衬底还提供了隐埋电容(buried capacitance)，它帮助降低在微电子管芯上同时产生的开关噪声。刚性金属芯提供了低电阻的电源或接地面，其改善了微处理器第三衰颓性能。另外，金属芯结构为孔中孔(via-in-via)设计的方便一体化提供镀覆通孔，从而获得改进的封装回路电感以及改进的微处理器第一衰颓性能。
金属芯衬底改进的性能以及设计的灵活性可以使得具有较少的层的设计成为可能，从而降低衬底的成本。例如，1-3-1刚性金属芯承载衬底可以以较低的成本取代2-2-2有机芯承载衬底。
金属芯承载衬底改进的性能以及设计的灵活性可以使得电源传输电容器的减少成为可能。刚性金属芯承载衬底具有比有机芯承载衬底更低的电感，其中，在产品性能的一个固定水平上，解耦电容器的数量相对于有机芯承载衬底可以减少。
在本发明的一个实施方案中，刚性金属芯由于具有高导热性而为热耗散提供了路径。在要求热量管理的应用中，刚性金属芯可以被用来分散和分配热量。将热能从耦合到承载衬底表面的元件吸出并且通过由金属层以及层间互连形成的导电途径流到金属芯。
图3和4的刚性金属芯承载衬底30、40已被评估并且与常规的聚酰亚胺芯承载衬底20(比如图2所示)相比较。测量和比较电的性能以确定金属芯承载衬底的益处是否超越常规承载衬底。
图7和8呈现了显示标准的2-2-2有机芯承载衬底与根据本发明教导的2-3-2刚性金属芯承载衬底相比较的数据表格。图7是模拟以及所测得的结果的表格，显示了对于一个模型单位单元(model unit cell)的降低的回路电感。还有，刚性金属芯承载衬底呈现出较高的电容值，较低的电阻，以及较高的谐振频率。
图8是2-3-2刚性金属芯承载衬底，与2-2-2有机芯承载衬底相比，随着电容器被移走，其第一衰颓、第二衰颓以及第三衰颓的性能对比结果的表格。清楚地显示了对于第一衰颓，少了5个电容器的刚性金属芯承载衬底性能与有机芯承载衬底相似。在第三衰颓性能中也见到了金属芯承载衬底的优点。
本发明的方法与用于衬底制造的现有的装备基础设施兼容，因此不需要任何主要新装备的花费。
虽然，出于描述优选的实施方案的目的，在此举例说明和描述了具体的实施方案，但是本领域技术人员将意识到很多种变化和/或者等同实现，它们被认为达到了同样的目的，可以替代所显示和描述的具体实施方案而没有偏离本发明的范围。本领域技术人员将容易地意识到本发明可以在非常多的实施方案中执行。本申请是要覆盖在此讨论的实施方案的所有的修改或变化。因此，应明白地认为仅仅由权利要求书以及它们的等同物来限制本发明。

Claims (23)

1、一种制造刚性金属芯承载衬底的方法，包括：
以金属片的形式提供金属芯，所述金属片具有第一侧、相对的第二侧，以及至少一个通孔，所述的金属芯具有至少20Gpa的弯曲弹性模量；
以预定图形沉积电介质材料而形成电介质层，所述沉积是在所述第一侧、所述第二侧以及每个通孔上进行，以在所述通孔中形成电介质栓；
在所述电介质栓中形成通孔，所述通孔的直径小于所述芯通孔以形成电介质衬；
通过在界定镀覆通孔的所述电介质衬上沉积导电材料形成导电衬，所述电介质衬使所述导电衬与所述金属芯绝缘；以及
以预定图形在所述电介质层上沉积导电材料。
2、如权利要求1的方法，其中在所述第一侧、所述第二侧以及所述通孔上沉积电介质材料，形成电介质层在所述第一侧、所述第二侧上，以及形成电介质栓的步骤包括：
用电介质材料的层压制品覆盖所述第一和第二侧；以及
在高温下固化所述层压制品，在所述第一和第二侧上形成电介质层，部分层压制品流入并填充所述通孔。
3、如权利要求1的方法，还包括在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电连通。
4、如权利要求3的方法，其中在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电导通的步骤包括：
使用加法、半加法或减法镀覆工艺在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电连通。
5、如权利要求3的方法，还包括：
在所述第一和第二侧上沉积另外的一个或多个电介质和/或导电层；
在一个或多个导电层之间产生一个或多个层间互连；以及
使用加法、半加法或减法镀覆工艺在所述第一和第二侧上的预定的一个或多个电介质层上形成一个或多个导电迹线并与所述的一个或多个层间互连电连通。
6、如权利要求1的方法，其中提供金属片的步骤包括提供具有至少200μm厚的金属片，所述金属片包括选自由铜、银、铝、钢和金组成的组的材料。
7、一种制造金属芯衬底的方法，包括：
以金属片的形式提供金属芯，所述金属片具有第一侧、相对的第二侧，以及至少一个通孔，所述金属芯具有至少100Gpa的弯曲弹性模量；
用电介质材料的层压制品覆盖所述第一和第二侧，以及每个通孔；
在高温下固化所述层压制品，在所述第一和第二侧上形成电介质层，部分层压制品流入并填充所述通孔；
在所述栓中形成电介质通孔，所述通孔的直径小于所述导电通孔；以及
在形成镀覆通孔的每一个电介质衬上沉积导电层，所述电介质衬使所述导电层与所述金属芯绝缘。
8、如权利要求7的方法，还包括在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电连通。
9、如权利要求8的方法，其中在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电连通的步骤包括：
使用加法、半加法或减法镀覆工艺在所述第一和第二侧上形成一个或多个导电迹线并且与预定的一个或多个镀覆通孔电连通。
10、如权利要求7的方法，其中提供金属片的步骤包括提供具有至少200μm厚的金属片，所述金属片包括选自由铜、银、铝、钢和金组成的组的材料。
11、一种制造金属芯承载衬底的方法，包括：
以金属片的形式提供金属芯，所述金属片具有第一侧、相对的第二侧，以及至少一个芯通孔，所述金属芯具有至少20Gpa的弯曲弹性模量；
在所述第一侧、所述第二侧上以及在每个芯通孔中沉积电介质材料，在所述第一和第二层上形成电介质层，以及在每个芯通孔中形成电介质栓；
通过在所述电介质栓中提供电介质通孔在每个芯通孔中形成电介质衬，所述电介质通孔位于所述芯通孔的中心并且直径小于所述芯通孔；以及
在每个电介质衬上沉积导电材料以形成界定镀覆通孔的导电衬，所述电介质衬使所述导电衬与所述金属芯绝缘。
12、如权利要求11的方法，其中在所述第一侧、所述第二侧以及所述芯通孔上沉积电介质材料，以在所述第一侧、所述第二侧上形成电介质层，以及在每个芯通孔内形成电介质栓的步骤包括：
用电介质材料的层压制品覆盖所述第一和第二侧；以及
在高温下固化所述层压制品，以在所述第一和第二侧上形成电介质层，部分层压制品流入并填充所述通孔。
13、如权利要求11的方法，还包括在所述第一和第二侧上形成一个或多个导电层并且与预定的一个或多个镀覆通孔电连通。
14、如权利要求13的方法，其中在所述第一和第二侧上形成一个或多个导电层的步骤包括在所述第一和第二侧上形成一个或多个导电迹线，以形成电路图形。
15、如权利要求14的方法，在所述第一和第二侧上形成一个或多个导电迹线，以形成电路图形的步骤包括使用选自由离散布线、减法、半加法和加法平版印刷技术组成的组的工艺在所述第一和第二侧上形成一个或多个导电迹线，以形成电路图形。
16、如权利要求13的方法，还包括：
在所述第一、第二侧上的交替图形中沉积另外的一个或多个电介质和/或导电层；
在一个或多个导电层之间生成一个或多个钻孔；
在所述钻孔中沉积导电材料以使一个导电层与另一个导电层电气互连；以及
使用加法、半加法或减法镀覆工艺在所述第一和第二侧上的预定的一个或多个电介质层上形成一个或多个导电迹线并与在预定的一个或多个钻孔内的导电材料电连通。
17、如权利要求11的方法，其中提供金属片的步骤包括提供具有至少200μm厚的金属片，所述金属片包括选自由铜、银、铝、钢和金组成的组的材料。
18、一种刚性金属芯承载衬底，包括：
金属芯，所述金属芯包括具有第一侧和第二侧的金属片，所述金属片具有包括200-500μm范围内的厚度以及具有至少20Gpa的弯曲弹性模量；
至少一个电介质层，所述至少一个电介质层覆盖所述第一侧和所述第二侧；
至少一个导电层，所述至少一个导电层覆盖所述第一侧和所述第二侧上的所述电介质层；以及
多个镀覆通孔，所述镀覆通孔包括衬在所述电介质衬内表面的管状的电介质衬和导电衬，所述镀覆通孔延伸穿过所述金属片以及覆盖在第一和第二侧上的所述电介质层，所述导电衬与在第一和第二侧上的所述导电层电连通，所述电介质衬使所述金属片与所述导电衬绝缘。
19、如权利要求18的刚性金属芯承载衬底，还包括：
另外的一个或多个电介质和/或导电层，所述另外的一个或多个电介质和/或导电层在所述第一和第二侧上；以及
至少一个层间互连，所述至少一个层间互连位于一个或多个导电层或者所述金属片之间，并且与所述一个或多个导电层或者所述金属片电连通。
20、如权利要求18的刚性金属芯承载衬底，其中所述金属片包括选自由铜、银、铝、钢和金组成的组的材料。
21、一种高弯曲弹性模量的微电子器件，包括：
金属芯，在所述金属芯上具有至少一个形成在其中的余量，所属金属芯具有包括200-500μm范围内的厚度，以及至少20Gpa的弯曲弹性模量；
至少一个电介质层，所述至少一个电介质层设置在所述金属芯的顶面和底面的每一面上；
至少一个导电层，所述至少一个导电层设置在每个所述电介质层上；
至少一个导电通路，所述至少一个导电通路电连接所述导电层，并且与所述金属芯电绝缘，所述衬底适合于与微电子管芯电气地和机械互连；以及
微电子管芯，所述微电子管芯与所述至少一个导电层中的至少一个电气和机械互连。
22、如权利要求21的高弯曲弹性模量的微电子器件，还包括至少一个层间互连，所述至少一个层间互连在一个或多个导电层或者所述金属片之间，并且与一个或多个导电层或者所述金属片电连通。
23、如权利要求21的高弯曲弹性模量的微电子器件，其中所述金属片包括选自由铜、银、铝、钢和金组成的组的材料。
CN200380105243.1A 2002-12-05 2003-10-27 金属芯衬底封装 Pending CN1720617A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/313,932 2002-12-05
US10/313,932 US20040107569A1 (en) 2002-12-05 2002-12-05 Metal core substrate packaging

Publications (1)

Publication Number Publication Date
CN1720617A true CN1720617A (zh) 2006-01-11

Family

ID=32468377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380105243.1A Pending CN1720617A (zh) 2002-12-05 2003-10-27 金属芯衬底封装

Country Status (6)

Country Link
US (1) US20040107569A1 (zh)
EP (1) EP1568079A1 (zh)
CN (1) CN1720617A (zh)
AU (1) AU2003302851A1 (zh)
TW (1) TWI236098B (zh)
WO (1) WO2004053983A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409986B (zh) * 2007-10-12 2011-03-23 富士通株式会社 芯衬底及其制造方法
WO2013107406A1 (en) * 2012-01-20 2013-07-25 Huawei Technologies Co., Ltd. Methods and apparatus for a substrate core layer
CN104160497A (zh) * 2011-12-20 2014-11-19 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
CN104661434A (zh) * 2013-11-20 2015-05-27 昆山苏杭电路板有限公司 双面铝基板制作工艺
CN105390284A (zh) * 2014-09-01 2016-03-09 普因特工程有限公司 电容器
CN103298243B (zh) * 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN111224317A (zh) * 2020-04-20 2020-06-02 深圳市汇顶科技股份有限公司 激光发射装置
WO2021212289A1 (zh) * 2020-04-20 2021-10-28 深圳市汇顶科技股份有限公司 激光发射装置
CN114787989A (zh) * 2019-11-27 2022-07-22 应用材料公司 封装核心组件及制造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060256531A1 (en) * 2005-05-13 2006-11-16 Intel Corporation Thermal solution with isolation layer
USRE45637E1 (en) 2005-08-29 2015-07-28 Stablcor Technology, Inc. Processes for manufacturing printed wiring boards
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
KR100797719B1 (ko) * 2006-05-10 2008-01-23 삼성전기주식회사 빌드업 인쇄회로기판의 제조공정
US7935568B2 (en) * 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US20080302564A1 (en) * 2007-06-11 2008-12-11 Ppg Industries Ohio, Inc. Circuit assembly including a metal core substrate and process for preparing the same
WO2010030409A1 (en) * 2008-04-04 2010-03-18 Zingher Arthur R Scalable dense pv solar receiver for high concentration
US8513792B2 (en) * 2009-04-10 2013-08-20 Intel Corporation Package-on-package interconnect stiffener
TWI449136B (zh) * 2011-04-20 2014-08-11 Cyntec Co Ltd 金屬芯印刷電路板及電子封裝結構
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
US9368439B2 (en) * 2012-11-05 2016-06-14 Nvidia Corporation Substrate build up layer to achieve both finer design rule and better package coplanarity
CN103260345B (zh) * 2013-04-24 2016-08-03 广东生益科技股份有限公司 一种金属基覆金属箔板及其制作方法
US9332632B2 (en) 2014-08-20 2016-05-03 Stablcor Technology, Inc. Graphene-based thermal management cores and systems and methods for constructing printed wiring boards
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
TWI559410B (zh) * 2016-05-09 2016-11-21 以壓差法抑制材料翹曲的方法
WO2018009269A1 (en) * 2016-07-06 2018-01-11 Lumileds Llc Printed circuit board for integrated led driver
US10643943B2 (en) * 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
KR102652986B1 (ko) * 2019-03-07 2024-03-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
WO2020185016A1 (ko) 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
KR102545168B1 (ko) * 2019-03-26 2023-06-19 삼성전자주식회사 인터포저 및 이를 포함하는 반도체 패키지
CN113383413B (zh) 2019-03-29 2022-04-08 爱玻索立克公司 半导体用封装玻璃基板、半导体用封装基板及半导体装置
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11632860B2 (en) * 2019-10-25 2023-04-18 Infineon Technologies Ag Power electronic assembly and method of producing thereof
US11342257B2 (en) 2020-01-22 2022-05-24 Delta Electronics (Shanghai) Co., Ltd. Carrier board and power module using same
US11350519B2 (en) 2020-01-22 2022-05-31 Delta Electronics (Shanghai) Co., Ltd. Power module
CN112739043B (zh) * 2020-11-27 2022-04-12 惠州市特创电子科技股份有限公司 线路板的控深蚀孔装置及线路板的制备方法
CN113260155A (zh) * 2021-04-28 2021-08-13 珠海越亚半导体股份有限公司 具有可定制化铜芯的基板及其制作方法
CN115621243B (zh) * 2022-12-15 2023-04-07 北京唯捷创芯精测科技有限责任公司 降低翘曲应力的基板、封装结构、电子产品及制备方法
WO2024182538A1 (en) * 2023-02-28 2024-09-06 Lux Semiconductors, Inc. Metal core substrate based package interconnect systems
US12087670B1 (en) * 2023-08-09 2024-09-10 Lux Semiconductors, Inc. Metal substrates with structures formed therein and methods of making same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3934335A (en) * 1974-10-16 1976-01-27 Texas Instruments Incorporated Multilayer printed circuit board
US5309632A (en) * 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
US5153986A (en) * 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US5509200A (en) * 1994-11-21 1996-04-23 International Business Machines Corporation Method of making laminar stackable circuit board structure
US5774336A (en) * 1996-02-20 1998-06-30 Heat Technology, Inc. High-terminal conductivity circuit board
US5847327A (en) * 1996-11-08 1998-12-08 W.L. Gore & Associates, Inc. Dimensionally stable core for use in high density chip packages
US6229174B1 (en) * 1997-12-08 2001-05-08 Micron Technology, Inc. Contact structure for memory device
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
US6430058B1 (en) * 1999-12-02 2002-08-06 Intel Corporation Integrated circuit package
US6413849B1 (en) * 1999-12-28 2002-07-02 Intel Corporation Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9408314B2 (en) 2006-07-14 2016-08-02 Stablcor Technology Inc. Build-up printed wiring board substrate having a core layer that is part of a circuit
CN103298243B (zh) * 2006-07-14 2016-05-11 斯塔布科尔技术公司 具有构成电路一部分的核心层的增层印刷线路板衬底
CN101409986B (zh) * 2007-10-12 2011-03-23 富士通株式会社 芯衬底及其制造方法
CN104160497A (zh) * 2011-12-20 2014-11-19 英特尔公司 微电子封装和层叠微电子组件以及包括该封装和组件的计算系统
WO2013107406A1 (en) * 2012-01-20 2013-07-25 Huawei Technologies Co., Ltd. Methods and apparatus for a substrate core layer
US10212818B2 (en) 2012-01-20 2019-02-19 Futurewei Technologies, Inc. Methods and apparatus for a substrate core layer
CN104661434A (zh) * 2013-11-20 2015-05-27 昆山苏杭电路板有限公司 双面铝基板制作工艺
CN105390284B (zh) * 2014-09-01 2019-01-04 普因特工程有限公司 电容器
CN105390284A (zh) * 2014-09-01 2016-03-09 普因特工程有限公司 电容器
CN111199888A (zh) * 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 包括pid的部件承载件以及制造部件承载件的方法
CN114787989A (zh) * 2019-11-27 2022-07-22 应用材料公司 封装核心组件及制造方法
CN111224317A (zh) * 2020-04-20 2020-06-02 深圳市汇顶科技股份有限公司 激光发射装置
WO2021212289A1 (zh) * 2020-04-20 2021-10-28 深圳市汇顶科技股份有限公司 激光发射装置

Also Published As

Publication number Publication date
TW200416950A (en) 2004-09-01
EP1568079A1 (en) 2005-08-31
WO2004053983A1 (en) 2004-06-24
US20040107569A1 (en) 2004-06-10
AU2003302851A1 (en) 2004-06-30
TWI236098B (en) 2005-07-11

Similar Documents

Publication Publication Date Title
CN1720617A (zh) 金属芯衬底封装
JP4546415B2 (ja) 配線基板、セラミックキャパシタ
JP4119205B2 (ja) 多層配線基板
US7682972B2 (en) Advanced multilayer coreless support structures and method for their fabrication
US6281446B1 (en) Multi-layered circuit board and method of manufacturing the same
CN100380637C (zh) 布线板及使用该板的半导体封装
US7683266B2 (en) Circuit board and circuit apparatus using the same
TWI389608B (zh) 嵌入有組件之配線基板及其製造方法
US8163642B1 (en) Package substrate with dual material build-up layers
JP5932056B2 (ja) 基板コア層を製造する方法
US6399896B1 (en) Circuit package having low modulus, conformal mounting pads
CN108347820A (zh) 容纳部件的基底结构上的高导热涂层
KR20080084800A (ko) 신규한 집적 회로 지지 구조체 및 그 제조
WO2005022965A2 (en) Expansion constrained die stack
GB2437465A (en) Multilayer wiring board, method for manufacturing such multilayer wiring board, and semiconductor device, and electronic device using multilayer wiring board
KR20090089267A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 배선 기판
CN108231609A (zh) 通过部件固定结构将部件嵌入部件承载件中
CN101192542A (zh) 电路板结构及其制造方法
CN101364581A (zh) 嵌埋有芯片的承载板结构及其制作方法
US20200128669A1 (en) Z-Axis Interconnection With Protruding Component
US6720502B1 (en) Integrated circuit structure
US20080030965A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
US11462461B2 (en) System in package for lower z height and reworkable component assembly
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
KR20050001930A (ko) 고밀도 칩 스케일 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned