CN115621243B - 降低翘曲应力的基板、封装结构、电子产品及制备方法 - Google Patents

降低翘曲应力的基板、封装结构、电子产品及制备方法 Download PDF

Info

Publication number
CN115621243B
CN115621243B CN202211610298.9A CN202211610298A CN115621243B CN 115621243 B CN115621243 B CN 115621243B CN 202211610298 A CN202211610298 A CN 202211610298A CN 115621243 B CN115621243 B CN 115621243B
Authority
CN
China
Prior art keywords
metal layer
substrate
layer
base layer
middle base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211610298.9A
Other languages
English (en)
Other versions
CN115621243A (zh
Inventor
龙建飞
朱龙秀
李源梁
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Weijie Chuangxin Precision Measurement Technology Co ltd
Original Assignee
Beijing Weijie Chuangxin Precision Measurement Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Weijie Chuangxin Precision Measurement Technology Co ltd filed Critical Beijing Weijie Chuangxin Precision Measurement Technology Co ltd
Priority to CN202211610298.9A priority Critical patent/CN115621243B/zh
Publication of CN115621243A publication Critical patent/CN115621243A/zh
Application granted granted Critical
Publication of CN115621243B publication Critical patent/CN115621243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

本发明公开了一种降低翘曲应力的基板、封装结构、电子产品及制备方法。该基板包括：中间基层以及设置在中间基层的沟槽，中间基层的一面为芯片安装面，用于贴装芯片；与芯片安装面相对的另一面为背面，沟槽未贯穿中间基层。本发明所提供的基板在高温回流焊过程中能够与裸芯片呈现相匹配的翘曲，从而避免因翘曲的不匹配导致的虚焊问题。

Description

降低翘曲应力的基板、封装结构、电子产品及制备方法
技术领域
本发明涉及一种降低翘曲应力的基板，同时也涉及该基板的制备方法，还涉及包括该降低翘曲应力的基板的封装结构及电子产品，属于半导体封装技术领域。
背景技术
倒装（Flip Chip，简写为FC）技术是一种主流的先进封装技术。该技术是在芯片正面生长凸点（Bump），然后将芯片翻转过来使得凸点与基板倒装键合（FC Bond）完成互连。相比于传统的引线键合（Wire Bonding）互连方式，FC技术带来更多的IO接口数量，更好的电气、散热性能，因此在市场上广泛应用。目前，常见的倒装封装方式包含FCCSP（Flip ChipScale Package）和FCBGA（Flip Chip Ball Grid Array）两种方式，其中FCCSP一般应用在具有小尺寸的裸芯片的产品中；而FCBGA一般用在具有大尺寸的裸芯片产品。FCCSP和FCBGA这两者在倒装键合过程中最大的特点是FCCSP是在基板条(Substrate strip)上进行键合（Bonding）作业，而FCBGA则是在将基板条切单后成为单个单元（Single Unit）上才进行键合作业。
虚焊是当前FC技术普遍存在的一种封装失效现象，其产生的原因非常复杂而多样，其中最为常见的一种原因是在倒装键合制程中芯片的翘曲和基板的翘曲不匹配，导致局部凸点焊接不上，或者焊接后因内应力较大而开裂。一般而言，芯片的正面布有金属层，芯片材料如Si、GaAs以及陶瓷基板材料等的热膨胀系数在3×10-6/K到7×10-6/K之间，金属层的热膨胀系数通常在10×10-6/K以上，远大于硅基材，因此在倒装键合芯片的回流焊制程中容易呈现出笑脸状翘曲（Smile Warpage），而基板通常受基板制程原因通常呈现哭脸状翘曲（Cry Warpage）；由此，芯片边缘的凸点就很容易形成虚焊（如图1所示）。
在申请号为201810916538.5的中国发明申请中，公开了一种用于减少基板单面烧结后翘曲变形的压板装置。该技术方案通过压板装置，利用驱动机构驱动上压板往下压，进而给基板施加压力，以减小单面基板烧结后翘曲变形量。类似地，现有技术均是通过使翘曲减小甚至消失这样的技术思想来避免基板翘曲带来的负面影响。实践证明，仅仅采取这些技术措施是远远不够的。
发明内容
本发明所要解决的首要技术问题在于提供一种降低翘曲应力的基板。
本发明所要解决的另一技术问题在于提供一种上述基板的制备方法。
本发明所要解决的再一技术问题在于提供一种包括上述基板的封装结构。
本发明所要解决的又一技术问题在于提供一种包括上述基板的电子产品。
为实现上述技术目的，本发明采用以下的技术方案：
根据本发明实施例的第一方面，提供一种降低翘曲应力的基板，包括中间基层以及设置在所述中间基层的沟槽，
所述中间基层的一面为芯片安装面，用于贴装芯片；与所述芯片安装面相对的另一面为背面，
所述沟槽未贯穿所述中间基层。
其中较优地，所述沟槽位于所述芯片安装面，并且所述背面未设沟槽。
其中较优地，所述基板还包括：第一金属层、第三金属层、多个导电通孔以及沟槽，
所述第一金属层位于所述中间基层的上表面；
所述第三金属层位于所述中间基层的下表面；
所述导电通孔贯穿所述中间基层，并且与所述第一金属层和所述第三金属层电连接，
所述沟槽沿着切断玻璃纤维的水平方向贯通所述中间基层，并且位于所述导电通孔之间。
其中较优地，所述沟槽深度为中间基层的厚度的10%～65%。
其中较优地，所述第一金属层的含铜量与所述第三金属层的含铜量不同。
其中较优地，所述第三金属层的含铜量大于所述第一金属层的含铜量，并且所述第一金属层与所述沟槽在所述中间基层的同一侧。
其中较优地，所述基板还包括第一介电层、第二介电层、第二金属层、第四金属层、第一导电孔和第二导电孔，
所述第一介电层和第二介电层分别位于所述中间基层的相对两面；
所述第一金属层、第二金属层和所述第一导电孔位于所述第一介电层，并且所述第一导电孔连接所述第一金属层和第二金属层；
所述第三金属层、第四金属层和所述第二导电孔位于所述第二介电层，并且所述第二导电孔连接所述第三金属层和第四金属层；
所述第一金属层、所述第二金属层和所述第一导电孔的含铜量之和，不同于所述第三金属层、所述第四金属层和所述第二导电孔的含铜量之和。
其中较优地，所述第三金属层、所述第四金属层和所述第二导电孔的含铜量之和大于所述第一金属层、所述第二金属层和所述第一导电孔的含铜量之和，并且所述第一金属层、所述第二金属层和所述第一导电孔与所述沟槽在所述中间基层的同一侧。
根据本发明实施例的第二方面，提供一种上述基板的制备方法，包括以下步骤：
S1：完成中间基层的上表面形成第二金属层，在下表面形成第三金属层，并且形成导电通孔；
S2：避开所述导电通孔，在所述中间基层进行激光半切开槽，形成沟槽，所述沟槽沿着切断玻璃纤维的水平方向贯通所述中间基层；
S4：完成后续基板加工工艺，得到如前述的基板。
在步骤S2和步骤S4之间还包括以下步骤：
S3：利用阻焊材料完成覆盖第一金属层的第一介电层和覆盖第二金属层的第二介电层，并且在所述第一介电层上形成第三金属层，在所述第二介电层上形成第四金属层。
根据本发明实施例的第三方面，提供一种封装结构，其中包括上述降低翘曲应力的基板。
根据本发明实施例的第四方面，提供一种电子产品，其中包括上述降低翘曲应力的基板。
与现有技术相比较，本发明通过在基板的一侧设计沟槽，并且优选的是调整基板两侧的铜含量，使得基板在高温回流焊过程中容易呈现笑脸状翘曲，从而与裸芯片的笑脸状翘曲相匹配，避免因翘曲不匹配导致的虚焊问题。也可以根据实际需要，使基板出现与裸芯片相匹配的哭脸状翘曲。
附图说明
图1为芯片与基板的形变不同导致的虚焊示意图；
图2为本发明第一实施例中，降低翘曲应力的基板的结构示意图；
图3为图1中的基板去掉第一介电层后的俯视示意图；
图4为本发明第一实施例中，包括降低翘曲应力的基板的封装结构示意图；
图5A～图5D为本发明第一实施例中，降低翘曲应力的基板的制备方法示意图；
图6A为图2中的沟槽的一种实现方式示意图；
图6B为图2中的沟槽的另一种实现方式示意图；
图7A为本发明第四实施例中，具有两层金属结构的降低翘曲应力的基板的结构示意图；
图7B为本发明第四实施例中，具有六层金属结构的降低翘曲应力的基板的结构示意图；
图8为本发明第五实施例中，降低翘曲应力的基板的结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容进行详细具体的说明。
本发明实施例中的技术构思是使得基板在高温回流焊过程中呈现笑脸状翘曲形变，从而与裸芯片在回流焊中出现的笑脸状翘曲形变相匹配，以避免因翘曲匹配导致的虚焊。因此，不同于现有技术中的使翘曲减小甚至消失这样的技术构思，本发明实施例中的技术构思是将基板的翘曲控制到预期的形状以抵消或者说匹配到芯片的翘曲形状。
（第一实施例）
如图2所示，本发明第一实施例提供的降低翘曲应力的基板100，包括中间基层1、第一介电层2、第二介电层3、第一金属层4、第二金属层5、第三金属层6、第四金属层7、第一导电孔8和第二导电孔9、导电通孔11以及沟槽12。
结合图2和图3所示，中间基层1是诸如覆铜板（Copper Clad Laminate，CCL）、BT（Bismaleimide Triazine）板等热膨胀系数低的基板，但并不受此限制，也可以是热膨胀系数相对高的基板。在中间基层1在加工过程中，对其进行激光半切（Half Cut），形成重直方向的沟槽12以将中间基层1中水平方向的玻璃纤维（Glass Fiber）切断，形成沟槽12。沟槽12的深度为中间基层1的厚度的一半，并且从中间基层1的一个表面（在图2中是从上表面）延伸到中间基层1的厚度的1/2的位置。即，在中间基层1上形成了分布至少一个沟槽的玻璃纤维断裂区域，和没有沟槽的玻璃纤维连续区域。并且，沟槽12分布在芯片的同一侧。换言之，沟槽12与芯片200位于中间基层1的同一侧（参考图4所示）。
因为玻璃纤维被沟槽12断开，所以玻璃纤维的强度下降；并且沟槽12提供的空间允许中间基层1在受热变形时释放应力，因此，在后续高温制程中，整体基板的玻璃纤维断裂区域（图2中的上半部分）的抵抗变形的能力下降，有利于实现两侧上翘，中间收窄的笑脸状翘曲形变。
图3为中间基层的俯视图，激光半切的沟槽在水平方向贯穿中间基层的整个水平表面。为了避让导电通孔11，沟槽12可以是折线式或直线式。槽宽为100um～200um，槽深（深度）为中间基层1的厚度10%～65%，其中优选的是30%～55%，在本实施例中为50%。
本实施例中包括多条沟槽12a和12b。其中沟槽12a位于相邻的导电通孔11a、11b之间。优选的，在相邻的导电通孔之间均形成至少1条沟槽12，这样既可以避开导电通孔，又能断开较多的玻璃纤维，能在保证基板的电性能和机械性能的前提下，实现与芯片的形变程度相适应的笑脸状翘曲形变。
第一介电层2和第二介电层3分别位于中间基层1的相对两面。在本实施例中，第一介电层2位于中间基层1的上表面（即芯片所在一侧），第二介电层3位于中间基层1的下表面。
在第一介电层2所在的中间基层1的上表面，还有第一金属层4和第一导电孔8。第一金属层4位于中间基层1的上表面，并且被第一介电层2覆盖。第一导电孔8用于连接第一金属层4和第二金属层5。第二金属层5位于第一介电层2的上表面，用于连接芯片200。
在第二介电层3所在的中间基层1的下表面，还有第三金属层6和第二导电孔9。第三金属层6位于中间基层1的下表面，并且被第二介电层3覆盖。第二导电孔9用于连接第三金属层6和第四金属层7。第四金属层7位于第二介电层3的上表面，用于将基板连接到印刷电路板等。
在中间基层1的玻璃纤维连续区域的一侧的含铜量Cc，在中间基层1的玻璃纤维断裂区域的一侧的含铜量Cd，Cd减去Cc的差值不为零。由于铜的热膨胀系数比较大，因此在高温中的变形大。含铜量高的Cd（即图2的中间基层1的下半部分）的变形超过Cc（即图2的中间基层1的上半部分），从而产生相应的笑脸状翘曲。优选的，Cd减去Cc的差值达到预定值（大于零），该预定值根据预期的芯片翘曲程度、基板尺寸以及沟槽深度等因素综合计算得到。所述预定值根据预期的芯片翘曲程度、基板尺寸以及沟槽深度综合计算得到，所述芯片翘曲程度是指所述基板用于承载的芯片在安装到所述基板的工艺中发生的翘曲的大小和形状。
由于铜的热膨胀系数比较大，因此在高温中的变形大。含铜量高的一侧（即图2的中间基层1的下半部分）的变形超过含铜量低的一侧（即图2的中间基层1的上半部分），前者减去后者的差值大于零，从而基板产生相应的笑脸状翘曲。根据需要，使前者减去后者的差值小于零，则基板可以产生哭脸状翘曲。在此种情形下，将沟槽设置在中间层的下半部分，效果更明显。
玻璃纤维断裂区域的一侧的含铜量，包括第一金属层3，第二金属层4，第一导电孔8中的铜的含量之和。玻璃纤维连续区域的一侧的含铜量，包含第三金属层5，第四金属层6，第二导电孔9的铜的含量之和。可以理解，如果在第一介电层或玻璃纤维断裂区域中包含铜的成分，则也应被计算到玻璃纤维断裂区域的一侧的含铜量；类似的，如果在第二介电层或玻璃纤维连续区域中包含铜的成分，则也应被计算到玻璃纤维连续区域的一侧的含铜量。
<第二实施例>
本发明第二实施例提供一种包括该基板的封装结构，其中包括该基板100和芯片200。
如图4所示，该基板100通过第一金属层4与芯片200电连接。具体而言，芯片包括金属凸块201，利用互连结构202（例如锡球202），采用SMT工艺焊接到第一金属层4，从而实现芯片200与降低翘曲应力的基板100之间的电连接。
图4中互连结构202可以是球型焊料凸点（solder bump），也可以是铜柱型凸点（Copper pillar bump），也可以是倒装铜柱型凸点（Flip chip copper pillar bump）。
<第三实施例>
本发明第三实施例还提供一种基板的制备方法，如图5A～图5D所示，包括以下步骤。
S1：完成中间基层的上表面形成第二金属层，在下表面形成第三金属层，并且形成导电通孔。
如图5A所示，在中间基层1，利用激光穿孔或机械穿孔等工艺形成贯穿中间基层1的上下对称的导电通孔11。并且，利用电镀等工艺在中间基层的上表面形成第二金属层5，在中间基层的下表面形成第三金属层6。本实施例中是利用激光穿孔技术，但也可以利用激光或者机械钻孔工艺形成导电通孔。
S2：避开导电通孔，在中间基层进行激光半切开槽，形成沟槽12。
如图5B所示，在中间基层1的没有导电通孔11的区域进行开槽，从中间基层1的第一端，沿着水平方向移动激光头，直到中间基层1的与第一端相对的另一端，形成贯通中间基层1的沟槽12。为了避让导电通孔11，可以采用直线式激光半切（参考图6A）或折线式激光半切（参考图6B）。激光半切槽宽控制在100um～200um，槽深为中间基层1的厚度10%～65%，其中优选的是30%～55%，在本实施例中为50%。半切方式包含但不限制激光、Blade等工艺。
S3：利用阻焊材料完成覆盖第一金属层的第一介电层和覆盖第二金属层的第二介电层，并且在第一介电层上形成第三金属层，在第二介电层上形成第四金属层。
可以层压工艺将介质层材料层压到中间基板1上，如图5C所示。
S4：完成后续基板加工工艺，得到基板。
完成表层暴露的第三金属层和第四金属层的表面处理等后续基板加工工艺，例如曝光、显影、电镀、阻焊等处理，完成最终的基板加工，得到本发明实施例提供的降低翘曲应力的基板100，如图5D所示。
采用本发明实施例提供的降低翘曲应力的基板100用于FC工艺制程时，在其回流焊过程中，基板和所贴装的芯片需要经过高温处理，在此过程中，基板上半部分和下半部分的含铜量差异，使得基板上下变形不同（本实施例中基板下半部分的变形高于基板上半部分的变形）。并且，由于中间基层存在水平方向切断玻璃纤维的沟槽（在垂直方向未贯通基间基层），其中间基层的沟槽所在区域的抵抗变形的能力下降，由此基板整体容易发生形变。
可见，本发明通过适当设计沟槽所在位置（例如中间基层的上半部分或下半部分）、沟槽的深度（例如中间基层的50%或30%等）、中间基层的不同区域的含铜量差值，使得基板发生与所贴芯片的形变保持相同或不同的变形匹配趋势，极大的降低了芯片凸点（Bump）与基板形成虚焊的风险，大大提升了产品的良率。
<第四实施例>
本发明第四实施例提供的降低翘曲应力的基板可以为具有两层金属结构的基板100A（图7A）；或者具有六层金属结构的基板100B（图7B），或者任意偶数层金属层的基板。
具有两层金属结构的降低翘曲应力的基板100A包括中间基层1、第一金属层5、第三金属层6、多个导电通孔11以及沟槽12。第一金属层5位于中间基层1的上表面；第三金属层6位于中间基层的下表面；导电通孔11贯穿中间基层，并且与第一金属层5和第二金属层6电连接，沟槽12沿着切断玻璃纤维的水平方向贯通中间基层1，并且位于导电通孔11之间。
玻璃纤维断裂区域的一侧的含铜量，包括第一金属层3的铜的含量。玻璃纤维连续区域的一侧的含铜量，包含第三金属层5的铜的含量之和。
<第五实施例>
本发明第五实施例提供的降低翘曲应力的基板，可以根据实际工程中对基板翘曲方向的应用和需要，如图8所示，对中间基层的半切开槽也可以设置在下半部分（即，玻璃纤维断裂区域位于中间基层的下半部分；玻璃纤维连续区域位于中间基层的上半部分）。这种情况下，通过调整前述含铜量之差，仍然可以使基板产生笑脸状翘曲的形变。具体而言，使在中间基层1的玻璃纤维断裂区域的一侧的含铜量，大于在中间基层1的玻璃纤维连续区域的一侧的含铜量，可以使基板产生笑脸状翘曲的形变（即下半部分的形变大于上半部分的形变）。
类似的，在特殊情况下，如果需要基板的形变为哭脸状翘曲形状，则可以通过以下方式实现：将沟槽设置在中间基层的下半部分，并且使在中间基层1的玻璃纤维断裂区域的一侧的含铜量，小于在中间基层1的玻璃纤维连续区域的一侧的含铜量，即下半部分的含铜量小于上半部分。
<第六实施例>
本发明第六实施例提供一种制备方法，适于各类FCCSP、FCBGA类产品。该制备方法包括以下步骤：将芯片200利用SMT工艺焊接到前述降低翘曲应力的基板，得到包括该基板的封装结构。
<第七实施例>
本发明第七实施例提供一种降低翘曲应力的基板。该基板为多层基板，并且包括中间基层以及设置在所述中间基层的沟槽。中间基层的一面为芯片安装面，用于贴装芯片；与所述芯片安装面相对的另一面为背面。所述沟槽位于中间基层的芯片安装面上并且未贯穿中间基层，即在背面未设沟槽。
在利用回流焊等工艺将芯片贴装到基板时，基板受热发生翘曲。因为沟槽位于芯片安装面，并且沟槽使得基板的芯片安装面的强度变小。由于基板的背面没有沟槽，所以背面的强度大于芯片安装面的强度，受热膨胀，导致基板的芯片安装面被挤压而收缩，形成朝向芯片的翘曲变形（笑脸状翘曲）。通过控制沟槽的位置、宽度、深度和数量等可以使得基板的翘曲变形与芯片的翘曲变形相匹配，从而提高焊接质量或封装质量。
<第八实施例>
本发明第八实施例还提供一种包括该基板的电子产品。该电子产品可以是无线通信终端设备、可穿戴电子设备等。
综上所述，本发明实施例提供的一种降低翘曲应力的基板，通过在基板的一侧设计沟槽，并且优选的是在基板两侧的铜含量不同，使得基板在高温回流焊过程中容易呈现笑脸状翘曲，从而与裸芯片的笑脸状翘曲相匹配，避免因翘曲不匹配导致的虚焊问题。也可以根据实际需要，使基板出现与裸芯片相匹配的哭脸状翘曲。与现有技术相比，避免因翘曲匹配导致的虚焊问题，提高了良品率。
需要说明的是，本发明所称“形成”是指可以用多种工艺中的一种来得到，并不限定于实施例中列举的工艺。
需要理解的是，术语“厚度”、“深度”、“上”、“下”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
上面对本发明所提供的降低翘曲应力的基板、封装结构、电子产品及制备方法进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (13)

1.一种降低翘曲应力的基板，其特征在于包括中间基层以及设置在所述中间基层的垂直方向的沟槽，
所述中间基层的一面为芯片安装面，用于贴装芯片；与所述芯片安装面相对的另一面为背面，
所述沟槽没有贯穿所述中间基层，所述沟槽沿着切断所述中间基层中的玻璃纤维的水平方向贯通所述中间基层，并且位于多个贯通所述中间基层的导电通孔之间，以将基板的翘曲控制到笑脸状翘曲或哭脸状翘曲以匹配芯片的翘曲形状。
2.如权利要求1所述的降低翘曲应力的基板，其特征在于，
所述沟槽位于所述芯片安装面，并且所述背面未设沟槽。
3.如权利要求1所述的降低翘曲应力的基板，其特征在于还包括第一金属层、第三金属层，
所述第一金属层位于所述中间基层的上表面；
所述第三金属层位于所述中间基层的下表面；
所述导电通孔贯穿所述中间基层，并且与所述第一金属层和所述第三金属层电连接。
4.如权利要求3所述的降低翘曲应力的基板，其特征在于，
所述沟槽深度为中间基层的厚度的10%~65%。
5.如权利要求3所述的降低翘曲应力的基板，其特征在于
所述第一金属层的含铜量与所述第三金属层的含铜量不同。
6.如权利要求5所述的降低翘曲应力的基板，其特征在于
所述第三金属层的含铜量，所述第一金属层的含铜量，前者减去后者的差值不为零；并且，
所述第一金属层与所述沟槽在所述中间基层的同一侧。
7.如权利要求3所述的降低翘曲应力的基板，其特征在于还包括第一介电层、第二介电层、第二金属层、第四金属层、第一导电孔和第二导电孔，
所述第一介电层和第二介电层分别位于所述中间基层的相对两面；
所述第一金属层、第二金属层和所述第一导电孔位于所述第一介电层，并且所述第一导电孔连接所述第一金属层和第二金属层；
所述第三金属层、第四金属层和所述第二导电孔位于所述第二介电层，并且所述第二导电孔连接所述第三金属层和第四金属层；
所述第一金属层、所述第二金属层和所述第一导电孔的含铜量之和，不同于所述第三金属层、所述第四金属层和所述第二导电孔的含铜量之和。
8.如权利要求7所述的降低翘曲应力的基板，其特征在于，
所述第三金属层、所述第四金属层和所述第二导电孔的含铜量之和，所述第一金属层、所述第二金属层和所述第一导电孔的含铜量之和，前者减去后者的差值不为零；并且
所述第一金属层、所述第二金属层和所述第一导电孔与所述沟槽在所述中间基层的同一侧。
9.如权利要求6或8中所述的降低翘曲应力的基板，其特征在于，
所述差值达到预定值，所述预定值根据预期的芯片翘曲程度、基板尺寸以及沟槽深度综合计算得到，
所述芯片翘曲程度是指所述基板用于承载的芯片在安装到所述基板的工艺中发生的翘曲的大小和形状。
10.一种降低翘曲应力的基板的制备方法，其特征在于包括以下步骤：
S1：中间基层的上表面形成第一金属层，在下表面形成第三金属层，并且利用激光形成贯通所述中间基层的导电通孔；
S2：避开所述导电通孔，在所述中间基层的垂直方向进行激光半切开槽，形成沟槽，所述沟槽沿着切断所述中间基层的玻璃纤维的水平方向贯通所述中间基层；
S4：完成后续基板加工工艺，得到如权利要求3-9中任意一项所述降低翘曲应力的基板。
11.如权利要求10所述的制备方法，其特征在于在步骤S2和步骤S4之间还包括以下步骤：
S3：利用阻焊材料完成覆盖第一金属层的第一介电层和覆盖第二金属层的第二介电层，并且在所述第一介电层上形成第三金属层，在所述第二介电层上形成第四金属层。
12.一种封装结构，其特征在于其中包括如权利要求1-9中任意一项所述的降低翘曲应力的基板。
13.一种电子产品，其特征在于其中包括如权利要求1-9中任意一项所述的降低翘曲应力的基板。
CN202211610298.9A 2022-12-15 2022-12-15 降低翘曲应力的基板、封装结构、电子产品及制备方法 Active CN115621243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211610298.9A CN115621243B (zh) 2022-12-15 2022-12-15 降低翘曲应力的基板、封装结构、电子产品及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211610298.9A CN115621243B (zh) 2022-12-15 2022-12-15 降低翘曲应力的基板、封装结构、电子产品及制备方法

Publications (2)

Publication Number Publication Date
CN115621243A CN115621243A (zh) 2023-01-17
CN115621243B true CN115621243B (zh) 2023-04-07

Family

ID=84880379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211610298.9A Active CN115621243B (zh) 2022-12-15 2022-12-15 降低翘曲应力的基板、封装结构、电子产品及制备方法

Country Status (1)

Country Link
CN (1) CN115621243B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142480A (ja) * 1997-03-10 2007-06-07 Seiko Epson Corp 電子部品及びその製造方法
CN113571477A (zh) * 2020-04-28 2021-10-29 华为机器有限公司 一种加强圈及表面封装组件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
US20040107569A1 (en) * 2002-12-05 2004-06-10 John Guzek Metal core substrate packaging
JP2009071251A (ja) * 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
JP4659802B2 (ja) * 2007-09-25 2011-03-30 シャープ株式会社 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142480A (ja) * 1997-03-10 2007-06-07 Seiko Epson Corp 電子部品及びその製造方法
CN113571477A (zh) * 2020-04-28 2021-10-29 华为机器有限公司 一种加强圈及表面封装组件

Also Published As

Publication number Publication date
CN115621243A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
JP2004319848A (ja) 半導体装置およびその製造方法
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
WO2012014339A1 (ja) フレキシブルプリント配線板及びその製造方法
JP2014139963A (ja) ガラス基板の製造方法
JP4528715B2 (ja) 半導体装置及びその製造方法
JP2007266111A (ja) 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
JP4460341B2 (ja) 配線基板およびその製造方法
JP4028749B2 (ja) 配線基板
KR102346222B1 (ko) 다층 배선판의 제조 방법
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
KR20040081307A (ko) 전자 부품 장치 및 그 제조 방법
KR102165502B1 (ko) 전자부품 검사장치용 배선기판
CN115621243B (zh) 降低翘曲应力的基板、封装结构、电子产品及制备方法
JP2012033879A (ja) 部品内蔵基板及びその製造方法
KR102346221B1 (ko) 다층 배선판의 제조 방법
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP5584986B2 (ja) インターポーザ
JP3040979B1 (ja) 配線基板及び補強板
JP4046854B2 (ja) ピン付きプリント配線板の製造方法
JPH09214088A (ja) セラミック基板のプリント配線基板への実装構造
JP2002033579A (ja) 多層プリント配線板およびその製造方法
CN115621242A (zh) 低翘曲应力的基板、制备方法、封装结构及电子产品
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP4841234B2 (ja) ビアアレイキャパシタ内蔵配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant