CN1713398A - 可降低启始电压偏移的薄膜晶体管结构及其制造方法 - Google Patents
可降低启始电压偏移的薄膜晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN1713398A CN1713398A CN200510055077.XA CN200510055077A CN1713398A CN 1713398 A CN1713398 A CN 1713398A CN 200510055077 A CN200510055077 A CN 200510055077A CN 1713398 A CN1713398 A CN 1713398A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- silicon
- thin
- protective layer
- rich
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 87
- 239000010410 layer Substances 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 43
- 239000010703 silicon Substances 0.000 claims abstract description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 17
- 239000000377 silicon dioxide Substances 0.000 claims description 35
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 9
- 239000000428 dust Substances 0.000 claims description 4
- 150000003376 silicon Chemical class 0.000 claims 6
- 239000007789 gas Substances 0.000 abstract description 20
- 150000002500 ions Chemical class 0.000 abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000000725 suspension Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006396 nitration reaction Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种可降低启始电压偏移的薄膜晶体管结构及其制造方法。晶体管结构至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。本发明通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量来增加氧化硅层内的悬浮键数，以降低保护层制程中，等离子体离子进入硅基板与闸极氧化层间界面的机会，而增加启始电压的均匀度。
Description
技术领域
本发明是有关于一种薄膜晶体管的结构及其制造方法，且特别是有关于一种具有低启始电压偏移的薄膜晶体管结构及其制造方法。
背景技术
集成电路技术上已经有提高元件构装密度的趋势。缩小元件的大小可达到大集成度的半导体集成电路。但是降低元件的大小，许多集成电路制造上的困难因而产生。在集成电路技术进步的今日，不只元件的尺寸日益缩短，而且单位晶元的元件聚集度也愈来愈高，于是，制程更是日趋复杂，特别是关键着晶体管元件电流参数的启始电压值的大小。一般而言，均匀一致的启始电压对元件性能特别重要。
对于一个晶体管元件而言，其闸极与底层硅基板间通常会以一个闸极氧化层(二氧化硅层，SiO2)加以隔离，其彼此间的键结关系如图1所示，在硅基板100与二氧化硅层102的界面间存有悬浮键104，此悬浮键104为相当不稳定的键结，当有外来原子时会被此键结抓住(trap)而影响原有的电性表现。尤其，最外一层的保护层是采用等离子化学气相沉积法，在此过程中，等离子体很容易进入硅基板100与二氧化硅层102的界面，而为悬浮键104所抓住，影响原先设定电性值的偏移，如启始电压的偏移。
尤其当元件设计越来越小，硅基板100与二氧化硅层102的界面离金属层的距离越来越近，一旦此距离低于某一特定值，金属层的电荷会很容易的为此界面所抓住，而影响元件的电性表现，因此必须寻求其它提高启始电压均匀度的方法。
发明内容
为了解决上述启始电压不稳定的问题，本发明的主要目的为提供一种薄膜晶体管元件的制造方法以提高启始电压均匀度，利用改变制程参数，降低保护层制程中等离子体离子进入硅基板与闸极氧化层间界面的机会，而增加启始电压的均匀度。
本发明的另一目是用以提供一种具低启始电压偏移的薄膜晶体管结构，来解决启始电压移位的问题。
根据本发明的一个方面，提供了一种薄膜晶体管结构，该结构可降低启始电压偏移，至少包含：一基板；一薄膜晶体管元件，形成于该基板上；以及一保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。
根据本发明的另一方面，提供了一种制造薄膜晶体管元件的方法，该方法至少包含：提供一基板；在该基板上形成一薄膜晶体管元件；以及形成一保护层于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。
根据本发明的再一方面，提供了一种制造薄膜晶体管元件的方法，该方法至少包含：提供一基板；形成一薄膜晶体管元件于该基板上；以及形成一保护层于该薄膜晶体管元件上，其中该保护层是以等离子增强式化学气相沉积法沉积一富硅氧化硅材料所形成。
本发明所提供改善启始电压均匀度的晶体管结构及其制造方法，通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量，也即增加SiH4的气体流量，降低N2O的气体流量来增加氧化硅层内的悬浮键数。通过悬浮键数的增加，提高了等离子制程时抓住等离子体的机会，避免等离子体离子进入硅基板与闸极氧化层间的界面而影响元件的启始电压。同时此悬浮键的增加，也可增加金属层电荷抓住的机会，同样避免硅基板与闸极氧化层间界面电荷的进入而受影响，因此元件的启始电压即可得到良好的均匀度。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1显示了一个薄膜晶体管元件的闸极氧化层与底层硅基板间的键结关系。
图2显示了本发明较佳实施例的薄膜晶体管的截面图。
图3显示了一个薄膜晶体管元件的氮化层与氧化硅层间的键结关系。
其中，附图标记说明如下：
100硅基板 102二氧化硅层
104和300悬浮键 200多晶硅层
201氮化硅保护层 202氧化硅保护层
203金属层 204内层介电材料层(ILD)
205氮化硅层 206闸极氧化层
具体实施方式
在不限制本发明的精神及应用范围的情况下，以下以一实施例介绍本发明的实施。熟悉此领域的普通技术人员，在了解本发明的精神后，当可应用本发明降低启始电压偏移的制程方法于各种不同的薄膜晶体管元件中。其中本发明的制程方法是利用改变第一保护层的制程参数，降低当进行第二保护层的等离子制程中，等离子体离子进入硅基板与闸极氧化层间界面的机会，因而为此界面所抓住，而影响元件的电性表现。本发明的应用当不仅限于以下所述的较佳
实施例。
本发明提供了一种方法，用以改善元件启始电压的均匀度，参考图2所示为本发明较佳实施例的一薄膜晶体管的截面图。首先在一具有源/漏极区的半导体基材(图中未绘出)上，具有一多晶硅层200，其与半导体底材间以一闸极氧化层206加以隔离，并接续形成氮化硅层205，然后覆盖一内层介电材料层(ILD)204于氮化硅层205之上，以做为元件的隔离层。接着形成金属层203作为薄膜晶体管元件导电用，并将保护元件的保护层202与201沉积在芯片上。一般而言，薄膜晶体管元件的保护层是使用氧化硅202与氮化硅201加以形成，而氮化硅201因为不易被水气所渗透，所以通常使用于最外一层，而传统上，氮化硅层201是采用PECVD法加以形成。
由于一般在形成最外层薄膜晶体管元件的氮化硅保护层201时，使用PECVD的等离子制程，因此等离子体离子很容易进入硅基板与闸极氧化层间的界面，而破坏原先设定的启始电压。为了避免等离子体离子进入硅基板与闸极氧化层间的界面，本发明将氧化硅保护层202的制程参数做变更，来增加氧化硅保护层202内的悬浮键，即以富硅(silicon rich)的氧化硅材料来形成此保护层，其中等离子制程使用PECVD，由增加的悬浮键可在氮化硅保护层201的等离子制程过程中抓住(trap)等离子体离子，来降低等离子体离子进入硅基板与闸极氧化层间界面的机会，而影响元件的启始电压，其中所形成的氧化硅保护层202的厚度约为3000埃至7000埃。
参考图3所示为氧化硅保护层202与氮化硅保护层201间的界面图形，其中氧化硅保护层202中具有悬浮键300，此悬浮键300可在氮化硅保护层201的等离子制程过程中抓住(trap)等离子体离子，但是若是此悬浮键300不够多，也即未被抓住的等离子体离子很多，如此会提高等离子体离子进入硅基板与闸极氧化层间界面的机会，而影响元件的启始电压。
另一方面，当元件设计得越来越小，也即硅基板与二氧化硅层的界面离金属层的距离越来越近，或是金属层面积越来越大，金属层的电荷会很容易的为此界面所抓住，而影响元件的电性表现，但是借助悬浮键300的增加，金属层203的电荷也会很容易的为此悬浮键300所抓住，因此同样的可降低金属层203的电荷进入硅基板与闸极氧化层间界面的机会。本发明即是通过改变氧化硅保护层202的制程参数来增加氧化硅保护层202内的悬浮键300的数目。
传统的制程参数与本发明所使用的制程参数如下表所述：
表一：形成氧化硅保护层的制程参数比较表
传统形成氧化硅保护层202是以PECVD的方法，使用气体流量在54sccm(cm3/分)的SiH4，和气体流量1200sccm(cm3/分)的N2O加以沉积，而所形成的薄膜折射率约为1.46。而本发明的氧化硅保护层202，也采用PECVD法，其中所用的气体流量在86sccm(cm3/分)的SiH4，和气体流量1000sccm(cm3/分)的N2O加以沉积，其中所形成的薄膜折射率约为1.55。本发明通过将原本N2O的气体流量由1200sccm(cm3/分)降低至1000sccm(cm3/分)，同时将原本SiH4的气体流量由54sccm(cm3/分)提高至86sccm(cm3/分)，通过提高含硅气体流量而形成富硅(silicon rich)的氧化硅层，来增加氧化硅保护层202内的悬浮键数量。
参考表二所示，显示了制程中增加氧化硅保护层202内的悬浮键数量后，测量元件的启始电压的结果。
表二：改变氧化硅层制程参数后的启始电压偏移测量结果：
| 折射率(RI) | 启始电压的偏移(毫伏，mv)Spec＝10mV | 制程结果 |
| RI＝1.46 | 6～11mv | 失败 |
| RI＝1.51 | 4～8mv | 成功 |
| RI＝1.53 | 3～7mv | 成功 |
| RI＝1.55 | 1～9mv | 成功 |
| RI＝1.57 | 2～8mv | 成功 |
由表中数据显示使用本发明的制程条件来成长氧化硅层的结果，当所形成的氧化硅层薄膜折射率在1.51至1.57之间时，其启始电压均匀度会得到改善。因此，证实通过将原本N2O的气体流量降低，同时将原本SiH4的气体流量增加，来增加氧化硅保护层202内的悬浮键数量，对元件的启始电压均匀度有相当大的影响。
综合以上所述，本发明所提供的改善启始电压均匀度的方法，通过提高形成氧化硅层时所使用的含硅气体量，同时降低形成氧化硅层时所使用的含氧气体量，例如本较佳实施例所述的增加SiH4的气体流量，并降低N2O的气体流量来增加氧化硅层内的悬浮键数。通过悬浮键数的增加，提高了等离子制程时抓住等离子体离子的机会，避免等离子体离子进入硅基板与闸极氧化层间的界面而影响元件的启始电压。同时此悬浮键的增加，也可增加金属层电荷抓住的机会，同样避免硅基板与闸极氧化层间界面因此电荷的进入而受影响，因此元件的启始电压即可得到良好的均匀度。
值得注意的是本发明的方法可使用于任何遭受启始电压偏移的薄膜晶体管元件中，尤其当元件设计越来越小的同时，本发明仅需通过改变气体的流量参数，而不需进行任何薄膜晶体管元件结构的改变，更明显凸显出本案的进步性所在。
虽然本发明已以一较佳实施例揭露如上，然其并非用以限定本发明，本技术领域的普通技术人员，在不脱离本发明的精神和范围内，可作出各种改变和修饰，因此本发明的保护范围由权利要求书确定。
Claims (15)
1、一种薄膜晶体管结构，该结构可降低启始电压偏移，其特征在于，至少包含：
一基板；
一薄膜晶体管元件，形成于该基板上；以及
一保护层，形成于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。
2、如权利要求1所述的薄膜晶体管结构，其特征在于，该富硅的氧化硅材料的折射率为1.51至1.57。
3、如权利要求1所述的薄膜晶体管结构，其特征在于，该富硅的氧化硅材料的折射率为1.53至1.57。
4、如权利要求1所述的薄膜晶体管结构，其特征在于，该保护层厚度为3000埃至7000埃。
5、如权利要求1所述的薄膜晶体管结构，还包含一形成于该薄膜晶体管元件与该保护层间的一额外保护层，其中该额外保护层是以一非富硅的氧化硅材料所形成。
6、一种制造薄膜晶体管元件的方法，其特征在于，该方法至少包含：
提供一基板；
在该基板上形成一薄膜晶体管元件；以及
形成一保护层于该薄膜晶体管元件上，其中该保护层是以富硅的氧化硅材料所形成。
7、如权利要求6所述的方法，其特征在于，该富硅的氧化硅材料的折射率为1.51至1.57。
8、如权利要求6所述的方法，其特征在于，该富硅的氧化硅材料的折射率为1.53至1.57。
9、如权利要求6所述的方法，其特征在于，该保护层厚度为3000埃至7000埃。
10、如权利要求6项所述的方法，还包含形成一位于该薄膜晶体管元件与该保护层之间的额外保护层，其中该额外保护层是以一非富硅的氧化硅材料所形成。
11、一种制造薄膜晶体管元件的方法，其特征在于，该方法至少包含：
提供一基板；
形成一薄膜晶体管元件于该基板上；以及
形成一保护层于该薄膜晶体管元件上，其中该保护层是以等离子增强式化学气相沉积法沉积一富硅氧化硅材料所形成。
12、如权利要求11所述的方法，其特征在于，该富硅的氧化硅材料的折射率为1.51至1.57。
13、如权利要求11所述的方法，其特征在于，该富硅的氧化硅材料的折射率为1.53至1.57。
14、如权利要求11所述的方法，其特征在于，该保护层厚度为3000埃至7000埃。
15、如权利要求11所述的方法，还包含形成一位于该薄膜晶体管元件与该保护层之间的额外保护层，其中该额外保护层是以一非富硅的氧化硅材料所形成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/876,010 | 2004-06-24 | ||
| US10/876,010 US7221039B2 (en) | 2004-06-24 | 2004-06-24 | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1713398A true CN1713398A (zh) | 2005-12-28 |
| CN100466291C CN100466291C (zh) | 2009-03-04 |
Family
ID=35504750
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB200510055077XA Active CN100466291C (zh) | 2004-06-24 | 2005-03-15 | 可降低启始电压偏移的薄膜晶体管结构及其制造方法 |
| CN200520012447.7U Expired - Lifetime CN2812302Y (zh) | 2004-06-24 | 2005-04-27 | 可降低启始电压偏移的薄膜晶体管结构 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200520012447.7U Expired - Lifetime CN2812302Y (zh) | 2004-06-24 | 2005-04-27 | 可降低启始电压偏移的薄膜晶体管结构 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7221039B2 (zh) |
| CN (2) | CN100466291C (zh) |
| TW (1) | TWI291236B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
| CN102856392A (zh) * | 2012-10-09 | 2013-01-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置及其制作方法 |
| CN103730373A (zh) * | 2013-12-31 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种半导体器件的制备方法及半导体器件 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4594648B2 (ja) * | 2004-05-26 | 2010-12-08 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7221039B2 (en) * | 2004-06-24 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer |
| US7855401B2 (en) * | 2005-06-29 | 2010-12-21 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| US7525122B2 (en) * | 2005-06-29 | 2009-04-28 | Cree, Inc. | Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides |
| US7709269B2 (en) * | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US7592211B2 (en) * | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| TWI333275B (en) * | 2008-05-09 | 2010-11-11 | Au Optronics Corp | Method for fabricating light sensor |
| TWI458098B (zh) * | 2009-12-31 | 2014-10-21 | Au Optronics Corp | 薄膜電晶體 |
| KR101938726B1 (ko) | 2010-06-11 | 2019-01-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
| KR101763414B1 (ko) * | 2010-10-01 | 2017-08-16 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그것을 구비한 평판 표시 장치 |
| US8809854B2 (en) * | 2011-04-22 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9209102B2 (en) | 2012-06-29 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation structure and method of making the same |
| US8884405B2 (en) * | 2012-06-29 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation scheme |
| US9991399B2 (en) | 2012-10-04 | 2018-06-05 | Cree, Inc. | Passivation structure for semiconductor devices |
| US9812338B2 (en) | 2013-03-14 | 2017-11-07 | Cree, Inc. | Encapsulation of advanced devices using novel PECVD and ALD schemes |
| US8994073B2 (en) | 2012-10-04 | 2015-03-31 | Cree, Inc. | Hydrogen mitigation schemes in the passivation of advanced devices |
| CN103400822A (zh) * | 2013-08-01 | 2013-11-20 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR102169861B1 (ko) * | 2013-11-07 | 2020-10-26 | 엘지디스플레이 주식회사 | 어레이기판 및 이의 제조방법 |
| KR102166898B1 (ko) * | 2014-01-10 | 2020-10-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US10748759B2 (en) | 2019-01-15 | 2020-08-18 | Applied Materials, Inc. | Methods for improved silicon nitride passivation films |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0372821B1 (en) * | 1988-11-30 | 1995-03-08 | Nec Corporation | Liquid crystal display panel with reduced pixel defects |
| US5763937A (en) * | 1990-03-05 | 1998-06-09 | Vlsi Technology, Inc. | Device reliability of MOS devices using silicon rich plasma oxide films |
| JP3255942B2 (ja) * | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| US6274429B1 (en) | 1997-10-29 | 2001-08-14 | Texas Instruments Incorporated | Use of Si-rich oxide film as a chemical potential barrier for controlled oxidation |
| JP3702096B2 (ja) * | 1998-06-08 | 2005-10-05 | 三洋電機株式会社 | 薄膜トランジスタ及び表示装置 |
| TW429509B (en) | 1999-04-19 | 2001-04-11 | United Microelectronics Corp | Manufacturing method for protection layer |
| US6974972B1 (en) * | 1999-10-21 | 2005-12-13 | Matsushita Electric Industrial Co., Ltd. | Thin-film transistor, and liquid crystal display device using the same |
| JP2002373867A (ja) * | 2001-06-14 | 2002-12-26 | Idemitsu Kosan Co Ltd | 半導体素子用導電性薄膜、半導体素子及びそれらの製造方法 |
| CN1448998A (zh) * | 2002-04-03 | 2003-10-15 | 旺宏电子股份有限公司 | 阻挡氢离子渗透的金属层间介电层的制造方法 |
| US6916736B2 (en) * | 2002-03-20 | 2005-07-12 | Macronix International Co., Ltd. | Method of forming an intermetal dielectric layer |
| CN1205656C (zh) * | 2002-08-06 | 2005-06-08 | 台湾积体电路制造股份有限公司 | 金属层间介电结构及其制作方法 |
| US7221039B2 (en) * | 2004-06-24 | 2007-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer |
-
2004
- 2004-06-24 US US10/876,010 patent/US7221039B2/en active Active
-
2005
- 2005-03-07 TW TW094106848A patent/TWI291236B/zh active
- 2005-03-15 CN CNB200510055077XA patent/CN100466291C/zh active Active
- 2005-04-27 CN CN200520012447.7U patent/CN2812302Y/zh not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847295B2 (en) | 2007-03-15 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor, display device using thereof and method of manufacturing the thin film transistor and the display device |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
| CN102244196B (zh) * | 2011-06-21 | 2013-06-19 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
| CN102856392A (zh) * | 2012-10-09 | 2013-01-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置及其制作方法 |
| CN102856392B (zh) * | 2012-10-09 | 2015-12-02 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置及其制作方法 |
| CN103730373A (zh) * | 2013-12-31 | 2014-04-16 | 京东方科技集团股份有限公司 | 一种半导体器件的制备方法及半导体器件 |
| CN103730373B (zh) * | 2013-12-31 | 2016-09-07 | 京东方科技集团股份有限公司 | 一种半导体器件的制备方法及半导体器件 |
| US9647127B2 (en) | 2013-12-31 | 2017-05-09 | Boe Technology Group Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7221039B2 (en) | 2007-05-22 |
| CN100466291C (zh) | 2009-03-04 |
| TWI291236B (en) | 2007-12-11 |
| US20050285233A1 (en) | 2005-12-29 |
| TW200601568A (en) | 2006-01-01 |
| CN2812302Y (zh) | 2006-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN2812302Y (zh) | 可降低启始电压偏移的薄膜晶体管结构 | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| KR101623961B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101990051B1 (ko) | 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법 | |
| US20060267113A1 (en) | Semiconductor device structure and method therefor | |
| KR20120051820A (ko) | 커패시터, 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 | |
| KR20090101592A (ko) | 산화막 형성 방법 및 이를 이용한 게이트 형성 방법 | |
| CN103824887A (zh) | 金属氧化物半导体薄膜晶体管及其制作方法 | |
| EP0259490A1 (en) | A method of producing a semiconductor device | |
| KR100618098B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN1285107C (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| CN109713044B (zh) | 一种薄膜晶体管及制作方法和显示面板 | |
| JPH0822991A (ja) | 半導体装置の製造方法 | |
| CN1828945A (zh) | 具有富硅氧化硅层的存储器件及其制造方法 | |
| CN101051650A (zh) | 多阶式栅极结构及其制备方法 | |
| KR100523658B1 (ko) | 구리 확산 장벽 제조 방법 | |
| KR100315278B1 (ko) | 반도체디바이스및그제조방법 | |
| CN1158693C (zh) | 在半导体制作过程中通过氘以形成多晶硅层的方法 | |
| KR100790567B1 (ko) | 고유전율의 복합 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
| US20240107764A1 (en) | Integration approach for increase of the mobility and on-current in 3d nand cells | |
| CN107240550A (zh) | 薄膜晶体管制造方法及阵列基板的制作方法 | |
| KR100489650B1 (ko) | 반도체장치의커패시터제조방법 | |
| CN1263158C (zh) | 栅极结构及其制造方法及具此栅极结构的mos元件 | |
| KR100449248B1 (ko) | 원자층 증착을 이용한 커패시터 형성 방법 | |
| CN1402334A (zh) | 具有闸极堆叠介电层的半导体内存组件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |