CN1263158C - 栅极结构及其制造方法及具此栅极结构的mos元件 - Google Patents

Abstract

本发明公开一种栅极结构及其制造方法及具此栅极结构的金属氧化物半导体元件，该栅极结构包括：一作为底层的第一多晶硅和非晶硅混合层，一多晶硅层及一作为顶层的第二多晶硅和非晶硅混合层。该金属氧化物半导体则包括一半导体基底；一栅极氧化层，形成于该半导体基底上；及一多层结构栅极，包括部分多晶硅底层、多晶硅中间层、及部分多晶硅顶层。上述的第一部分多晶硅及第二多晶硅和非晶硅混合层是于具有氢气的环境中对该半导体基底进行沉积形成的。本发明可制造出同时具有多晶硅的高栅极活性及部分多晶硅的表面平滑，且具有低多晶硅栅极耗尽效应及高载流子活性等优点的晶体管。

Description

栅极结构及其制造方法及具此栅极结构的MOS元件

技术领域

本发明涉及一种晶体管及其制造方法，特别涉及一种金属氧化半导体晶体管及其制造方法。

背景技术

金属氧化半导体晶体管(Metal-Oxide-Semiconductor Transistor，MOS)是现在VLSI技术中相当重要的一种基本电子元件，主要由三种基本的材料，即金属导体层、氧化层与半导体层等组成位于半导体基底上的栅极晶体管；此外，还包括了两个位于栅极晶体管两旁，且电性与半导体基底相反的半导体区，称为源极与漏极。目前制作栅极晶体管时，金属导电层多由经掺杂的多晶硅(Polysilicon)与金属共同组成，此结构又称为多晶硅化金属(Polycide)。

图1a-1c所示是已知的制造栅极的步骤流程图。

请参考图1a，首先，提供一半导体基底101，半导体基底101形成有隔离区102，隔离区102用以在半导体基底101上隔离出一主动区。于半导体基底101上的主动区依序形成一氧化层103及一多晶硅层104，并对多晶硅层104进行离子注入以形成P型或N型的导电层。其中，隔离区102可是浅沟槽隔离层；氧化层103可是二氧化硅，用以作为栅极氧化层；离子注入可以砷(As)离子或硼(B)离子来进行注入。

请参考图1b，对多晶硅层104进行离子注入后，于导电层104上形成一图案化光致抗蚀剂105，图案化光致抗蚀剂105会覆盖半导体基底101的主动区上欲形成栅极的部分。

请参考图1c，接着，以图案化光致抗蚀剂105为掩膜，非等向性蚀刻多晶硅层104及氧化层103以形成栅极104a与栅极氧化层103a。后续如对栅极104a两侧的半导体基底101进行离子注入，则会形成源漏极区(未显示)，此包含栅极及源漏极区即成为一般所谓的晶体管结构。

多晶体是一种由多种结晶体所共构的现象，是由多种堆积方向面均不同的硅晶粒所组成，在半导体工业常用来制造栅极的多晶硅即为一种多晶体，呈柱状结构排列。因为多晶硅层结构的关系，当在半导体基底上形成多晶硅层以作为栅极时，多晶硅层与半导体基底接触的表面会粗糙而不平滑。后续在栅极104a上施加电压以使电子自源极经由栅极104a下方的通道到达漏极时，栅极104a与半导体基底101之间的不平滑界面所造成的不平均电场会使通道中的电子受到影响，导致电子的行进路径变长，并使晶体管的电特性降低。

同时，为了提高元件的密集度，元件的尺寸会尽量缩小以增加元件个数；然而当元件尺寸被缩小时，多晶硅栅极耗尽效应(poly gate depletioneffect，PED)会变得严重。所谓的多晶硅栅极耗尽效应就是当元件尺寸被缩小时，金属层与氧化层之间产生耗尽区的比例会增加而影响电子前进的速度，如此一来，元件的操作速度就会被降低。

发明内容

有鉴于此，本发明要解决的技术问题在于提供一种栅极及此栅极的制造方法，借由制造出一种与半导体基底接触的表面较平滑的栅极，减少对通道中电子路径的影响。

本发明要解决的另一技术问题在于提供一包含上述栅极结构的金属氧化物半导体(metal oxide semiconductor)元件，此元件具有低多晶硅栅极耗尽效应及高载流子活性的特性。

根据上述目的，本发明提供一种栅极结构，形成于一半导体基底上，包括：一第一多晶硅和非晶硅混合层，用以作为底层；一多晶硅层，形成于第一多晶硅和非晶硅混合层上；及一第二多晶硅和非晶硅混合层，形成于多晶硅层上，用以作为顶层。

根据上述目的，本发明再提供一种金属氧化物半导体，包括：一半导体基底；一栅极氧化层，形成于半导体基底上；及一多层结构栅极，形成于该栅极氧化层上，并且该多层结构栅极包括：第一多晶硅和非晶硅混合层，用以作为底层；多晶硅层，形成于该第一多晶硅和非晶硅混合层上；及第二多晶硅和非晶硅混合层，形成于该多晶硅层上，用以作为顶层。

根据上述目的，本发明更提供一种栅极结构的制造方法，包括下列步骤：提供一半导体基底，半导体基底上形成有一介电层；于具有硅烷和氢气混合气体的环境中对半导体基底进行沉积以形成一第一多晶硅和非晶硅混合层；对半导体基底进行沉积以在第一多晶硅和非晶硅混合层上形成一多晶硅层；及在具有硅烷和氢气混合气体的环境中对半导体基底进行沉积以在多晶硅层上形成一第二多晶硅和非晶硅混合层。

根据上述目的，本发明另提供一种栅极结构的制造方法，包括下列步骤：提供一半导体基底，于半导体基底上形成一介电层，其中半导体基底具有源漏极；在具有硅烷和氢气混合气体的环境中对半导体基底进行沉积以形成一第一多晶硅和非晶硅混合层；对半导体基底进行沉积以在第一多晶硅和非晶硅混合层上形成一多晶硅层；在具有硅烷和氢气混合气体的环境中对半导体基底进行沉积以在多晶硅层上形成一第二多晶硅和非晶硅混合层；对第一多晶硅和非晶硅混合层、多晶硅层及第二多晶硅和非晶硅混合层进行离子注入、步骤；于第二多晶硅和非晶硅混合层上形成一图案化光致抗蚀剂，以图案化光致抗蚀剂为掩膜，蚀刻第一多晶硅和非晶硅混合层、多晶硅层及第二多晶硅和非晶硅混合层以形成一栅极；及去除图案化光致抗蚀剂。

为使本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，详细说明如下。

附图说明

图1a-1c是已知的制造栅极的步骤流程示意图

图2a-2f是本发明的制造栅极的步骤流程示意图

具体实施方式

图2a-2f所示是本发明的制造栅极的步骤流程示意图。

请参考图2a，首先，提供一半导体基底201，半导体基底201具有隔离区202，隔离区202用以在半导体基底201上隔离出一主动区。在半导体基底201上的主动区形成一氧化层203，并在具有氢气(H₂)及硅烷(SiH₄)的处理室中对半导体基底201进行沉积步骤。其中，隔离区202可是浅沟糟隔离层；氧化层203可是二氧化硅，用以作为栅极氧化层。

请参考图2b，在具有氢气(H₂)及硅烷(SiH₄)的处理室中对半导体基底201进行沉积步骤后，氧化层203上会形成一第一多晶硅和非晶硅混合层204；其中，第一部份多晶硅层204由多晶硅及非晶硅所共同组成。因为第一多晶硅和非晶硅混合层204进行再结晶的缘故，第一多晶硅和非晶硅混合层204与半导体基底201之间的界面会呈网状结构而使表面平滑，因此能与半导体基底201紧密结合；其中，沉积的方法为化学气相沉积(vapordeposition)，例如是LPCVD或PECVD；且氢气的流量大于硅烷。

请参考图2c，仅在处理室中提供硅烷(SiH₄)而不提供氢气(H₂)，然后对形成有第一多晶硅和非晶硅混合层204的半导体基底201进行沉积步骤，以在第一多晶硅和非晶硅混合层204上形成一多晶硅层205。其中，沉积的方法可是等离子体辅助化学气相沉积(PECVD)；多晶硅层205的晶粒呈柱状排列，且厚度大于第一多晶硅和非晶硅混合层204。接着，对仅有硅烷(SiH₄)的处理室提供氢气(H₂)，并对半导体基底201进行沉积步骤。

请参考图2d，在具有氢气(H₂)及硅烷(SiH₄)的处理室中对半导体基底201进行沉积步骤后，多晶硅层205上会形成一第二多晶硅和非晶硅混合层206。其中，沉积步骤例如是等离子体辅助化学气相沉积(PECVD)；多晶硅层205的厚度大于第二多晶硅和非晶硅混合层206。

因为第二多晶硅和非晶硅混合层206会进行再结晶的缘故，所以第二多晶硅和非晶硅混合层206露出的部分会呈网状结构而使表面平滑。然后，对第二多晶硅和非晶硅混合层206、多晶硅层205及第一多晶硅和非晶硅混合层204进行离子注入以形成P型或N型的导电层。其中，进行离子注入的离子例如是砷离子(As)或硼(B)离子。

请参考图2e，接着，在第二多晶硅和非晶硅混合层206表面上形成一图案化光致抗蚀剂207，图案化光致抗蚀剂207会将半导体基底201的主动区上欲形成栅极的部分遮蔽住。

请参考图2f，然后，以图案化光致抗蚀剂207为掩膜依序蚀刻第二多晶硅和非晶硅混合层206、多晶硅层205、第一多晶硅和非晶硅混合层204及氧化层203，以形成栅极208与栅极氧化层203a。其中，栅极208由二多晶硅和非晶硅混合层206a、多晶硅层205a、第一多晶硅和非晶硅混合层204a所构成。

后续还可接着进行浅掺杂步骤、形成间隔壁步骤、离子注入以形成源/漏极步骤等，以形成一完整的金属氧化物半导体晶体管。

已知技术在进行多晶硅层的沉积时，通常需要施加高温来分解硅烷以使硅沉积；而形成部分再结晶硅层的沉积时，处理的温度则可较低；因此，如果要在同一处理室形成不同的多晶硅层时，一般都需要调整处理室的温度来达到沉积不同结构的多晶硅层的目的。在本发明所提供的栅极的制造方法中，是利用硅烷在高温下会分解的反应式，在处理室中不提供氢气或提供氩气来作为沉积多晶硅层或多晶硅和非晶硅混合层的环境，如此一来，只要在相同温度下的处理室中，选择加入或不加入氢气即可进行多晶硅层或多晶硅和非晶硅混合层的沉积。

多晶硅和非晶硅混合层具有高载流子活性(high carrier mobility)、平滑的表面粗糙度(smooth surface roughness)、阻值平均分布以及低硼穿透(less Boron penetration)等优点，但是如果整个栅极都用多晶硅和非晶硅混合层来制作的话，则会降低栅极的活性(lower poly activation)，并且在氧化过程中会使栅极氧化层的厚度变厚。而本发明所制造的栅极是利用多晶硅和非晶硅混合层作为顶层及底层，所以不会与已知利用多晶硅来作为栅极的构造一样有粗糙表面，因此本发明所提供的栅极不论是与半导体基底接触的表面或是露出的栅极表面都具有平滑的表面粗糙度且同样具有低硼穿透的优点；进行离子注入后，更可利用多晶硅和非晶硅混合层的高载流子活性及多晶硅层的好的栅极活性来使注入的离子可均匀分布。

利用本发明所提供的栅极的制造方法，可制造出同时具有多晶硅的高栅极活性及部分多晶硅的表面平滑，且具有低多晶硅栅极耗尽效应及高载流子活性等优点的晶体管，有效改善晶体管的电特性。同时，只要借由在处理室中选择加入或不加入氢气，即具有与调整处理室温度同样的效果，来控制形成多晶硅和非晶硅混合层或形成多晶硅层，方法简单且成本低，进而达到提高产品品质及产量的目的。

虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视权利要求书的内容为准。

Claims (15)

1.一种栅极结构，形成于一半导体基底上，包括，

第一多晶硅和非晶硅混合层，用以作为底层；

多晶硅层，形成于该第一多晶硅和非晶硅混合层上；及

第二多晶硅和非晶硅混合层，形成于该多晶硅层上，用以作为顶层。

2.如权利要求1所述的栅极结构，其特征在于所述的第一多晶硅和非晶硅混合层于具有氢气的处理室中形成。

3.如权利要求1所述的栅极结构，其特征在于所述的第二多晶硅和非晶硅混合层于具有氢气的处理室中形成。

4.如权利要求1所述的栅极结构，其特征在于所述的多晶硅层的厚度分别大于该第一多晶硅和非晶硅混合层的厚度及该第二多晶硅和非晶硅混合层的厚度。

5.一种金属氧化物半导体，包括：

一半导体基底；

一栅极氧化层，形成于该半导体基底上；及

一多层结构栅极，形成于该栅极氧化层上，并且该多层结构栅极包括：第一多晶硅和非晶硅混合层，用以作为底层；多晶硅层，形成于该第一多晶硅和非晶硅混合层上；及第二多晶硅和非晶硅混合层，形成于该多晶硅层上，用以作为顶层。

6.如权利要求5所述的金属氧化物半导体，其特征在于所述的第一多晶硅和非晶硅混合层于具有氢气的处理室中形成。

7.如权利要求5所述的金属氧化物半导体，其特征在于所述的第二多晶硅和非晶硅混合层于具有氢气的处理室中形成。

8.如权利要求5所述的金属氧化物半导体，其特征在于所述的多晶硅层的厚度大于该第一多晶硅和非晶硅混合层及该第二多晶硅和非晶硅混合层的厚度。

9.一种栅极结构的制造方法，包括下列步骤：

提供一半导体基底，该半导体基底上形成有一介电层；

于具有硅烷和氢气混合气体的环境中对该半导体基底进行沉积以形成一第一多晶硅和非晶硅混合层；

对该半导体基底进行沉积以在该第一多晶硅和非晶硅混合层上形成一多晶硅层；及

在具有硅烷和氢气混合气体的环境中对该半导体基底进行沉积以在该多晶硅层上形成一第二多晶硅和非晶硅混合层。

10.如权利要求9所述的栅极结构的制造方法，其特征在于所述的介电层为栅极氧化层。

11.如权利要求9所述的栅极结构的制造方法，其特征在于所述的多晶硅层的厚度分别大于该第一多晶硅和非晶硅混合层的厚度及该第二多晶硅和非晶硅混合层的厚度。

12.一种栅极结构的制造方法，包括下列步骤：

提供一半导体基底，于该半导体基底上形成一介电层；

在具有硅烷和氢气混合气体的环境中对该半导体基底进行沉积以形成一第一多晶硅和非晶硅混合层；

对该半导体基底进行沉积以在该第一多晶硅和非晶硅混合层上形成一多晶硅层；

在具有硅烷和氢气混合气体的环境中对该半导体基底进行沉积以在该多晶硅层上形成一第二多晶硅和非晶硅混合层；

对该第一多晶硅和非晶硅混合层、该多晶硅层及该第二多晶硅和非晶硅混合层进行离子注入步骤；

于该第二多晶硅和非晶硅混合层上形成一图案化光致抗蚀剂，以该图案化光致抗蚀剂为掩膜，蚀刻该第一多晶硅和非晶硅混合层、该多晶硅层及该第二多晶硅和非晶硅混合层以形成一栅极；及

去除该图案化光致抗蚀剂。

13.如权利要求12所述的栅极结构的制造方法，其特征在于所述的介电层为栅极氧化层。

14.如权利要求12所述的栅极结构的制造方法，其特征在于所述的多晶硅层的厚度分别大于该第一多晶硅和非晶硅混合层的厚度及该第二多晶硅和非晶硅混合层。

15.如权利要求12所述的栅极结构的制造方法，其特征在于所述的离子注入步骤的离子为砷或硼。

Images