CN1698187A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1698187A
CN1698187A CNA2004800005828A CN200480000582A CN1698187A CN 1698187 A CN1698187 A CN 1698187A CN A2004800005828 A CNA2004800005828 A CN A2004800005828A CN 200480000582 A CN200480000582 A CN 200480000582A CN 1698187 A CN1698187 A CN 1698187A
Authority
CN
China
Prior art keywords
film
mobile
semiconductor device
manufacture method
mobile film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800005828A
Other languages
English (en)
Inventor
中川秀夫
笹子胜
平井义彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1698187A publication Critical patent/CN1698187A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

一种半导体器件的制造方法，包括：在衬底上形成由具有流动性的绝缘性物质形成的流动性膜的工序；将所述流动性膜推压到推压构件的平坦推压面使流动性膜表面平坦化的工序；通过使推压面推压到流动性膜的状态下将流动性膜加热到第1温度使流动性膜固化，形成表面平坦的固化膜的工序；以及，通过将表面平坦的固化膜加热到比所述第1温度高的第2温度焙烧固化膜，形成表面平坦的焙烧膜的工序。

Description

半导体器件的制造方法
技术领域
本发明涉及具有表面平坦的绝缘膜的半导体器件的制造方法。
背景技术
近年来的半导体集成电路装置已经能够进行100nm左右或其以下的微细设计规格加工。
为了通过使用光的光刻技术形成更微细的光阻图案，必须使曝光光的短波长化。
但是，由于随着曝光光的短波长化，同时使焦点深度大幅降低，因此使形成在衬底上的绝缘膜表面经常平坦成为一件非做不可的事情。为此，在制造具有小于等于100nm的微细设计规格的半导体器件时，衬底上的绝缘膜的平坦化技术成为非常重要的技术。
目前，在具有0.13um～0.25um的微细设计规格的半导体器件中，作为使绝缘膜平坦化的技术，以众所周知的化学机械研磨(CMP：Chemical MechanicalPolishing)法为主流。
而且，作为形成平坦的绝缘膜的技术，如专利文献1所示，为人所知的方法包括：将具有流动性的物质供应到衬底表面形成流动性膜的工序，通过推压构件的平坦的推压面推压流动性膜使流动性膜的表面平坦化的工序，以及使表面平坦化的流动性膜固化的工序。
以下，参照图21(a)～(c)及图22(a)～(c)，说明专利文献1(特开2000-350934号公报)所示的平坦的绝缘膜的形成方法。
首先，如图21(a)所示，对由半导体晶片构成的衬底101、与具有形成在该衬底101上的阶梯的层(以下仅称阶梯层)102构成的阶梯衬底的表面，供应具有流动性的物质，例如液状或胶状的物质，在阶梯衬底上形成具有流动性的膜(以下仅称流动性膜)103A。
其次，如图21(b)所示，使具有平坦的推压面的推压构件104的推压面与流动性膜103A的表面相对后，如图21(c)所示，通过对推压构件104施加衬底方向的压力，将流动性膜103A推压到阶梯衬底，使流动性膜103A的表面平坦化。
这时，仅通过推压构件104的推压面推压流动性膜103A，使流动性膜103A的表面横跨衬底101的整个面被平坦化。
其次，如图22(a)所示，在通过推压构件104将流动性膜103A推压到衬底101的状态下加热流动性膜103A，通过使流动性膜103A的内部产生化学反应使流动性膜103A固化，形成具有平坦的表面的固化的膜(以下仅称固化膜)103B。
其次，加热完后，将固化膜103B的温度降低到室温，然后，如图22(b)所示，一旦使推压构件104从固化膜103B脱离，能够如图22(c)所示，在阶梯衬底上形成具有平坦表面的固化膜103B。
但是，根据所述现有的半导体器件的制造方法，在通过金属镶嵌法形成多层布线时，有着工序数非常多半导体器件的制造工艺成本偏高的问题。
而且，金属镶嵌法是将金属膜沉积到绝缘膜上使绝缘膜上形成的凹部填充起来后，通过CMP法除去该金属膜的无用部分形成埋入布线，重复进行金属镶嵌法形成多层布线时，由于将累积CMP法中的全域阶梯，所以有着多层布线相对于衬底的高度的落差加大的问题。
而且，将根据专利文献1所示的方法得到的平坦的绝缘膜作为半导体器件的层间绝缘膜使用时，为了保证绝缘膜的膜质的稳定性，在固化工序中，通常必须进行400℃左右的加热硬化处理。
但是，有些绝缘性材料在固化工序中加热到350℃以上的温度时，绝缘膜的基本骨架的构造将根据部位而变得不均匀，因此产生绝缘膜的相对介电常数根据部位而不同的这类的膜质劣化。结果，无法获得作为绝缘膜的可靠性，产生半导体器件的性能及可靠性大幅下降的问题。
发明内容
有鉴于前，本发明的目的在于：通过以较少的工序数形成基本骨架构造均匀且膜质优良，同时全域阶梯少的绝缘膜。
为了达成所述目的，本发明涉及的第1半导体器件的制造方法包括：在衬底上形成由具有流动性的绝缘性物质构成的流动性膜的工序；将推压构件的平坦的推压面推压到流动性膜使流动性膜的表面平坦化的工序；通过使推压面推压到流动性膜的状态下，将流动性膜加热到第1温度使表面平坦化的流动性膜固化形成表面平坦的固化膜的工序；以及，通过将表面平坦的固化膜加热到比第1温度高的第2温度焙烧固化膜形成表面平坦的焙烧膜的工序。
根据第1半导体器件的制造方法，由于对流动性膜推压推压构件的平坦的推压面后进行固化工序及焙烧工序，所以能够以较少的工序形成全域阶梯少的平坦的焙烧膜构成的绝缘膜。而且，通过对流动性膜以相对较低的第1温度施行加热处理，在形成固化膜的基本骨架(例如有机膜的聚合物骨架、硅氧化膜或有机无机复合膜的硅氧烷骨架、或光抗蚀膜的树脂骨架)后，对固化膜以相对较高的第2温度进行加热处理时，从固化膜使丙烯酸聚合物等的致孔剂(Porogen)或残留的溶剂等蒸发，所以与形成基本骨架和致孔剂或残留的溶剂等的蒸发同时进行的情况相比下，由焙烧膜构成的绝缘膜的基本骨架的构造均匀，所以能够提高绝缘膜的膜质。因此，绝缘膜的相对介电常数在整体膜中相等，所以能够提高绝缘膜的可靠性。
本发明涉及的第2半导体器件的制造方法包括：在包含形成在衬底上露出的埋入布线上的衬底上，形成由具有流动性的绝缘性物质构成的流动性膜的工序；将推压构件的平坦的推压面推压到流动性膜使流动性膜的表面平坦化的工序；通过使推压面推压到流动性膜的状态下将流动性膜加热到第1温度使表面平坦化的流动性膜固化，形成表面平坦的固化膜的工序；将表面平坦的固化膜加热到比第1温度高的第2温度焙烧固化膜形成表面平坦的焙烧膜的工序；以及，在焙烧膜形成通孔后，将金属材料埋入所述通孔形成至少与埋入布线连通的埋入插塞的工序。
根据第2半导体器件的制造方法，由于对流动性膜推压推压构件的平坦的推压面后进行固化工序及焙烧工序，所以能够通过较少的工序形成全域阶梯少的平坦的焙烧膜构成的绝缘膜。而且，通过对流动性膜以相对较低的第1温度进行加热处理，在形成固化膜的基本骨架后，通过对固化膜以相对较高的第2温度进行加热处理时，从固化膜使丙烯酸聚合物等的致孔剂或残留的溶剂等蒸发，由焙烧膜构成的绝缘膜的基本骨架的构造变得均匀，所以能够提高膜质。因此，绝缘膜的相对介电常数在整体膜中相等，所以能够提高绝缘膜的可靠性。
本发明涉及的第3半导体器件的制造方法包括：在包含形成在衬底上露出的埋入插塞上的衬底上形成由具有流动性的绝缘性物质构成的流动性膜的工序；将推压构件的平坦的推压面推压到流动性膜使流动性膜的表面平坦化的工序；通过在推压面推压到流动性膜的状态下将流动性膜加热到第1温度使表面平坦化的流动性膜固化，形成表面平坦的固化膜的工序；通过将表面平坦的固化膜加热到比第1温度高的第2温度焙烧固化膜，形成表面平坦的焙烧膜的工序；以及，在形成焙烧膜的布线沟后，将金属材料埋入布线沟形成至少与插塞连通的埋入布线的工序。
根据第3半导体器件的制造方法，由于对流动性膜推压推压构件的平坦的推压面后进行固化工序及焙烧工序，所以能够通过较少的工序形成全域阶梯少的平坦的焙烧膜构成的绝缘膜。而且，通过对流动性膜以相对较低的第1温度进行加热处理，在形成固化膜的基本骨架后，通过对固化膜以相对较高的第2温度进行加热处理时，由于从固化膜使丙烯酸聚合物等的致孔剂或残留的溶剂等蒸发，由焙烧膜构成的绝缘膜的基本骨架的构造变得均匀，所以能够提高膜质。因此，绝缘膜的相对介电常数在整体膜中变得相等，所以能够提高绝缘膜的可靠性。
最好是，在第1～第3半导体器件的制造方法中，第1温度为约150℃～约300℃。
这样一来，能够在不使流动性膜含有的致孔剂等蒸发的情况下，形成流动性膜的基本骨架。
最好是，在第1～第3半导体器件的制造方法中，第2温度为约350℃～约450℃。
这样一来，能够在不使固化膜进一步地不使焙烧膜的膜质劣化的情况下，从固化膜使流动性膜所含的致孔剂等蒸发。
最好是，在第1～第3半导体器件的制造方法中，具有流动性的绝缘性物质为液状或胶状。
这样一来，能够简单且确实地形成流动性膜。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序包括：通过在旋转的衬底上供应具有流动性的绝缘性物质形成流动性膜的工序。
这样一来，能够使流动性膜的膜厚相等。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序包括：在衬底上供应具有流动性的绝缘性物质后，通过旋转衬底形成流动性膜的工序。
这样一来，能够使流动性膜的膜厚相等。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序包括：在旋转的衬底上，将具有流动性的绝缘性物质以淋浴状或喷雾状供应形成流动性膜的工序。
这样一来，能够确实地形成具有较薄的膜厚的流动性膜。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序包括：通过一边使具有微小喷射口的喷嘴与衬底在平面方向相对移动，一边将具有流动性的绝缘性物质从喷射口供应到衬底上，形成流动性膜的工序。
这样一来，能够通过调整喷嘴与衬底的相对移动速度，将流动性膜的厚度控制成想要的大小。而且，能够通过调整具有流动性的物质的黏度，改变流动性膜的流动性的程度。并且，能够通过调整喷嘴数，控制处理速度。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序包括：通过一边旋转滚筒，一边将附着在滚筒表面具有流动性的绝缘性物质供应到衬底上形成流动性膜的工序。
这样一来，能够通过调整滚筒与衬底的间隔及将滚筒推压到衬底的力，控制流动性膜的厚度。而且，能够采用具有高黏性的流动性的材料。
最好是，在第1～第3半导体器件的制造方法中，形成流动性膜的工序与使流动性膜的表面平坦化的工序之间，进一步包括选择地除去流动性膜的周缘部的工序。
这样一来，在形成焙烧膜的工序中，机械地保持衬底的周缘部将变得容易。
最好是，第1～第3半导体器件的制造方法包括选择地除去流动性膜的周缘部的工序时，该工序是通过一边使流动性膜旋转，一边将使具有流动性的绝缘性物质溶解的溶液供应到流动性膜的周缘部加以进行。
这样一来，能够确实地除去具有圆形或角个数多的多角形的平面形状的衬底的周缘部。
最好是，第1～第3半导体器件的制造方法包括选择地除去流动性膜的周缘部的工序时，该工序为通过将光照射在流动性膜的周缘部使其性质改变后除去性质改变的周缘部而进行。
这样一来，不仅能够确实除去具有圆形或角个数多的多角形的平面形状，且能够确实除去三角形或四角形等角个数少的多角形的平面形状的衬底的周缘部。
最好是，在第1～第3半导体器件的制造方法中，使流动性膜的表面平坦化的工序包括：测量衬底的表面与推压面之间的多个距离，同时根据推压面推压流动性膜的工序，以使多个距离相等。
这样一来，能够使流动性膜的表面到衬底表面的距离经常相等，所以能够省略在各规定期间使衬底的表面与推压构件的推压面之间的距离保持相等的作业。
最好是，在第1～第3半导体器件的制造方法中，使流动性膜的表面平坦化的工序包括：测量装载衬底的装载台的表面与推压面之间的多个距离，同时使多个距离相等下，根据推压面推压流动性膜的工序。
这样一来，能够使流动性膜的表面到衬底表面的距离经常相等，所以能够省略在各规定期间使衬底的表面与推压构件的推压面之间的距离保持相等的作业。
最好是，第1～第3半导体器件的制造方法包括测量衬底或装载台的表面与推压面之间的多个距离时，该工序为通过计测测量部位的单位面积的静电电容加以进行。
这样一来，能够简单且确实地测量多个距离。
最好是，在第1～第3半导体器件的制造方法中，推压构件的推压面具有疏水性。
这样一来，能够使推压构件容易从固化膜脱离，所以能够形成缺陷更少的固化膜进一步地形成缺陷更少的焙烧膜。
最好是，在第1～第3半导体器件的制造方法中，具有流动性的绝缘性物质为光硬化性树脂；形成固化膜的工序包括将光照射在流动性膜的工序。
这样一来，能够通过光化学反应及热化学反应，容易且迅速地使流动性膜固化。
最好是，在第1～第3半导体器件的制造方法中，具有流动性的绝缘性物质为有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂。
最好是，在第1～第3半导体器件的制造方法中，形成焙烧膜的工序包括：使推压面推压到所述固化膜的状态下将固化膜加热到第2温度的工序。
这样一来，能够高精度地维持表面平坦化的固化膜的平坦性。
最好是，在第1～第3半导体器件的制造方法中，形成焙烧膜的工序包括：使推压面从固化膜脱离的状态下，将固化膜加热到第2温度的工序。
这样一来，能够使固化膜所含的致孔剂或残留的溶剂等容易蒸发。
最好是，在第1～第3半导体器件的制造方法中，焙烧膜为多孔质膜。
这样一来，能够形成相对介电常数较低的焙烧膜构成的绝缘膜。
最好是，在第1～第3半导体器件的制造方法中，焙烧膜的相对介电常数约小于等于4。
这样一来，能够确实降低绝缘膜的相对介电常数，并且降低金属布线间的静电电容。
最好是，第2半导体器件的制造方法中，在形成所述流动性膜的工序前进一步包括：在衬底上形成的有机膜中形成埋入布线后，通过除去所述有机膜形成在衬底上被形成露出的所述埋入布线。
最好是，第3半导体器件的制造方法中，在形成所述流动性膜的工序前进一步包括：在衬底上形成的有机膜中形成埋入插塞后，通过除去所述有机膜形成在衬底上被形成露出的所述埋入插塞。
最好是，第2或第3半导体器件的制造方法中，在形成所述埋入布线或所述埋入插塞的工序中，除去所述有机膜为通过湿蚀刻而进行。
最好是，第3半导体器件的制造方法中，在形成所述埋入布线或所述埋入插塞的工序中，除去所述有机膜为通过干蚀刻而进行。
附图说明
图1(a)～(d)为说明第一实施例涉及的半导体器件的制造方法的各工序的剖面图。
图2(a)～(c)为说明第一实施例涉及的半导体器件的制造方法的各工序的剖面图。
图3(a)为表示现有的半导体器件的制造方法的顺序的流程图，(b)为第一或第二实施例涉及的半导体器件的制造方法的顺序流程图。
图4(a)～(c)为表示第一或第二实施例涉及的半导体器件的制造方法中第1实施例的各工序的剖面图。
图5(a)及(b)为表示第一或第二实施例涉及的半导体器件的制造方法中第2实施例的各工序的剖面图。
图6(a)及(b)为表示第一或第二实施例涉及的半导体器件的制造方法中第3实施例的各工序的剖面图。
图7(a)及(b)为表示第一或第二实施例涉及的半导体器件的制造方法中第4实施例的各工序的剖面图。
图8(a)～(c)为表示第三实施例涉及的半导体器件的制造方法的各工序的剖面图。
图9(a)～(c)为表示第三实施例涉及的半导体器件的制造方法的各工序的剖面图。
图10(a)及(b)为表示第四实施例涉及的半导体器件的制造方法的各工序的剖面图。
图11(a)及(b)为表示第四实施例涉及的半导体器件的制造方法的各工序的剖面图。
图12(a)及(b)为表示第五实施例涉及的半导体器件的制造方法的各工序的剖面图。
图13(a)～(f)为表示第六实施例涉及的半导体器件的制造方法的各工序的剖面图。
图14(a)～(d)为表示第六实施例涉及的半导体器件的制造方法的各工序的剖面图。
图15(a)～(d)为表示第六实施例涉及的半导体器件的制造方法的各工序的剖面图。
图16(a)～(d)为表示第六实施例涉及的半导体器件的制造方法的各工序的剖面图。
图17(a)～(f)为表示第七实施例涉及的半导体器件的制造方法的各工序的剖面图。
图18(a)～(d)为表示第七实施例涉及的半导体器件的制造方法的各工序的剖面图。
图19(a)～(d)为表示第七实施例涉及的半导体器件的制造方法的各工序的剖面图。
图20(a)～(d)为表示第七实施例涉及的半导体器件的制造方法的各工序的剖面图。
图21(a)～(c)为表示现有的半导体器件的制造方法的各工序的剖面图。
图22(a)～(c)为表示现有的半导体器件的制造方法的各工序的剖面图。
具体实施方式
(第一实施例)
以下，参照图1(a)～(d)及图2(a)～(c)，说明第一实施例涉及的半导体器件的制造方法。
首先，如图1(a)所示，在半导体晶片构成的衬底10上形成阶梯层11后，将具有流动性的物质，例如液状或胶状的物质，供应到该阶梯层11上形成流动性膜12A。并且，衬底10的平面形状并没有特别限制，可以是圆形或多角形等任何形状。
但是，通常为了使形成在衬底10上的流动性膜12A中的溶剂的一部分或大部分蒸发，施行约80℃到120℃左右的加热处理。这一加热通常称为预焙烧，预焙烧的温度只要设定成在接下来施行的平坦化工序中能够确保流动性膜12A的流动性的程度即可。也就是，只要按照供应流动性物质时的溶剂的物质特性(沸点等)设定温度即可，有时也可以省略预焙烧。
作为流动性膜12A，能够列举有机膜、无机膜、有机无机复合膜(有机无机混合膜)、照射光会硬化的光硬化性树脂、掩模等感光性树脂膜或膜中具有直径约1m～10nm程度的多数空孔(pore)的多孔质膜(多孔膜)等。
作为流动性膜12A的形成方法，能够列举旋转涂布法、微观喷涂法，或旋转滚筒法等，流动性膜12A的厚度调整根据各方法而不同，但是能够通过选择流动性膜12A的形成方法来调整膜厚。而且，有关流动性膜12A的形成方法，将在第1～第4实施例中加以说明。
最好是，使用流动性膜12A作为多层布线的层间膜时，使用绝缘性物质作为具有流动性的物质。
其次，如图1(b)所示，使具有平坦的推压面的推压构件13的推压面与流动性膜12A的表面相向后，如图1(c)所示，通过对推压构件13施加衬底方向的压力，使流动性膜12A的表面横跨整面平坦化。
这时，仅通过推压构件13的推压面推压流动性膜12A，使流动性膜12A的表面横跨整面平坦化。当然，一旦中断推压构件13的推压时，根据流动性膜12A具有的表面张力，流动性膜12A将能量地变化成稳定的形状。
这里，如图1(d)所示，在推压构件13推压到流动性膜12A的状态下，将流动性膜12A加热到第1温度(T1)，通过使流动性膜12A的内部产生化学反应使流动性膜12A固化，形成由固化的流动性膜12A构成的具有平坦的表面的固化膜12B。作为第1温度(T1)，最好是，约150℃～约300℃，约200℃～约250℃更好。这样一来，能够确实形成流动性膜12A的基本骨架，例如聚合物骨架或硅氧烷骨架。在固化工序中，通过设定成规定温度的加热板进行2、3分钟的加热处理。
其次，如图2(a)所示，在推压构件13推压到固化膜12B的状态下，将固化膜12B加热到比第1温度(T1)高的第2温度(T2)，通过焙烧固化膜12B形成由焙烧的固化膜12B构成的焙烧膜12C。作为第2温度(T2)，最好是，约350℃～约450℃。这样一来，能够从形成基本骨架的固化膜12B蒸发致孔剂等获得具有均匀膜质的焙烧膜12C。在形成焙烧膜12C的工序中，通过设定成规定温度的加热板施行约2分钟～约15分钟左右的加热处理。
接下来，将焙烧膜12C的温度从约100℃降低到室温左右的范围后，如图2(b)所示，使推压构件13从焙烧膜12C脱离，其后，将焙烧膜12C的温度最终地降低到室温时，如图2(c)所示，就能够获得表面横跨整面的平坦的焙烧膜12C。
而且，最好是，在推压面施以铁氟龙(登录商标)涂层处理或施以硅耦合材料的表面处理，使推压构件13的推压面具有疏水性。这样一来，由于使推压构件13容易从焙烧膜12C脱离，所以能够形成缺陷更少的焙烧膜12C。
以下，说明有关具有流动性的材料。
作为为了形成有机膜的具有流动性的物质，能够举出以芳基醚为主骨架的芳羟聚合物，具体的，能够举出FLARE及GX-3(Honeywell公司制)及SiLK(Dow Chemical公司制)等。
作为为了形成无机膜的具有流动性的物质，能够举出HSQ(Hydrogensilsquioxane)或有机SOG，例如能够举出烷基硅氧烷聚合物，作为HSQ的具体例，能够举出Fox(Dow Corning公司制)，作为有机SOG的具体例，能够举出HSG-RZ25(日立化成公司制)。
作为为了形成有机无机复合膜的具有流动性的物质，能够举出硅氧烷骨架中包含甲基等有机基的有机硅氧烷，具体地能够举出HOSP(Hybrid organicsiloxane polymer：Honeywell公司制)。
作为为了形成光硬化性树脂的具有流动性的物质，有PDGI(Poly dimethylglutar imide)，具体地有SAL101(Shipley Far East公司制)。
作为为了形成感光性树脂膜的具有流动性的物质，能够使用光刻技术中使用的一般的掩模材料。
作为为了形成多孔质膜用的具有流动性的物质，能够举出具有空孔的有机材料、无机材料、有机无机复合材料，作为具有空孔的有机材料的具体例，能够举出Porous FLARE(Honeywell公司制)，作为具有空孔的无机材料的具体例，能够举出HSQ(Hydrogen silsquioxane)中具有空孔的XLK(Dow Corning公司制)，作为具有空孔的有机无机复合材料的具体例，能够举出Nanoglass(Honeywell公司制)，LKD-5109(JSR公司制)等。
将使用上述材料形成的流动性膜12A加以固化及焙烧构成的焙烧膜12C作为多层布线的层间绝缘膜使用时，能够获得细密同时具有相对介电常数低于一般的氧化硅膜(相对介电常数约为4左右)的层间绝缘膜，所以能够实现适合施行小于等于100nm的微细加工的半导体器件的膜。特别是，使用多孔质膜作为焙烧膜12C时，能够实现具有小于等于2的极低相对介电常数的层间绝缘膜。
(第二实施例)
以下，参照图1(a)～(d)及图2(a)～(c)，说明第二实施例涉及的半导体器件的制造方法。
第二实施例的基本处理顺序与第一实施例几乎相同，因此以下以和第一实施例不同的地方为中心加以说明。
首先，与第一实施例相同地，在衬底10上形成阶梯层11后，在该阶梯层11形成流动性膜12A后，将推压构件13推压到流动性膜12A使流动性膜12A的表面横跨整面平坦化。
其次，通过在推压构件13推压到流动性膜12A的状态下将流动性膜12A加热到第1温度(T1)，形成表面平坦的固化膜12B。
接下来，使推压构件13从固化膜12B脱离后，通过对固化膜12B加热到比第1温度(T1)高的第2温度(T2)焙烧固化膜12B，形成由焙烧的固化膜12B构成的焙烧膜12C，其后，将焙烧膜12C的温度降低到室温左右，形成具有平坦表面的焙烧膜12C。
第一实施例与第二实施例的差异在于：第一实施例中，在推压构件13的推压面推压到固化膜12B的状态下焙烧，但是在第二实施例中，则使推压构件13的推压面从固化膜12B脱离的状态下焙烧。因此，第二实施例中，在流动性膜12A的固化工序中必须使用加热板加热，但是在固化膜12B的焙烧工序中可以使用加热板或导线加热。
在焙烧工序中对脱气多的固化膜加热的情况下，第二实施例比第一实施例有效。在一般的膜的情况下，由于能够通过预焙烧控制膜中的残留溶剂浓度，所以在焙烧工序中几乎没有脱气现象，但是根据膜的组成，有时在以比较高温加热的焙烧工序中可能发生脱气现象。这种状况下，由于在第一实施例的焙烧工序中，焙烧膜12C的均匀性或稳定性将发生问题，所以最好是使用第二实施例的焙烧工序。特别是，在焙烧膜12C为多孔质膜时，更能够发挥效果。多孔质膜的情况，在固化工序的第1温度(T1)的加热处理中，形成膜的基本构造的大部分，在焙烧工序的第2温度(T2)的加热处理中，能够使为了形成空孔添加的致孔剂蒸发，所以适合使推压构件13的推压面从固化膜12B脱离的状态下焙烧的第二实施例的焙烧工序。当然，即使是多孔质膜，在固化工序中形成膜的基本骨架同时使致孔剂的大部分蒸发的这类的最佳化的膜时，即使使用第一实施例的焙烧工序也能够获得良好的焙烧膜12C。
在第一及第二实施例中，虽然将焙烧工序的加热温度(第2温度)设定成比固化工序的加热温度(第1温度)高，但是使用焙烧膜12C作为半导体器件的绝缘膜时，作为固化工序的加热温度(第1温度)，最好是，约150℃～约300℃，作为焙烧工序的加热温度(第2温度)，最好是，约350℃～约450℃。
接下来，参照图3(a)及(b)，说明现有的半导体器件的制造方法与本发明的半导体器件的制造方法的差异。
如图3(a)所示，现有的半导体器件的制造方法为在将推压构件(模块)压入后，通过膜硬化工序的1次加热工序形成平坦膜；相对地，如图3(b)所示，本发明的半导体器件的制造方法为将推压构件(模块)压入(平坦化工序)后，通过固化工序及焙烧工序的2阶段的加热处理形成平坦的焙烧膜12C。
<第1实施例>
以下，参照图4(a)～(c)，说明作为第一及第二实施例中使用的流动性膜的形成方法的第1旋转涂布法。
首先，如图4(a)所示，在能够旋转的装载台20上通过真空吸附将衬底21保持后，在衬底21上适量地滴下具有流动性的物质23，其后，让装载台20旋转，或如图4(b)所示，在能够旋转的装载台20上通过真空吸附将衬底21保持后，一边使装载台20旋转进一步地让衬底21旋转，一边从滴下喷嘴24供应具有流动性的物质23到衬底21上。
这样一来，如图4(c)所示，在衬底21上形成流动性膜22。
在图4(a)所示的方法或图4(b)所示的方法的任一情形中，通过使具有流动性的物质23的黏性与装载台20的旋转速度最佳化，能够获得具有适合将推压构件13(参照图1(b)或图2(b))的平坦推压面转印在流动性膜22表面的工序的硬度的流动性膜22。
而且，第1实施例适合形成具有较大膜厚的流动性膜22的情况。
<第2实施例>
以下，参照图5(a)及(b)，说明作为第一及第二实施例中使用的流动性膜的形成方法的第2旋转涂布法。
首先，如图5(a)所示，在能够旋转的装载台20上通过真空吸附将具有阶梯的衬底21保持后，一边旋转装载台20进一步地旋转衬底21，一边从喷射嘴25的喷射口在衬底21上以淋浴状或喷雾状供应具有流动性的物质26。
在供应规定量的具有流动性的物质26后，使装载台20仅在规定时间持续旋转时，如图5(b)所示，在衬底21上形成流动性膜22。
第2实施例适合形成具有较小膜厚的流动性膜22的情况。
<第3实施例>
以下，参照图6(a)及(b)，说明作为第一及第二实施例中使用的流动性膜的形成方法的微观喷涂法。
首先，如图6(a)所示，使衬底21向二维垂直座标的二方向其中一方向，例如图6(a)的左右方向移动，同时使滴下喷嘴27向垂直的二方向中其他方向，例如图6(a)的上下方向移动，从滴下喷嘴27将具有流动性的物质28按照规定量供应到衬底21上。也就是，重复进行使衬底21向图6(a)的左方向移动规定量后停止的动作，同时在衬底21停止的期间内，一边使滴下喷嘴27向图6(a)的上方向或下方向移动，一边由滴下喷嘴27将具有流动性的物质28按照规定量供应到衬底21上。
这样一来，如图6(b)所示，在衬底21上形成流动性膜22。
根据第3实施例，通过调整由滴下喷嘴27供应的具有流动性的物质28的量与滴下喷嘴27的移动速度，能够控制流动性膜22的膜厚从小到大。
而且，通过调整由滴下喷嘴27供应的具有流动性的物质28的黏度，能够改变流动性膜22的流动性的程度。
而且，通过调整滴下喷嘴27的数目，能够控制处理速度。
<第4实施例>
以下，参照图7(a)及(b)，说明作为第一及第二实施例中使用的流动性膜的形成方法的旋转滚筒法。
首先，如图7(a)及(b)所示，在使具有流动性的物质30均匀地附着在旋转滚筒29的圆周面下，使旋转滚筒29沿着衬底21的表面旋转移动。
这样一来，使具有流动性的物质30转附到衬底21的表面，所以如图7(b)所示，在衬底21上形成流动性膜22。
根据第4实施例，通过调整旋转滚筒29与衬底21的间隔及将旋转滚筒29推压到衬底21的力，能够控制流动性膜22的厚度。
而且，第4实施例适合具有流动性的物质30为黏性高的液状或胶状的情况。
(第三实施例)
以下，参照图8(a)～(c)及图9(a)～(c)，说明第三实施例的半导体器件的制造方法。
第三实施例为选择地除去根据第一或第二实施例获得的流动性膜的周缘部的方法，第1方法为一边使形成流动性膜的衬底旋转，一边在流动性膜的周缘部供应使流动性膜溶解的溶液除去周缘部；第2方法为对流动性膜的周缘部照射光使该周缘部性质改变后除去性质改变的周缘部。
但是，根据第一或第二实施例，横跨衬底的整面，也就是到衬底的周缘部为止形成流动性膜。但是，有时产生将衬底的周缘部加以机械地保持的必要性。
第三实施例是为了解决这一问题而研究出来的实施例，根据第三实施例，由于选择地除去流动性膜的周缘部，所以机械地保持衬底的周缘部变得容易。
以下，参照图8(a)～(c)，说明选择地除去流动性膜22的周缘部的第1方法。
首先，如图8(a)所示，在能够旋转的装载台20上将形成流动性膜22的衬底21真空吸附后，使装载台20旋转并使流动性膜22旋转，同时从第1喷嘴31在流动性膜22的周缘部供应剥离液33，同时从第2喷嘴32将剥离液34供应到衬底21的周缘部的背面。
这样一来，如图8(b)所示，能够除去流动性膜22的周缘部，同时除去附着在衬底21的背面周缘部的具有流动性的物质。
其次，持续进行装载台20的旋转，另一方面，停止剥离液33、34的供应使流动性膜22干燥。通过以上，如图8(c)所示，能够得到选择地除去周缘部的流动性膜22。
而且，最好是，第1方法为在对流动性膜22的转印工序前进行。
第1方法为一边旋转装载台20进一步地旋转流动性膜22，一边除去其周缘部，所以适合平面形状为圆形或角个数多的多角形的衬底21。
以下，参照图9(a)～(c)，说明选择地除去流动性膜22的周缘部的第2方法。
首先，如图9(a)所示，在能够旋转的装载台20上将形成流动性膜22的衬底21真空吸附后，使装载台20旋转并使流动性膜22旋转，同时从光照射装置35将光36照射在流动性膜22的周缘部，在流动性膜22的周缘部(光照射部)引起光化学反应将该周缘部性质改变。最好是，这一情况的光36为紫外线或波长短于紫外线的光。
其次，如图9(b)所示，使装载台20进一步地使流动性膜22的旋转停止后，横跨流动性膜22的整面供应显像液等溶液37。这样一来，流动性膜22的性质改变的周缘部将溶解于溶液37中，所以能够选择地除去流动性膜22的周缘部。
其次，如图9(c)所示，再一次地使装载台20进一步地使流动性膜22旋转，通过离心力使残留在流动性膜22的溶液37除去到外部。这时，最好是，一边除去溶液37或在除去后，在流动性膜22上供应冲洗(rinse)液除去残留的溶液37。这样一来，就能够获得选择地除去周缘部的流动性膜22。
而且，最好是，第2方法为在对流动性膜22的转印工序前进行。
第2方法为选择地将光36照射在流动性膜22的周缘部，所以不仅能够适用平面形状为圆形或角个数多的多角形的衬底21，也能够适用三角形或四角形等角个数少的多角形的衬底21。
(第四实施例)
以下，参照图10(a)、(b)及图11(a)、(b)，说明第四实施例涉及的半导体器件的制造方法。
第四实施例为使根据第一或第二实施例获得的流动性膜的表面平坦化的理想方法，测量衬底的表面或装载台的表面与推压构件的推压面之间的多个距离，同时推压流动性膜以使这些多个距离相等。
首先，如图10(a)所示，根据第一或第二实施例的方法，在衬底40上隔着阶梯层(省略图示)形成流动性膜42后，使用在平坦的推压面具有多个距离传感器44的推压构件43，使流动性膜42平坦化。而且，最好是，在第四实施例中，使装载台20(参照图4(c)或图5(b))的外形尺寸大于衬底40的外形尺寸。
这一情况，通过多个距离传感器44测量衬底40的表面或装载衬底40的装载台20(参照图4(c)或图5(b))的表面与推压构件43的推压面之间的多个距离，同时使多个距离相等下，通过推压构件43推压流动性膜42使流动性膜42平坦化。也就是，通过多个距离传感器44测量的多个距离的信息被反馈到推压推压构件43的工具，同时推压流动性膜42以使多个距离相等下。而且，反馈控制只要通过计算机进行即可。而且，最好是，测量衬底40的表面或装载衬底40的装载台20(参见图4(c)或图5(b))的表面与推压构件43的推压面之间的多个距离时，通过计测测量部位上每单位面积的静电电容加以进行。这样一来能够简单且确实地测量多个距离。
以下，参照图10(b)，说明测量衬底40的表面与推压构件43的推压面之间的多个距离的方法。
在图10(b)中，a、b、c、...、q为表示距离传感器44的配置位置。最好是，距离传感器44的位置a～q按照推压构件43的机构予以最佳化，只要设定成能够有效测量衬底40的表面或装载衬底40的装载台的表面与流动性膜42的表面之间的距离即可。例如，中央部的传感器位置a～i适合测量衬底40的表面与流动性膜42的表面的距离，周缘部的传感器位置j～q适合测量装载衬底40的装载台的表面与流动性膜42的表面的距离。
因此，能够仅用传感器位置a～i的距离传感器44仅测量衬底40的表面与流动性膜42的表面的距离，也能够仅用传感器位置j～q的距离传感器44仅测量装载衬底40的装载台的表面与流动性膜42的表面的距离，也能够仅用传感器位置a～q的距离传感器44测量衬底40的表面与流动性膜42的表面的距离及装载衬底40的装载台的表面与流动性膜42的表面之间的距离。
而且，能够微调整推压构件44的推压面时，也能够使用传感器位置a～i的距离传感器44调整衬底40的表面与流动性膜42的表面的距离后，使用传感器位置j～q的距离传感器44调整衬底40的表面与流动性膜42的表面的距离。这样一来，能够实现更高精度的平坦化。而且，距离传感器44的数目及位置只要按照要求的平坦性程度最佳化即可。
但是，根据第一实施例，使流动性膜12A的表面到衬底10的表面的距离相等虽然重要但是并不容易。也就是，根据第一实施例，通过将衬底10的表面与推压构件13的推压面预先设定成相等，虽然能够使流动性膜12A的表面到衬底10的表面的距离相等，但是根据这一方法时，必须在每一规定期间，也就是，每使推压构件13的推压面推压到规定数的流动性膜12A时，必须将衬底10的表面与推压构件13的推压面的距离设定成相等。
但是，根据第四实施例，由于能够使流动性膜42的表面到衬底40的表面的距离经常相等，所以能够省略在每规定期间将衬底40的表面与推压构件43的推压面的距离设定成相等的作业。
而且，将衬底40的表面与推压构件43的推压面的距离调整成相等的工序可以在根据推压构件43推压流动性膜42的处理前、途中或处理后。
图11(a)为表示推压构件43的推压面与位于阶梯层41下侧的、到衬底40的表面的距离不相等时的流动性膜42的剖面状态，图11(b)为表示推压构件43的推压面到衬底40的表面的距离相等时的流动性膜42的剖面状态。
由图11(a)与图11(b)的对比中可以得知：在推压构件43的推压面与衬底40的表面的距离保持相等的状态下推压流动性膜42时，能够使流动性膜42与衬底40的表面的距离保持相等的状态下使流动性膜42的表面平坦化。
(第五实施例)
以下，参照图12(a)及(b)，说明第五实施例涉及的半导体器件的制造方法。
第五实施例为通过一边对流动性膜52A照射光一边加热使流动性膜52A固化的方法。
如图12(a)所示，对在衬底50上隔着阶梯层51形成的流动性膜52A，推压由透光的材料例如石英构成的具有平坦推压面的推压构件53的推压面，在使流动性膜52A的表面平坦化的状态下，对流动性膜52A照射光同时加热流动性膜52A。作为照射的光，主要通过光化学反应固化流动性膜52A时，最好是，使用紫外线或波长短于紫外线的光；主要通过热化学反应固化流动性膜52A时，最好是，使用红外线。
这样一来，通过光化学反应或热化学反应固化流动性膜52A，如图12(b)所示，得到固化膜52B。
主要通过光化学反应固化流动性膜52A的方法适合光硬化树脂，例如在光刻技术中使用的光阻之类的感光性树脂等。而且，主要通过热化学反应固化流动性膜52A的方法适合包含通过光照射产生酸或碱基的材料，同时适合由基础树脂为通过酸或碱基固化的化学增幅型材料构成的有机膜或有机无机复合膜、或无机膜等。
(第六实施例)
以下，参照图13(a)～(f)、图14(a)～(d)、图15(a)～(d)及图16(a)～(d)，说明第六实施例涉及的半导体器件的制造方法。
首先，如图13(a)所示，在衬底60上形成层间绝缘膜61后，如图13(b)所示，通过旋转涂布法或化学汽相生成(CVD)法，在层间绝缘膜61上形成光抗蚀膜或有机low-k膜等构成的有机膜62。这时，最好是，事先在有机膜62添加具有对应下一工序使用的光刻的曝光光波长的反射防止效果的材料。这样一来，能够省略在有机膜62下侧形成反射防止膜的工序。
而且，能够使用无机膜或有机无机复合膜取代有机膜62。例如能够使用根据旋转涂布法形成的SOG膜等。特别是，使用通过在约200℃到约300℃的温度下焙烧使交联反应未进行实现未反应状态的SOG膜即可。而且，也能够使用近年来常用来作为low-k膜材料的SOD(Spin-On-Dielectric)膜。
其次，如图13(c)所示，在有机膜62上形成具有布线沟形成用开口部的第1光阻图案63后，对有机膜62以第1光阻图案63作为掩模进行干蚀刻，如图13(d)所示，在有机膜62形成布线沟62a。在这一干蚀刻工序中，能够使用氧气与氮气的混合气体或氮气与氢气的混合气体为主成分的蚀刻气体。
其次，如图13(e)所示，通过溅射法在包含布线沟62a内部的有机膜62上形成阻挡金属层(省略图示)后，例如，通过电镀法在阻挡金属层上沉积由Cu、Ag、Au或Pt等构成的第1金属膜64A。
其次，如图13(f)所示，通过CMP法除去第1金属膜64A中的无用部分，也就是除去露出在有机膜62上的部分，形成由第1金属膜64A构成的埋入布线64B。
其次，如图14(a)所示，通过干蚀刻除去有机膜62，露出埋入布线64B后，例如通过CVD法在埋入布线64B上形成扩散防止膜(省略图示)。而且，对有机膜62的干蚀刻，可以为向异性或向同性的任一。而且，作为扩散防止膜，能够使用Si3N4膜、SiC膜或SiCN膜构成的单层膜或这些膜与SiCO膜的叠层膜。
其次，如图14(b)所示，在形成扩散防止膜的埋入布线64B上，与第一实施例相同地通过旋转涂布法、微观喷涂法或旋转滚筒法等供应液状或胶状的具有流动性的绝缘性物质形成流动性膜65A。作为流动性膜65A的厚度能够适当地加以设定。
作为流动性膜65A，能够使用第一实施例中说明的绝缘膜，也就是，有机膜、无机膜、有机无机复合膜或多孔质膜等。使用这些膜时，能够获得具有比使用一般的氧化硅膜低的相对介电常数的绝缘膜，所以能够实现施行小于等于100nm的微细加工的半导体器件的膜。特别是，使用多孔质膜作为流动性膜65A时，能够实现具有小于等于2的极低相对介电常数的绝缘膜。
其次，如图14(c)所示，使具有平坦的推压面的推压构件66的推压面接触流动性膜65A的表面后，如图14(d)所示，对推压构件66施加压力，使流动性膜65A的表面平坦化。也就是，使流动性膜65A的表面距离到衬底61的表面高度整体相等。
其次，如图15(a)所示，通过将衬底60进一步地将流动性膜65A加热到第1温度(T1)，使绝缘性物质产生热化学反应，使流动性膜65A固化形成具有平坦表面的固化膜65B。而且，作为固化工序，只要选择第一～第四实施例中适合流动性膜65A的性质的方法即可。
其次，如图15(b)所示，与第一及第二实施例相同地，通过将固化膜65B加热到比第1温度(T1)高的第2温度(T2)，形成由焙烧固化膜65B构成的具有平坦表面的焙烧膜65C。其次，将焙烧膜65C的温度从约100℃降低到室温的温度范围后，如图15(c)所示，使推压构件66从焙烧膜65C脱离，同时将焙烧膜65C的温度最终地降低到室温。这样一来，如图15(d)所示，能够获得具有平坦表面的焙烧膜65C。而且，想要使焙烧膜65C的厚度变薄时，对焙烧膜65C施行CMP法或回蚀处理。
其次，如图16(a)所示，在焙烧膜65C上形成具有通孔形成用的开口部的第2光阻图案67，对焙烧膜65C以第2光阻图案67为掩模进行干蚀刻，如图16(b)所示，在焙烧膜65C形成通孔68。而且，在这一干蚀刻工序中，能够使用例如CF4或CHF3等含氟的蚀刻气体。其后，对在埋入布线64B上形成的扩散防止膜(省略图示)进行干蚀刻使埋入布线64B露出。
其次，如图16(c)所示，通过溅射法或CVD法，在包含通孔68内部的焙烧膜65C上横跨整面沉积由Ta或TaN构成的阻挡金属层(省略图示)后，例如通过电镀法在阻挡金属层上沉积例如由铜构成的第2金属膜69A。通过电镀法沉积第2金属膜69A时，最好是，通过溅射法在阻挡金属层上形成种子(种)层后，以该种子层为基本使第2金属膜69A成长。而且，第2金属膜69A能够通过CVD法取代电镀法而沉积，同时能够使用银、金或铂等取代铜。这些金属由于容易通过电镀法沉积且电阻率低，所以是理想的。
其次，通过CMP法除去第2金属膜69A的无用部分，也就是，除去露出在焙烧膜65C上的部分时，即能够获得由第2金属膜69A构成的埋入插塞69B。
根据第六实施例，由于能够形成不具有全域阶梯的焙烧膜65C，所以能够缓和在绝缘膜中的局部的应力集中，所以能够提高多层布线的可靠性。而且，由于能够获得具有平坦表面的焙烧膜65C，通过光刻技术在焙烧膜65C上形成掩模图案时，能够抑制阶梯造成的焦点深度界限的降低。因此，与现有技术相比，能够明显地增大加工容许范围(处理限度)，所以能够制成高精度的半导体器件。
而且，在第六实施例中，焙烧脱气较多的固化膜65B时，使用第二实施例的焙烧工序比使用第一实施例的焙烧工序有效。通常的情况下由于能够通过预焙烧控制流动性膜65A中的残留溶剂浓度，所以在焙烧工序中几乎没有脱气现象，但是根据流动性膜65A的组成，在以较高温加热的焙烧工序中有时出现脱气多的情形。这种状况下，若使用第一实施例的焙烧工序时，由于焙烧膜的均匀性或稳定性发生问题，所以，最好是，使用第二实施例的焙烧工序。
特别是，焙烧膜65C为多孔质膜时，能够发挥第二实施例的焙烧工序效果。多孔质膜的情况，在固化工序的第1温度(T1)的加热工序中，固化膜65B的基本骨架构造已大致形成，在其次的焙烧工序的第2温度(T2)的加热工序中，能够使为了形成空孔添加的致孔剂蒸发，所以适合使推压构件66的推压面从固化膜65B脱离的状态下焙烧的第二实施例的焙烧工序。当然，即使为多孔质膜，在固化工序中若使用形成膜的基本骨架同时使致孔剂的材料蒸发这类的物质材料时，即使使用第一实施例的焙烧工序也能够获得良好的焙烧膜65C。
而且，在第六实施例中，由于使用焙烧膜65C作为半导体器件的绝缘膜，因此，固化工序的加热温度(第1温度)，最好是，约150℃～约300℃，焙烧工序的加热温度(第2温度)，最好是，约350℃～约450℃。
(第七实施例)
以下，参照图17(a)～(f)、图18(a)～(d)、图19(a)～(d)及图20(a)～(d)，说明第七实施例涉及的半导体器件的制造方法。
首先，如图17(a)所示，在衬底70上形成层间绝缘膜71后，如图17(b)所示，通过旋转涂布法或化学汽相生成(CVD)法，在层间绝缘膜71上形成光抗蚀膜或有机low-k膜等构成的有机膜72。
而且，也可以使用无机膜或有机无机复合膜取代有机膜72。例如可以使用以旋转涂布法形成的SOG膜等。特别是，可以使用通过在约200℃到约300℃的温度下焙烧使交联反应未进行实现未反应状态的SOG膜。而且，也可以使用近年来常用来作为low-k膜材料的SOD(Spin-On-Dielectric)膜。
其次，如图17(c)所示，在有机膜72上形成具有通孔形成用开口部的第1光阻图案73后，对有机膜72以第1光阻图案73作为掩模进行干蚀刻如图17(d)所示，在有机膜72形成通孔72a。
其次，如图17(e)所示，通过溅射法在通孔72a内部的有机膜72上形成阻挡金属层(省略图示)后，例如通过电镀法在阻挡金属层上沉积Cu、Ag、Au或Pt等构成的第1金属膜74A。
其次，如图17(f)所示，通过CMP法除去第1金属膜74A中的无用部分，即除去露出在有机膜72上的部分，形成由第1金属膜74A构成的埋入插塞74B。
其次，如图18(a)所示，通过干蚀刻除去有机膜72，使埋入插塞74B露出后，例如通过CVD法在埋入插塞74B上形成扩散防止膜(省略图示)。
其次，如图18(b)所示，在形成扩散防止膜的埋入插塞74B上，与第一实施例相同地，通过旋转涂布法、微观喷涂法或旋转滚筒法等，供应液状或胶状的具有流动性的绝缘性物质形成流动性膜75A。作为流动性膜75A，能够使用第一实施例中说明的绝缘膜，也就是，有机膜、无机膜、有机无机复合膜或多孔质膜等。
其次，如图18(c)所示，使具有平坦的推压面的推压构件76的推压面接触在流动性膜75A的表面后，如图18(d)所示，对推压构件76施加压力，使流动性膜75A的表面平坦化。
其次，如图19(a)所示，将衬底70进一步地将流动性膜75A加热到第1温度(T1)，通过使绝缘性物质产生热化学反应使流动性膜75A固化，形成具有平坦表面的固化膜75B。而且，固化工序，只要选择第一～第四实施例中的任一适合流动性膜75A的性质的方法即可。
其次，如图19(b)所示，与第一及第二实施例相同地，将固化膜75B加热到比第1温度(T1)高的第2温度(T2)，形成焙烧固化膜75B构成的具有平坦表面的焙烧膜75C。其次，将焙烧膜75C的温度从约100℃降低到室温的温度范围后，如图19(c)所示，使推压构件76从焙烧膜75C脱离，同时将焙烧膜75C的温度最终地降低到室温。这样一来，如图19(d)所示，能够获得具有平坦表面的焙烧膜75C。
其次，如图20(a)所示，在焙烧膜75C上形成具有布线沟形成用的开口部的第2光阻图案77，对焙烧膜75C以第2光阻图案77作为掩模进行干蚀刻，如图20(b)所示，在焙烧膜75C形成布线沟78。其后，对形成在埋入插塞74B上的扩散防止膜(省略图示)进行干蚀刻，使埋入插塞74B露出。
其次，如图20(c)所示，通过溅射法或CVD法，在包含布线沟78内部的焙烧膜75C上横跨整面沉积Ta或TaN构成的阻挡金属层(省略图示)后，例如以电镀法在阻挡金属层上沉积例如由铜构成的第2金属膜79A。
其次，通过CMP法除去第2金属膜79A的无用部分，也就是，除去露出在焙烧膜75C上的部分，即能够获得由第2金属膜79A构成的埋入布线79B。
根据第七实施例，由于能够形成不具有全域阶梯的焙烧膜75C，所以能够缓和绝缘膜中局部的应力的集中，提高多层布线的可靠性。而且，由于能够获得具有平坦表面的焙烧膜75C，所以通过光刻技术在焙烧膜75C上形成掩模图案时，能够抑制阶梯造成的焦点深度界限的降低。因此，与现有技术相比，能够显著地增大加工容许范围(处理容限)，制成高精度的半导体器件。
在第七实施例中，由于使用焙烧膜75C作为半导体器件的绝缘膜，因此，固化工序的加热温度(第1温度)，最好是约150℃～约300℃，焙烧工序的加热温度(第2温度)，最好是约350℃～约450℃。
实用性
本发明对半导体器件的制造方法非常有用。

Claims (28)

1.一种半导体器件的制造方法，其特征在于，包括：
在衬底上形成由具有流动性的绝缘性物质形成的流动性膜的工序；
将推压构件的平坦的推压面推压到所述流动性膜使所述流动性膜的表面平坦化的工序；
通过在将所述推压面推压到所述流动性膜的状态下，将所述流动性膜加热到第1温度，使表面平坦化的所述流动性膜固化，形成表面平坦的固化膜的工序；以及
通过将表面平坦的所述固化膜加热到比所述第1温度高的第2温度焙烧所述固化膜，形成表面平坦的焙烧膜的工序。
2.一种半导体器件的制造方法，其特征在于，包括：
在包含形成在衬底上露出的埋入布线的上面的所述衬底上形成由具有流动性的绝缘性物质制成的流动性膜的工序；
将推压构件的平坦的推压面推压到所述流动性膜使所述流动性膜的表面平坦化的工序；
通过将所述推压面推压到所述流动性膜的状态下将所述流动性膜加热到第1温度，使表面平坦化的所述流动性膜固化，形成表面平坦的固化膜的工序；
将表面平坦的所述固化膜加热到比所述第1温度高的第2温度焙烧所述固化膜，形成表面平坦的焙烧膜的工序；以及
在所述焙烧膜形成通孔后，将金属材料埋入所述通孔形成至少与所述埋入布线连通的埋入插塞的工序。
3.一种半导体器件的制造方法，其特征在于，包括：
在包含形成在衬底上露出的埋入插塞的上面的所述衬底上形成由具有流动性的绝缘性物质制成的流动性膜的工序；
将推压构件的平坦推压面推压到所述流动性膜，使所述流动性膜的表面平坦化的工序；
通过在所述推压面推压到所述流动性膜的状态下，将所述流动性膜加热到第1温度，以固化表面平坦化的所述流动性膜，形成表面平坦的固化膜的工序；
将表面平坦的所述固化膜加热到比所述第1温度高的第2温度焙烧所述固化膜，形成表面平坦的焙烧膜的工序；以及
在形成所述焙烧膜的布线沟后，将金属材料埋入所述布线沟，形成至少与所述埋入插塞连通的埋入布线的工序。
4.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述第1温度为约150℃～约300℃。
5.如权利要求1到4中的任一项权利要求所述的半导体器件的制造方法，其中：
所述第2温度为约350℃～约450℃。
6.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述具有流动性的物质为液状或胶状。
7.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成流动性膜的工序，包括：通过在旋转的所述衬底上供应所述具有流动性的绝缘性物质形成所述流动性膜的工序。
8.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成流动性膜的工序，包括：通过在所述衬底上供应所述具有流动性的绝缘性物质后旋转所述衬底，形成所述流动性膜的工序。
9.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成流动性膜的工序，包括：将所述具有流动性的绝缘性物质以淋浴状或喷雾状供应到旋转的所述衬底上，形成所述流动性膜的工序。
10.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成流动性膜的工序，包括：通过一边使具有微小喷射口的喷嘴与所述衬底在平面方向相对移动，一边将具有所述流动性的绝缘性物质从所述喷射口供应到所述衬底上，形成所述流动性膜的工序。
11.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成流动性膜的工序，包括：一边旋转滚筒，一边将附着在滚筒表面的所述具有流动性的绝缘性物质供应到所述衬底上，形成所述流动性膜的工序。
12.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
在所述形成流动性膜的工序与所述使流动性膜的表面平坦化的工序之间，进一步包括：选择地除去所述流动性膜的周缘部的工序。
13.如权利要求12的半导体器件的制造方法，其中：
所述选择地除去流动性膜的周缘部的工序，是通过一边让所述流动性膜旋转，一边将使所述具有流动性的绝缘性物质溶解的溶液，供应到所述流动性膜的周缘部而进行的。
14.如权利要求12的半导体器件的制造方法，其中：
所述选择地除去流动性膜的周缘部的工序，是通过将光照射到所述流动性膜的周缘部使其性质改变后，除去被性质改变的所述周缘部而进行的。
15.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述使流动性膜表面平坦化的工序，包括：测量所述衬底的表面与所述推压面之间的多个距离，同时通过所述推压面推压所述流动性膜而使所述多个距离相等的工序。
16.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述使流动性膜的表面平坦化的工序包括：测量装载所述衬底的装载台的表面与所述推压面之间的多个距离，同时通过所述推压面推压所述流动性膜以使所述的多个距离相等的工序。
17.如权利要求15或16的半导体器件的制造方法，其中：
所述测量多个距离的工序为通过计测测量部位的每单位面积的静电电容加以进行。
18.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述推压构件的推压面具有疏水性。
19.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
具有所述流动性的绝缘性物质为光硬化性树脂，
形成所述固化膜的工序包括：将光照射在所述流动性膜的工序。
20.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述具有流动性的绝缘性物质为有机材料、无机材料、有机无机复合材料、光硬化性树脂或感光性树脂。
21.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
形成所述焙烧膜的工序包括：在将所述推压面推压到所述固化膜的状态下将所述固化膜加热到所述第2温度的工序。
22.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述形成焙烧膜的工序包括：在使所述推压面从所述固化膜脱离的状态下将所述固化膜加热到所述第2温度。
23.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述焙烧膜为多孔质膜。
24.如权利要求1到3中的任一项权利要求所述的半导体器件的制造方法，其中：
所述焙烧膜的相对介电常数为约小于等于4。
25.如权利要求2的半导体器件的制造方法，其中：
在所述形成流动性膜的工序前进一步包括：通过在所述衬底上形成的有机膜中形成埋入布线后除去所述有机膜，形成形成在所述衬底上露出的所述埋入布线的工序。
26.如权利要求3的半导体器件的制造方法，其中：
在所述形成流动性膜的工序前进一步包括：通过在所述衬底上形成的有机膜中形成埋入插塞后，除去所述有机膜，形成形成在所述衬底上露出的所述埋入插塞的工序。
27.如权利要求25或26的半导体器件的制造方法，其中：
在所述形成埋入布线或所述埋入插塞的工序中除去所述有机膜，是通过湿蚀刻进行。
28.如权利要求25或26的半导体器件的制造方法，其中：
在所述形成埋入布线或所述埋入插塞的工序中除去所述有机膜，是通过干蚀刻进行。
CNA2004800005828A 2003-06-20 2004-06-14 半导体器件的制造方法 Pending CN1698187A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003175882 2003-06-20
JP175882/2003 2003-06-20

Publications (1)

Publication Number Publication Date
CN1698187A true CN1698187A (zh) 2005-11-16

Family

ID=33534878

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800005828A Pending CN1698187A (zh) 2003-06-20 2004-06-14 半导体器件的制造方法

Country Status (6)

Country Link
EP (1) EP1553620A1 (zh)
JP (1) JPWO2004114388A1 (zh)
KR (1) KR20060017575A (zh)
CN (1) CN1698187A (zh)
TW (1) TW200504928A (zh)
WO (1) WO2004114388A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546011A (zh) * 2018-11-14 2019-03-29 京东方科技集团股份有限公司 膜层的制作方法、显示基板及其制作方法与设备
CN110609447A (zh) * 2018-06-15 2019-12-24 东京毅力科创株式会社 涂布膜形成方法和涂布膜形成装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090071837A1 (en) * 2005-11-18 2009-03-19 Mikael Fredenberg Master electrode and method of forming it
JP2008300414A (ja) * 2007-05-29 2008-12-11 Dainippon Screen Mfg Co Ltd 薄膜形成装置および薄膜形成方法
JP7089375B2 (ja) * 2018-02-19 2022-06-22 キヤノン株式会社 平坦化装置
JP7191606B2 (ja) * 2018-09-14 2022-12-19 キヤノン株式会社 型を用いて基板上の組成物を成形する成形装置、成形方法、及び、物品製造方法
JP7299685B2 (ja) * 2018-10-11 2023-06-28 キヤノン株式会社 膜形成装置、膜形成方法および物品製造方法
US11018018B2 (en) * 2018-12-05 2021-05-25 Canon Kabushiki Kaisha Superstrate and methods of using the same
JP7267783B2 (ja) * 2019-03-07 2023-05-02 キヤノン株式会社 平坦化装置、平坦化方法及び物品の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679610A (en) * 1994-12-15 1997-10-21 Kabushiki Kaisha Toshiba Method of planarizing a semiconductor workpiece surface
JP2002124513A (ja) * 2000-10-13 2002-04-26 Fujitsu Ltd 基板の平坦化方法、半導体装置及びその製造方法
JP3927768B2 (ja) * 2000-11-17 2007-06-13 松下電器産業株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110609447A (zh) * 2018-06-15 2019-12-24 东京毅力科创株式会社 涂布膜形成方法和涂布膜形成装置
CN110609447B (zh) * 2018-06-15 2023-11-03 东京毅力科创株式会社 涂布膜形成方法和涂布膜形成装置
CN109546011A (zh) * 2018-11-14 2019-03-29 京东方科技集团股份有限公司 膜层的制作方法、显示基板及其制作方法与设备
CN109546011B (zh) * 2018-11-14 2021-04-23 京东方科技集团股份有限公司 膜层的制作方法、显示基板及其制作方法与设备

Also Published As

Publication number Publication date
JPWO2004114388A1 (ja) 2006-08-03
KR20060017575A (ko) 2006-02-24
TW200504928A (en) 2005-02-01
WO2004114388A1 (ja) 2004-12-29
EP1553620A1 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
CN1698181A (zh) 图案形成方法及半导体器件的制造方法
CN1210771C (zh) 半导体装置的制造方法
CN1282902C (zh) 光刻胶图案增厚材料、光刻胶图案及其形成工艺，半导体器件及其制造工艺
US20200395230A1 (en) Substrate cleaning method, substrate cleaning system, and memory medium
JP5545600B2 (ja) 仮接着材組成物、及び薄型ウエハの製造方法
CN1288723C (zh) 图案形成方法
US9653335B2 (en) Wafer processing laminate, wafer processing member, temporary bonding arrangement, and thin wafer manufacturing method
CN101090067B (zh) 半导体装置的制造方法
CN1294636C (zh) 基板台及其制造方法以及等离子体处理装置
TWI337616B (zh)
CN1735945A (zh) 气体层形成材料
CN101060095A (zh) 形成受控的空隙的材料和方法
CN1860414A (zh) 正型感光性树脂组合物、图案的制造方法及电子部件
JP2005508089A (ja) 硬化中に揮発性副産物または残留物を発生しない接触平坦化物質
CN1698182A (zh) 半导体器件的制造方法
CN1822326A (zh) 基板的处理方法、电子器件的制造方法和程序
CN1839468A (zh) 使用甲硅烷基化剂修复低k介电材料的损伤
CN101031181A (zh) 现场基板处理的方法和装置
CN1453823A (zh) 图案形成方法和半导体器件的制造方法
CN1493087A (zh) 消去光刻胶与osg之间的反应的方法
CN1797216A (zh) 蚀刻方法及使用该方法的接触孔的形成方法
CN1645562A (zh) 调准方法、半导体装置的制造方法、半导体装置用基板、电子设备
CN1698187A (zh) 半导体器件的制造方法
KR102514100B1 (ko) 스핀-온 하드마스크 재료
JP6627255B2 (ja) 仮固定用樹脂組成物、仮固定用樹脂フィルム及び仮固定用樹脂フィルムシート

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication