CN1694239A - 形成覆盖层于含铜金属内连线上的方法及多层半导体装置 - Google Patents

形成覆盖层于含铜金属内连线上的方法及多层半导体装置 Download PDF

Info

Publication number
CN1694239A
CN1694239A CN200510008428.1A CN200510008428A CN1694239A CN 1694239 A CN1694239 A CN 1694239A CN 200510008428 A CN200510008428 A CN 200510008428A CN 1694239 A CN1694239 A CN 1694239A
Authority
CN
China
Prior art keywords
copper
cover layer
containing metal
layer
metal interconnector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200510008428.1A
Other languages
English (en)
Inventor
林耕竹
包天一
章勋明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1694239A publication Critical patent/CN1694239A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭示一种形成覆盖层于含铜金属内连线上的方法及多层半导体装置，所述形成覆盖层于含铜金属内连线上的方法，该方法包括下列步骤：提供半导体基板，包括具有含铜金属内连线的介电绝缘层，其中介电绝缘层以及含铜金属内连线具有一露出的表面；形成第一覆盖层于该露出的表面上；于第一覆盖层上进行处理以增加覆盖层以及介电绝缘层的层间附着力。以及，形成第二覆盖层于第一覆盖层上。本发明可降低金属线间的漏电流，以及增加依时介电层崩溃测试以及改善铜电子迁移阻抗。

Description

形成覆盖层于含铜金属内连线上的方法及多层半导体装置
技术领域
本发明是有关于一种形成半导体装置的集成电路其中包括铜金属内连线，特别是有关多层半导体装置及其形成方法，其包括形成铜金属内连线以及一覆盖层以改善与下方介电层的黏着性，借以降低金属线间的漏电流，以及增加依时介电层崩溃测试(timedependent dielectric breakdown，TDDB)以及改善铜电子迁移阻抗。
背景技术
铜金属化已被广泛地用于改良半导体集成电路的制作，包括利用具有深次微米(sub-quarter)线宽与高深宽比的半导体结构以及较大的结构(例如：连结焊垫)。铜金属及其合金具有较其它金属(例如：铝金属)低的电阻以及较佳的电子迁移阻抗。而该些特性对于达成装置可靠度、提高电流密度以及增加信号程序化速度十分重要。虽然借此可克服有关形成铜金属半导体结构的制程上的几点困难，但仍存在有其它问题特别是关于铜金属内连线的金属线间的漏电流区域、铜金属透过低介电值的介电绝缘层的电子迁移的趋势增加，以及低介电值的介电绝缘层的介电崩溃。
铜易形成氧化物(例如：氧化铜或二氧化铜)的倾向是影响铜金属化的一大问题，而氧化程度则视铜金属所暴露的氧化环境(包括：潮湿环境)而定。根据已知技术制程，后续进行铜的化学机械研磨步骤，而该露出的铜金属则利用沉积一覆盖层于其上以保护之，而该覆盖层亦作为蚀刻停止层以形成一覆盖于其上表面的铜金属内连线。例如为形成该装置的下一表面，一般会于化学机械研磨步骤后沉积一金属氮化层于露出的铜金属上以作为蚀刻停止层，来形成包含有介层孔或双镶嵌结构于介电绝缘层中的金属内连线结构。该覆盖的蚀刻停止层亦具有避免铜进一步氧化以减少铜电子迁移的功能。
由于某些原因，因此避免铜电子迁移以及避免交叉内连线漏电流的两项目的仍未被完全解决，该原因例如：以多孔二氧化硅为主的低介电常数介电绝缘层具有不易有效黏着上层(例如：蚀刻停止层)的内连线结构，因而使集成电路双镶嵌结构(例如：铜金属内连线)的漏电流以及铜离子电子迁移有增加的倾向。一般相信，依时介电层崩溃(time dependent dielectric breakdown，TDDB)是由于所累积的电荷造成沿附着力差的材料界面产生低漏电流，例如覆盖于上层的蚀刻停止层对下层的层间金属介电层不良的附着力。承上述可知，半导体装置的电子功效以及装置可靠度的关系是依存而无法兼顾的。
因此，业界亟需新的半导体集成电路制作方法以改善金属内连线结构的电子功效，包括改善上层覆盖层附着力的方法。
发明内容
本发明的目的在于提供一种形成铜金属内连线覆盖层以改善金属内连线结构的电子功效的方法，其中包括改善附着力的方法，此外更包括克服其它已知技术的缺点。
为达上述及其它目的以及为符合本发明的目的，本发明提供一种多层半导体装置，包括具有改良式层间黏着的铜金属内连线及其方法。
本发明提供一种形成覆盖层于含铜金属内连线上的方法，该方法包括：提供半导体基板，包括具有多个含铜金属内连线的介电绝缘层，其中介电绝缘层以及含铜金属内连线具有一露出的表面；形成第一覆盖层于该露出的表面上；于第一覆盖层上进行表面处理以增加覆盖层以及介电绝缘层的层间附着力。以及，形成第二覆盖层于第一覆盖层上。
本发明还提供一种形成覆盖层于含铜金属内连线上的方法，所述方法包括下列步骤：提供一半导体基板，包括一具有含铜金属内连线的介电绝缘层，其中该介电绝缘层以及该含铜金属内连线具有一露出的表面；形成第一覆盖层于该露出的表面上；于该第一覆盖层上进行处理以增加该覆盖层以及该介电绝缘层的层间附着力；以及形成第二覆盖层于该第一覆盖层上。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该第一覆盖层是一黏着层。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该处理包括一能量源，其是择自由等离子以及电子束所组成的族群。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该处理增加至少部分该第一覆盖层的每单位体积硅-氧键数。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该第一覆盖层以及该第二覆盖层是择自由二氧化硅、氮化硅、氮氧化硅、碳化硅以及碳氧化硅所组成的族群。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该第一、第二覆盖层具有相同的原子成分。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该处理主要包括一含氢气的等离子处理。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该含氢气的等离子处理的压力大体为0.5～10托(Torr)。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该含氢气的等离子处理的主要等离子源气体组成是择自由氢气、氨气、氦气、氮气以及氩气所组成的族群。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该处理包括一电子束处理，而该电子束的加速电压大体为100～8000电子伏特。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该处理步骤是在温度大体为100～400摄氏度下进行。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该第一覆盖层的厚度大体为10～500，该第二覆盖层的厚度大体为300～1000。
本发明所述的形成覆盖层于含铜金属内连线上的方法，该介电绝缘层是由有机硅烷以及有机硅氧烷前驱物之一形成，且该介电常数小于4.0。
本发明另提供一种多层半导体装置，所述多层半导体装置包括：一介电绝缘层于一半导体基板上，该介电绝缘层具有一上改良表面部分以及一较低部分，该上改良表面部分的每一单位体积具有比该覆盖层更多的硅氧键；一含铜金属内连线于该介电绝缘层中；以及一覆盖层于该含铜金属内连线以及该上改良表面部分上。
本发明所述的多层半导体装置，更包括一黏着层于该介电绝缘层上。
本发明所述的多层半导体装置，该上改良表面部分的每一单位体积具有比该较低部分更多的硅氧键。
本发明所述的多层半导体装置，该上改良表面部分是择自由二氧化硅、氮化硅、氮氧化硅、碳化硅，以及碳氧化硅所组成的族群。
本发明所述的多层半导体装置，该上改良表面部分以及覆盖层具有相同的原子成分。
本发明所述的多层半导体装置，该上改良表面部分的厚度大体为10～500，而该覆盖层的厚度大体为50～1000。
本发明所述的多层半导体装置，该介电绝缘层是由有机硅烷以及有机硅氧烷前驱物之一形成，且该介电常数小于4.0。
本发明可降低金属线间的漏电流，以及增加依时介电层崩溃测试以及改善铜电子迁移阻抗。
附图说明
图1A～1E是绘示出根据本发明多层半导体装置的各阶段步骤实施例的剖面图；
图2是绘示出根据本发明实施例于提供电场于具有铜内线的集成电路与已知技术对照的Weibull分布的失败率对依时介电层崩溃测试；
图3是绘示出本发明实施例的制作流程图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
虽然本发明方法是以形成铜金属内连线结构(例如：沟槽线或介层孔)为例，然而此方法亦可广泛地应用于形成铜双镶嵌结构以及较厚与较宽的结构(例如：连接焊垫以及金属线沟槽)。本发明方法特别有利于形成铜双镶嵌结构，例如线宽/尺寸小于约0.25微米的介层孔以及沟槽线，而较佳为小于0.13微米。此外，该方法以使用以二氧化硅为主的低介电绝缘层结构较佳，该结构具有一内连线多孔结构且其介电常数小于3.0甚至包括小于2.5，例如2.2～3.0。由此可知本发明方法适用于形成其它具有铜表面露出的结构，而该铜表面会接着沉积上一氮化或碳化层。此外，在此所指的“铜”是指铜金属及其合金。
请参照图1A～1E，其是显示本发明一实施例的部分多层半导体装置的铜内连线制作各步骤的剖面图。
请参照图1A，利用已知的传统微电子集成电路制作步骤形成一金属层间介电层(IMD)10，接着沉积第一蚀刻停止层12于介电绝缘层10上，而蚀刻停止层12可为例如：氮化硅(如：SiN，Si3N4)、氮氧化硅(如：SiON)、碳化硅(如：SiC)或碳氧化硅(如：SiOC)，而以利用传统化学气相沉积制程所形成的300～700的氮化硅或碳化硅层较佳，该沉积制程，例如包括：低压化学气相沉积制程(LPCVD)、等离子增进化学气相沉积制程(PECVD)或高密度等离子气相沉积制程(HDP-CVD)。而在此所使用的形成蚀刻停止层12方式可同样推及至后续的蚀刻停止(覆盖)层24形成，而蚀刻停止(覆盖)层24包括形成于其下方的黏着层22。其中，介电层10包括一铜金属填充导电区，例如一介层孔(未显示)以电性连接半导体装置中的多层内连线。
同样请参照第1A，形成一介电绝缘(例如：层间介电层)层14于蚀刻停止层12上，其中较佳实施例结构的介电绝缘层包括以二氧化硅为主的低介电常数材料，其中又以掺杂碳或有机硅烷玻璃(OSG)较佳。层间介电层14的较佳介电常数低于3.0，而以低于2.5较佳。在此所使用的层间介电层其孔洞体积部分约占该介电绝缘层的整体体积的20～60％。介电绝缘层在不同厚度区域的介电常数有可能会不一样。在此形成层间介电层14可利用已知方式，例如：使用有机硅烷及/或有机硅氧烷经等离子增进化学气相沉积制程来形成。
此外，形成相同于蚀刻停止层12的第二蚀刻停止层(未显示)于第一层间介电层(例如：14)上(未显示)，以形成第一层介电层(例如：14)的相同方式沉积第二层间介电层(未显示)，其中形成沟槽线开口于一或多个介层孔开口上，以利用已知步骤形成双镶嵌结构。于典型的铜镶嵌制作实施例中，层间介电层14的厚度约为3000～8000。
同样请参照图1A，于层间介电层14上形成一定厚度的底部抗反射覆盖(BRAC)层16(例如：氮氧化硅层)。其厚度应符合后续微影曝光制程奇数倍的四分之一波长来减少层间介电层14表面的光反射。
请参照图1B，借由传统微影图案化以及反应性离子蚀刻(RIE)制程形成内连线(例如：沟槽)开口18A、18B。其中内连线开口18A、18B可与其下层的导电区，例如介层孔或沟槽(未显示)形成连接。接着利用全面性沉积制程(例如：物理气相沉积及/或化学气相沉积制程)形成阻障层20以连接内连线开口18A、18B，而较佳阻障层包括至少一阻障金属层、氮化阻障金属层或金属硅化氮化阻障金属层，例如：钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)、钛/氮化钛(Ti/TiN)、钽/氮化钽(Ta/TaN)、氮化硅钛(TiSiN)以及钽化硅钛(TaSiN)，而较佳为氮化钽(TaN)。此外典型的阻障层20厚度约100～300。
请参照图1C，进行传统电化学沉积(ECD)制程以全面性地沉积铜金属层来填充该内连线开口，例如：18A、18B，接着平坦化内连线填充铜18C、18D。其中沉积铜金属层会于进行电化学沉积制程前先以传统制程(例如：物理气相沉积制程)沉积一铜晶种层(未显示)。接着利用传统化学机械研磨制程(CMP)移除内连线开口表面上方的铜金属部分，其中包括移除阻障层(例如：20)以及底部抗反射层16以露出层间介电层14。接着该露出的层间介电层可选择性地进行氧化物抛光步骤，此乃化学机械研磨制程的一部分。
请参照图1D，全面性地沉积一厚度约50～500的黏着层22于制程表面上，该表面包括铜内连线18C、18D以及层间介电层14的表面。黏着层22可为与后续沉积于其上的覆盖(蚀刻停止)层24相同或不同材料，例如，包括：氧化硅、氮化硅(例如：SiN)、氮氧化硅(例如：SiON)、碳化硅(例如：SiC)或碳氧化硅(例如：SiOC)，并以化学气相沉积制程(例如：等离子增进化学气相沉积或低压化学气相沉积)沉积而成。例如黏着层22以氧化硅形成，则较佳的黏着层是以有机硅烷或有机硅氧烷前驱物等低介电常数氧化硅为主的材料形成，例如该黏着层材料可与层间介电层14相同并以旋涂步骤沉积，然而较佳的沉积方式是化学气相沉积，例如：等离子增进化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)。
接着以等离子及/或电子束处理黏着层22，此乃本发明的重点部分。于一实施例中，进行一含氢气等离子源气体的等离子处理，其可为不含氧气的等离子源气体，例如：氢气、氨气或两者的混合，其中又以氢气较佳。于另一实施例中，等离子源气体主要是由包含等离子气体源的氦气或含氢气的氦气所组成以促进等离子形成。典型的等离子处理条件包括压力约0.5～10托，具有无线电频率或直流偏压约0～900瓦的等离子功率50～200瓦。该等离子源气体的较佳气体供应流速约100～2500sccm。而该等离子处理的较佳制程时间约100秒。
该等离子处理步骤以在传统等离子增进化学气相沉积或高密度等离子化学气相沉积装备(反应腔)中进行为较佳，而较佳为具有一去偶合偏压源以调整晶圆的偏压功率，包括提供零偏压功率。然而，该等离子处理步骤亦可于任意干等离子反应腔中进行，其中包括一桶式等离子蚀刻、平行板式反应器、下流式反应器(downstream etcher)以及高密度等离子反应器包括电子粒子回旋加速共振反应器以及磁电管反应器。该等离子处理的压力与所使用的反应器非常有关，而较佳是于1～10托下的等离子增进化学气相沉积反应器中进行，其中又以2～8托尤佳。该黏着层的等离子处理会于0～400℃下进行，而以325～375℃下尤佳。
于另一实施中，是以电子束(E-beam)处理黏着层22，例如将电子束通过一光栅，以控制电子束接触最上面的黏着层，其中该晶圆具有含电子束的顶层黏着层。较佳的电子束以加速电压至1000～8000电子伏特提供，而其加速方式是利用于制程表面的电子流产生每平方公分约50～500微库仑的电荷。
请参照图1E，接着沉积并处理黏着(第一覆盖)层22，并于其上沉积厚度约300～1000的第二覆盖层24(例如：蚀刻停止层)。其中较佳的覆盖层24是以氧化硅、氮化硅(例如：SiN)、氮氧化硅(例如：SiON)、碳化硅(例如：SiC)、碳氧化硅(例如：SiOC)形成，其亦可利用与黏着层22相同或不同的材料并利用化学气相沉积步骤(例如：等离子增进化学气相沉积或低压化学气相沉积)形成。
本发明的优点在于发现利用等离子处理或电子束处理以形成并处理黏着层22可用以改善黏着层对下层的层间介电层14以及露出的铜金属内连线的附着力，此外另可改善上层覆盖层24对黏着层22的附着力。此乃由于等离子处理或电子束处理过程中将硅烷的硅-碳键断键形成硅-氧键来增加该黏着层的每单位体积硅氧键数，借此以改善层间(例如：黏着层/层间介电层)结合附着力，而该硅烷的硅-碳键的来源包括：形成层间介电层14中由有机硅烷或有机硅烷前驱物所剩余的有机取代基(例如：硅烷的硅-碳键)，或黏着层中剩余的有机取代基的硅烷的硅-碳键。例如至少部分或完整的黏着处理层22具有比未处理的黏着层、其上层的覆盖层或其下层的层间介电层多的硅氧键。
例如，黏着层22在进行等离子处理或电子束处理后，可与其下层的层间介电层14及/或与后续沉积于其上层的覆盖层24形成强的结合。根据较佳实施例进行等离子或电子束处理以避免露出的铜内连线的损害，包括减少铜金属表面氧化以及增加黏着层对层间介电层的结合强度，其可借由量测层间介电层/黏着层界面的XPS硅氧键结能量得证。此外，金属线间的漏电流已显示降低(例如：铜金属内连线18C、18D间)而依时介电层崩溃测试(timedependent dielectric breakdown，TDDB)的失败率亦较已知形成覆盖(蚀刻停止)层的制作步骤降低。
例如，代表漏电流贡献的量测数据，一般是量测形成于介电绝缘层的铜内连线的电流电压，根据较佳实施例形成部分的多层半导体装置已显示，无论是何种形式的黏着层以及覆盖层的结合皆可减低金属线间的漏电流约1～3数量级。
请参照图2，以Weibull分布侧图显示层间介电层的依时介电层崩溃测试(TDDB)代表数据，其中是比对根据本发明实施例形成的具有覆盖层的铜金属内连线的层间介电层以及根据较佳实施例形成不具有层间黏着层处理的覆盖层。该垂直轴是累积失败百分比(cumulative failure percent)而水平轴是依时介电层崩溃测试，此图具有以D代表的不连续部分，借以将大幅改善的结果显示于同一张图上。该典型的条件包括温度约125℃以及提供电场2MV/cm。其中线条A1、A2以及A3代表根据已知的技术方法形成的具覆盖层的层间介电层的失败率，而线条B1、B2以及B3同样代表覆盖层其是根据本发明较佳实施例形成，更包括第一形成的黏着层及其等离子或电子束处理。由此图可知根据较佳实施例，当该形成的覆盖层具有处理的黏着层时，该依时介电层崩溃测试的结果改善了数个数量级。
请参照图3，其是显示本发明实施例的制作流程图。于制程301中，提供一具有顶层层间介电层的制程晶圆，该层间介电层具有表面露出的铜金属内连线。于制程303中，根据较佳实施例形成黏着层(覆盖层的第一部分)于层间介电层以及铜金属内连线上。于制程305中，根据较佳实施例利用等离子或电子束处理之一来处理黏着层。于制程307中，根据较佳实例沉积覆盖层的剩余部分。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10～介电层
12～蚀刻停止层
14～层间介电层
16～反射层
18A～内连线开口
18B～内连线开口
18C～铜内连线
18D～铜内连线
20～阻障层
22～黏着层
24～覆盖层
A1～线条
A2～线条
A3～线条
B1～线条
B2～线条
B3～线条
D～不连续部分
301～提供一具有层间介电层的制程晶圆，该层间介电层具有表面露出的铜金属内连线
303～形成覆盖层的黏着部分
305～以等离子或电子束处理黏着层
307～形成覆盖层的剩余部分

Claims (20)

1、一种形成覆盖层于含铜金属内连线上的方法，其特征在于所述形成覆盖层于含铜金属内连线上的方法包括下列步骤：
提供一半导体基板，包括一具有含铜金属内连线的介电绝缘层，其中该介电绝缘层以及该含铜金属内连线具有一露出的表面；
形成第一覆盖层于该露出的表面上；
于该第一覆盖层上进行处理以增加该覆盖层以及该介电绝缘层的层间附着力；以及
形成第二覆盖层于该第一覆盖层上。
2、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该第一覆盖层是一黏着层。
3、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该处理包括一能量源，其是择自由等离子以及电子束所组成的族群。
4、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该处理增加至少部分该第一覆盖层的每单位体积硅-氧键数。
5、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该第一覆盖层以及该第二覆盖层是择自由二氧化硅、氮化硅、氮氧化硅、碳化硅以及碳氧化硅所组成的族群。
6、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该第一、第二覆盖层具有相同的原子成分。
7、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该处理主要包括一含氢气的等离子处理。
8、根据权利要求7所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该含氢气的等离子处理的压力为0.5～10托。
9、根据权利要求8所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该含氢气的等离子处理的主要等离子源气体组成是择自由氢气、氨气、氦气、氮气以及氩气所组成的族群。
10、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该处理包括一电子束处理，而该电子束的加速电压为100～8000电子伏特。
11、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该处理步骤是在温度为100～400摄氏度下进行。
12、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该第一覆盖层的厚度为10～500，该第二覆盖层的厚度为300～1000。
13、根据权利要求1所述的形成覆盖层于含铜金属内连线上的方法，其特征在于：该介电绝缘层是由有机硅烷以及有机硅氧烷前驱物之一形成，且该介电常数小于4.0。
14、一种多层半导体装置，其特征在于所述多层半导体装置包括：
一介电绝缘层于一半导体基板上，该介电绝缘层具有一上改良表面部分以及一较低部分，该上改良表面部分的每一单位体积具有比该覆盖层更多的硅氧键；
一含铜金属内连线于该介电绝缘层中；以及
一覆盖层于该含铜金属内连线以及该上改良表面部分上。
15、根据权利要求14所述的多层半导体装置，其特征在于：更包括一黏着层于该介电绝缘层上。
16、根据权利要求14所述的多层半导体装置，其特征在于：该上改良表面部分的每一单位体积具有比该较低部分更多的硅氧键。
17、根据权利要求14所述的多层半导体装置，其特征在于：该上改良表面部分是择自由二氧化硅、氮化硅、氮氧化硅、碳化硅，以及碳氧化硅所组成的族群。
18、根据权利要求14所述的多层半导体装置，其特征在于：该上改良表面部分以及覆盖层具有相同的原子成分。
19、根据权利要求14所述的多层半导体装置，其特征在于：该上改良表面部分的厚度为10～500，而该覆盖层的厚度为50～1000。
20、根据权利要求14所述的多层半导体装置，其特征在于：该介电绝缘层是由有机硅烷以及有机硅氧烷前驱物之一形成，且该介电常数小于4.0。
CN200510008428.1A 2004-04-30 2005-02-18 形成覆盖层于含铜金属内连线上的方法及多层半导体装置 Pending CN1694239A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/836,297 US7223692B2 (en) 2004-04-30 2004-04-30 Multi-level semiconductor device with capping layer for improved adhesion
US10/836,297 2004-04-30

Publications (1)

Publication Number Publication Date
CN1694239A true CN1694239A (zh) 2005-11-09

Family

ID=35186221

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200510008428.1A Pending CN1694239A (zh) 2004-04-30 2005-02-18 形成覆盖层于含铜金属内连线上的方法及多层半导体装置
CN200520002267.0U Expired - Lifetime CN2772027Y (zh) 2004-04-30 2005-02-18 多层半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200520002267.0U Expired - Lifetime CN2772027Y (zh) 2004-04-30 2005-02-18 多层半导体装置

Country Status (3)

Country Link
US (1) US7223692B2 (zh)
CN (2) CN1694239A (zh)
TW (1) TWI260738B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435983A (zh) * 2018-08-16 2021-03-02 联华电子股份有限公司 金属内连线结构及其制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176119B2 (en) 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
KR100640955B1 (ko) * 2004-12-29 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그 형성방법
KR100632115B1 (ko) * 2004-12-29 2006-10-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7691736B2 (en) * 2006-02-10 2010-04-06 Infineon Technologies Ag Minimizing low-k dielectric damage during plasma processing
JP2007311560A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置
TWI381484B (zh) * 2008-12-17 2013-01-01 Univ Ishou An integrated circuit manufacturing method for an isolation layer with metal ion migration
US8039920B1 (en) * 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
CN103972081B (zh) * 2014-05-20 2017-06-23 上海华力微电子有限公司 一种内介电层的制备方法
US20160017487A1 (en) * 2014-07-15 2016-01-21 Applied Materials, Inc. Integrated pre-clean and deposition of low-damage layers
US9735028B2 (en) 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
US10381307B1 (en) 2018-05-14 2019-08-13 Nanya Technology Corporation Method of forming barrier layer over via, and via structure formed thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435983A (zh) * 2018-08-16 2021-03-02 联华电子股份有限公司 金属内连线结构及其制作方法
CN112435983B (zh) * 2018-08-16 2023-12-19 联华电子股份有限公司 金属内连线结构及其制作方法

Also Published As

Publication number Publication date
CN2772027Y (zh) 2006-04-12
US7223692B2 (en) 2007-05-29
US20050242430A1 (en) 2005-11-03
TW200536050A (en) 2005-11-01
TWI260738B (en) 2006-08-21

Similar Documents

Publication Publication Date Title
CN2772027Y (zh) 多层半导体装置
US8158521B2 (en) Two step post-deposition treatment of ILD layer for a lower dielectric constant and improved mechanical properties
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
CN1293622C (zh) 半导体器件及其制造方法
CN102222641B (zh) 形成铜内连线结构的金属氧化障壁层的方法
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
US8278763B2 (en) Semiconductor device
US7910476B2 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
EP1172845A2 (en) Method for treating dielectric layers with low dielectric constant to reduce oxygen diffusion
TW200536051A (en) Reliability improvement of sioc etch stop with trimethylsilane gas passivation in cu damascene interconnects
CN1783478A (zh) 改善电子迁移的半导体元件与半导体元件的形成方法
CN1522313A (zh) 在低介电常数电介质上沉积化学气相沉积膜和原子层沉积膜的方法
JP2004172590A (ja) シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法
CN1773690A (zh) 半导体结构及其制造方法
CN1754251A (zh) 改善层间附着的方法
CN1930669A (zh) 改善低k电介质粘附性的等离子体处理方法
CN1591856A (zh) 内联机结构及其制造方法
TW201117321A (en) Interfacial capping layers for interconnects
CN101030566A (zh) 半导体结构及其形成方法
CN105336680B (zh) 一种半导体器件及其制作方法和电子装置
CN1278415C (zh) 具有多个布线层的半导体器件及其制造方法
CN1595634A (zh) 具有改进的SiCOH介质的界面强度的结构及其制备方法
CN101051621A (zh) 半导体装置的制造方法和半导体装置
CN1524291A (zh) 金属离子扩散阻挡层
JP2003273212A (ja) 積層構造体およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20051109