TWI260738B - Multi-level semiconductor device with capping layer with improved adhesion - Google Patents

Multi-level semiconductor device with capping layer with improved adhesion Download PDF

Info

Publication number
TWI260738B
TWI260738B TW094101131A TW94101131A TWI260738B TW I260738 B TWI260738 B TW I260738B TW 094101131 A TW094101131 A TW 094101131A TW 94101131 A TW94101131 A TW 94101131A TW I260738 B TWI260738 B TW I260738B
Authority
TW
Taiwan
Prior art keywords
layer
copper
containing metal
forming
cover layer
Prior art date
Application number
TW094101131A
Other languages
English (en)
Other versions
TW200536050A (en
Inventor
Keng-Chu Lin
Tien-I Bao
Syun-Ming Jang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200536050A publication Critical patent/TW200536050A/zh
Application granted granted Critical
Publication of TWI260738B publication Critical patent/TWI260738B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1260738 九、發明說明： 【發明所屬之技術領域】 本發明係有關於—種形成半導體裝置之積體電路其中包括銅金屬内連 線’特別是有«料賴《及其形成紐，其包括職銅金屬内連線 以及-覆i層以改讀下方介電層之黏著性，藉以降低金屬線間之漏電 流，以及增加依時介電層崩潰測試(time dependem破咖 TDDB)以及改善銅電子遷移阻抗。 【先前技術】 銅金屬化已被廣泛地用於改良半導體積體電路之製作，包括利用且有 珠次微米(秦quarte树寬與高深統之轉體結私及較大之結構(例 、=銲墊）。銅金屬及其合金具有較其他金屬(例如^金屬他的_ =車a之電子遷移阻抗。而該些特性對於達成農置可靠度、提高電流密 此可克服有關形成銅金屬半 幾關難，但仍存在有其他__是關於銅金屬内 、权^屬《的漏電⑽域、銅金屬透過低介電值之介電絕緣層之電子 遷移之趨勢增加，以及低介電值之介電絕緣層的介電崩潰。 =4:程度則視糊所暴露之氧化環境(包括： ,斤签於设“。、以保°隻之’而该覆蓋層亦作為钕刻停止層以形 成-覆盍於其上表面之銅金制連線。例如為形成該裝置之下 械研磨步驟後沉積—金屬氮化層於露出之銅金屬上則乍祕 i:構:二職tr層孔或雙鑲_介電絕緣層中之金屬内連 1功t。 亦具有避免銅進一步氧化以減少銅電子遷移
0503-A30824TWF 5 1260738 項二免銅電子遷移以及避免交又内連線漏電流之兩 介電絕王t 例如：以多孔二氧化石夕為主之低介電常數 納= 上_如：蝴亭止層)之内連線結構，因而 使積體電路雙鑲嵌結構(例如··銅金 有增加之傾向。一俨相广#±入)電〜以及銅離子電子遷移 breakd τ & 時介電層崩潰(time 漏〜嶋，丨聰)係由於所編電荷造成麵力差之材料介面產生低 例如覆蓋社層之蝴亭止層對下層之層間金屬介電層不良之附 而無。子功加及衣1可*度之關係是依存 之雷業界s需新的半導體積體電路製作方法以改善金屬内連線結構 之電子功效，包括改善上層覆蓋層附著力的方法。 t發明之目的在於提供一種形成銅金屬内連線覆蓋層以改善金屬内連 直mr姐的綠，射包括改善_之方法，糾更包括克服 其他^知技術之缺點。 【發明内容】 為達上述及其他目的以及為符合本發明之目的，在此提出實施例以及 廣泛地况明’本發明提供一種多層半導體裝置，包括具有改良式層間黏著 之銅金屬内連線及其方法。 於第-實施例中，該方法包括：提供半導體基板，包括具有複數個含 銅金屬内連線之介電絕緣層，其中介電絕緣層以及含銅金相連線具有一 露出之表面；形成第一覆蓋層於該露出之表面上；於第一覆蓋層上進行表 面處理以增加覆蓋層以及介電絕緣層之層_著力。以及，形成第 層於第一覆蓋層上。 為讓本發明之上述目的、特徵和優點能更賴紐，下文特舉較佳實 施例，並配合所附圖式，作詳細說明如下： 、
0503-A30824TWF 6 !26〇738 【實施方式】 為例，形成銅金屬内連線結構(例如:溝槽線或介層孔) 如:連=墊以及__。本發日物特猶獅成‘ ^ Ο ιΧ " rttr25 认不此外’该方法以使用以二气各2^7 4 一 較佳，却处播S 士 —虱亿矽為主之低介電絕緣層結構 2·5，例Γ2Μ — 由内卜連線多孔結構且其介電常數小於3·〇甚至包括小於 社構，而甘Γ °Γ 發明方法適用於形成其他具有銅表面露出之 軸：铜⑷卜麵指之”銅” 之鋼=====其細林㈣-銳敵部分乡科導體裝置 〜⑴門逯線製作各步驟的剖面圖。 請參照第1Α圖，利用習知之傳统彳 層間介電層(細)1〇，接著沉積第製作步驟形成一金屬 蝴亭止層12可為例如：氮切(如：=f 12於錄絕緣層上’而 碳化矽r 长 ’ Sl3N4)、氮氧化石夕(如：SiON)、 _ 成之 3_A :::::: 又L相Mt製程(HDP_CVD)。而在 ’ 式可同樣推及至後續之糊停 層12方 包括形成於其下方之黏著層二)介層=括：停止(覆⑽ 例如一介屏;去日i-、、,+ 、丨包層1〇包括一鋼金屬填充導電區， 回1!^電性連接半導體裝置中之多層内連線。 止層=電_如：層_層)層14於侧停 電常數材料Γ其電絕緣層包括以二氧切為主之低介 之較佳介電常數低於3.0，而:低於^=璃_)較佳。層間介電層14 一者較佳。在此所使用之層間介電層
0503-A30824TWF 1260738 其孔洞_體積部份約佔該介電絕緣層之整 在不同厚度區域之介電常數有可能會不1。在=成厚〇%。介電絕緣層 用習知方式，例如：使用有機魏及/或 =將間介電層14可利 積製程來形成。 手兀、、、工电水增進化學氣相沉 此外’形成相同於蝕刻停止層12 式沉積第二„介電層(未顯示），其切錢躲目= 口上’以_ f知步驟形成雙鑲嵌 鎮Z仏权開 層間介電層14之厚度約為3___。於4之崎敗製作實施例中， 同樣輕照第1A圖，於層間介電層14上形 覆蓋(_)層16(例如：氮氧化 之底部抗反射 數倍之四分之-波長來減少„介電層微影曝光製程奇 带成胃，藉由傳統微_化以及反應性離子働_製程 其下層之恤 内連線開口 18A、18B，而齡/土加it立, η,Βίτ Μ. ,,/Λ. y! 欽⑼ ^(Ta)、氮化鈦(TiN)、氮
la W(TaSiN? TfN) ' IS/|l'bl"(Ta/TaN) ' ^^，^(TiSiN)aA 1〇〇_3〇〇A。 1 為氮化组_。此外典型之阻障層20厚度約 屬声==^進行傳統電化學沉積(ECD)製程以全面性地沉義金 f8D 1 ’例如：18Α、1δΒ，接著平坦化峨填充銅撕、 /、，’儿H屬層會於進行電化學赌製《先以傳統製程(例如： 積—銅晶種編示）。接著彻傳統_械研磨 WCMP齡内蝴口表面上方之銅金屬部份，其中包括移除阻障層
0503-A30824TWF 38 J26〇7 八=·· 20)以及底部抗反射層㈣露输付電層μ Μ層可選雜_氧化物㈣•此層間 去請參照第㈣，全面性地沉積一厚度約5㈣〇八之二=之—#。 ^面上’該表面包括銅内連線18C、18D #日22於製程 D，包括：氧化石夕、氮化石夕(例如：SiN)、氮氧化石夕⑽如.咖:W小例 如.sic)或碳氧化石夕(例如：Sioc)，並以化學氣相沉产叫）1化啊例 進化學氣相沉積或低壓化學氣相沉積) 貝衣i列如·電漿增 成，則較佳之黏著層係以有機魏有成層a以氧化石夕形 ，氧化石夕為主之材料形成，例如該黏著層材料可與層;電常 千乳相沉積(PECVD)或低塵化學氣相沉積(lpcvd)。 ^ s進化 〜接Γ電漿及/或電子束處理_22，此乃本發明之重點部份。於-=例中’進行一含氫氣電漿源氣體之電裝處理，其可為不含氧氣之㈣ =’例如:氫氣、氨氣或兩者之齡，其中又以氯氣較佳。於 :例中，《源氣體主要係由包含電裝氣體源之氣氣或含氯氣之氣氣^ 成以促進《形成。典型之電漿處理條件包括壓力約g.5_ig托耳， 線電頻率或直流偏壓約〇_9〇〇 /、… 佳”供雍士心， 瓦之电水功率）0-200瓦。該電漿源氣體之較 4/、應4，'㈣〇_2.sccm。而該電裝處理之較佳製程時間約卿秒。 該《處理步驟以在傳統電漿增進化學氣相沉積或高密度電漿化學氣 相沉積裝備(反應腔)中進行者較佳，而較佳者具有―去偶合偏壓源以調整晶 圓之偏麼功率’包括提供零偏壓功率。然而，該電漿處理步驟亦可於任意 乾電漿反應腔中進行’其中包括一桶式電漿钮刻、平行板式反應器、下流 式反應H(d〇wnstrcam触.及高綠絲反包括電子好迴旋加速 共振反應如及磁電f反應器。該電漿處理之壓力與所使狀反應器非常 有關’而較佳者係於㈣托爾下之電装增進化學氣相沉積反應器中進行，
0503-A30824TWP 9 1260738 其中又以2-8 jh1兩本、al 。 陶尤‘。該黏著層之電漿處理會於0-400°C下進行，而以 325-375QC 下尤佳。 過一 他甲，係以電子束(E-beam)處理黏著層22，例如將電子束通 ^ 冊=以控制電子束接觸最上面的黏著層，其中該晶圓具有含電子束 之頁層黏著層。較佳之電子束以加速電壓至丨⑽〇_⑽⑻電子伏特提供，而其 ^广方式係彻於製縣面之電子流絲每平方公㈣微庫侖之電 何0
印茶照地1E圖，接著沉積並處理黏著(第—覆蓋)層Μ，於並其上沉積 厚度約30〇-1〇〇〇人之笛― 層24<、γ > 之弟一覆盍層24(例如：蝕刻停止層）。其中較佳之覆蓋 •.’、、氧化石夕、氮化石夕(例如·· siN)、氮氧化石夕(例如··別⑽）、碳化石夕(例 、、）、炭氧化石夕(例如·· Si〇C)形成，其亦可利用與黏著層22相同或不 =才料並彻化學氣相沉積步_如··電漿增·學氣相低壓化 學氣相沉積)形成。 本發明之優點在於魏錢處理或電子束處理轉賴處理黏著 g *可用以改善黏著層對下層之層間介電層14以及露出之銅金屬内連線 力，此外另可改善上層覆蓋層24對黏著層22之附著力。此乃由於 理錢子錢理雜愤雜切碳麟鍵形絲_氧鍵來增加該 '11!^每單煙積魏鍵數’藉此以改善賴(例如：崎層/層間介電 二、。u附著力’而該魏之碳鍵之來源包括：形成層間介電層14中由 有機魏或錢魏前驅物·叙有機取代基(例如：魏之☆礙鍵）， =者層巾嶋之有機取代基的魏之$碳鍵。例如至少部減完整之黏 層f具有比未處理之黏著層、其上層之覆蓋層或其下層之層間介電 增夕的碎氧鍵。 例如’黏著層22在進行電漿處理或電子束處理後，可與其下層之層間 二電層Μ及/或與後續沉積於其上層之覆蓋層24形成強的結合。根據較佳 貫關進行電I钱子束處顧避免露出之_連_齡，包括減少鋼
0503-A30824TWF 10 1260738 何孰發日犯以較佳實闕減如上，然其麟用以限定本發明，任 附勢者，在不脫離本發明之精神和範圍内，當可作更動與潤飾， 此本發明之倾範圍#視_之帽專· _界定者為準。 【圖式簡單說明】 第1 A-1E圖係繪 之剖面圖。 示出根據本發明多層半導體裝置之各p ‘ &步驟貫施例
弟-圖係繪不出根據本發明實施例於提供電場於呈 路與習知技術對日w .k n # 、/、有銅内線之積體電 ^ «τΐ之Weibull分布之失敗率對依時介電層崩 弟J圖係緣示出本發明實施例之製作流程圖。 、、“ 【主要元件符號說明】
10〜介電層； 14〜層間介電層，· 18A〜内連線開口； 18C〜銅内連線； 20〜阻障層； 24〜覆蓋層； A2〜線條； B1〜線條； B3〜線條； 12〜#刻停止層； 16〜反射層； 18B〜内連線開口； 18D〜銅内連線； 22〜黏著層； A1〜線條； A3〜線條； B2〜線條； D〜不連續部分； 301〜提供—具有層間介電層之製程晶 之銅金屬内連線； 圓，該層間介電層 具有表面露出 3〇5〜以《«子麵理黏著層； 303〜形成覆蓋層之黏著部分； 307〜形成覆蓋層之剩餘部份。
0503-A30824TWF 12

Claims (1)

  1. I260738 十、申請專利範圍： 1·一種形成覆蓋層於含銅金屬内連線上的方法，包括下列步驟： ▲提供-半導體基板，包括-具有含銅金屬内連線之介電絕緣層，其中 该介電絕緣層以及該含銅金屬内連線具有一露出之表面； 形成第一覆蓋層於該露出之表面上； 於該第-覆蓋層上進行處理明加該覆蓋層以及該介電絕緣層之 附著力；以及 9曰曰 形成第二覆蓋層於該第一覆蓋層上。 鲁、2.如中請專利範圍第丨項所述之形成覆蓋層於含銅金屬内連線上的方 法’其中該處理包括-能量源，其係擇自由電漿以及電子束所組成之族群。 3.如申請專職圍第1顿述之形成覆蓋胁含銅金屬魄線上的方 法，其中該處理增加至少部分該第—覆蓋層的每單域财_氧鍵數。 .、4.如中請專利範圍第丨項所述之形成覆蓋層於含銅金屬内連線上的方 法’其中該第-覆蓋層係擇自由二氧化碎、氮化碎、氮氧化發、碳化石夕， 以及碳氧化矽所組成之族群。 5·如申明專利&圍第1項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該第—覆蓋層主要係由下顺驅物所形成之二氧切所組成，其 鲁係擇自由有機魏以及有機石夕氧院前驅物所組成之族群。 ’、 6·如申請專利範圍第1項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該第二覆蓋層係擇自由二氧化石夕、氮化石夕、氮氧化石夕、碳化石夕， 以及碳氧化矽所組成之族群。 、7.如中請專利範圍第i項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該第一、第二覆蓋層具有相同之原子成分。 、8.如中請專利顏第丨項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該處理主要包括一含氫氣之電漿處理。 9.如申請專利範圍第8項所述之形成覆蓋層於含銅金屬内連線上的方 0503-A30824TWF 13 1260738 法，其中該含氫氣之電漿處理的壓力大體為〇5_1〇托耳。 ι〇·如申請專利範圍第8項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該含氫氣之處理的職·難擇自城氣以及氨氣所組成 之族群。 11·如申請專利範圍第8項所述之形成覆蓋層於含銅金屬内連線上的方 法丄其愧含氫氣之電漿處理的主要電漿職體組·擇自由氫氣、氨氣、 氦氣、氮氣以及氬氣所組成之族群。 1-如申明專利範圍第i項所述之形成覆蓋層於含銅金屬内連線上的方
    法，其中該處理包括-電子束處理，而該t子束之加速電壓大體為.咖 電子伏特。 13·如申請專利範圍第1項所述之形成覆蓋層於含銅金屬内連線上的方 法，其中該處理步驟係在溫度大體為1〇〇_4〇〇度下進行。 、I4·如申請專利範圍第i項所述之形成覆蓋層於含銅金屬内連線上的 方法，其巾該第-覆蓋層卿紅厚度大體為 10-500A。 、15.如^專利侧第1項所述之形成覆蓋層於含銅金屬内連線上的方 法’其中$第二覆蓋層所形成之厚度大體為1G_5〇〇A。 、16·如中請專利範圍第丨項所述之形成覆蓋層於含銅金屬内連線上的方
    法’其中齡魏緣層勤有機魏以及錢魏絲驅物之—形 該介電常數小於4.0。 I7·-種形成覆蓋層於含銅金助連線上的方法，包括下列步驟： 提供-半導體晶圓，包括一含銅金屬内連線之低介電常數介電絕緣 層，、中》亥低"电苇數介電絕緣層以及含銅金屬内一 形成一黏著層於該露出之表面上； ^之表面’ 利用-能量源處理該黏著層，其中該能量源係擇自由電漿以及電 所組成之族群，以增加部分該黏著層之每單位體積#氧鍵數；以及电 形成一覆蓋層於該黏著層上。 0503-A30824TWF 14 !26〇738 以·如申請專利範圍第17項所述 方法，其巾轉減狀财驗數·;層於錢金助連線上的 19. 如申铁真利^笛17纽 "★緣層以及覆蓋層其中之一。 方法’其中_係擇自由二氧自的 及碳氧化石夕所組成之族群。 鼠乳化石夕、石反化石夕，以 20. 如申請專利範圍第17項 # 方法，其中該第-覆蓋層主要係由下^ 層於含銅金屬内連線上的 A係擇_ ά Β 心_崎形成之三氧切所組成， 一擇自由錢魏以及有齡魏前驅物所組成之族群。 請專糊第17項所述之形成覆蓋層於含 方法，其中該覆蓋層係擇自由二氧 … 以上的 及碳氧切所組成之族群。 大、_切、碳化石夕，以 方法，其中_蓋層具有與該黏著層相同之原子成分。 n物彳細17 _切細 方法，其中該«主要包括一含氫氣之電襞處理。 心的 方法，其tfr祀圍弟23項所述之形成覆蓋層於含銅金屬内連線上的 之族群Γ Μ3觀之電漿處理的麵氣體係擇自由氫氣以及氨氣所組成 方、、共，置心月專^圍第23項所述之形成覆蓋層於含銅金屬内連線上的 υ r/彡3 κ電漿之主要電麵氣體的組祕擇自由氫氣、氨氣、 虱虱、虱氣以及氩氣所組成之族群。 方月專Γ乾圍第23項所述之形成覆蓋層於含銅金屬内連線上的 '” 4含氫氣之電漿處理的壓力大體為0·5·10托耳。 27.=睛專利範圍第1?項所述之形成覆蓋層於含銅金屬内連線上的 /’該處理包括—電子束處理，而該電子束之加速電麼大體為 100-8000電子伏特。 、甩i尺股馬 0503-A30824TWF 15 1260738 28.如申請專利範圍第17 方法，其中該處理步驟係也、大^形成覆蓋層於含銅金屬内連線上的 攻如申糊觸下進行。 方法，其中該_所形成之厚度於含銅金㈣線上的 方法％其如中^^^:撕述之《覆蓋層於含銅金屬内連線上的 復^所形成之厚度大體S 1G-500A。 方、申明專利乾圍第17項所述之形成覆蓋層於含銅金屬内轉上的 …=：：=嶋馳⑽«嫩前驅物 32·一種多層半導體裝置，包括·· 分減=t層於Γ半導體基板上，該介電絕緣層具有—上改良表面部 ^之石夕氧二σ刀’δ亥上改良表面部分之每一單位體積具有比該覆蓋層更 一含銅金屬内連線於該介電絕緣層中；以及 -覆盍層於該含銅金屬内連線以及該上改良表面部分上。 j3·如申轉纖圍第％項·所述之多層轉體裝置，其巾該上改良表面 部分之每-單㈣積具有比該較低部分更多之魏鍵。 34.如申轉補圍第％項所述之多層半導體裝置，其巾該上改良表面 部分係擇自由二氧切、氮切、氮氧财、碳切，以及碳氧切所組 成之族群。 立、35·如中請專利範㈣％項所述之多層半導體裝置，其中該上改良表面 部分主要係由二氧化矽形式之前驅物組成，其係擇自由有機矽烷以及有機 碎氧^元兩驅物所組成之族群。 36·如申請專利範圍第32項所述之多層半導體裝置，其中該覆蓋層係擇 自由二氧化石夕、氮化石夕、氮氧化石夕、碳化石夕，以及碳氧化石夕所組成之族群。 37·如申請專利範圍第32項所述之多層半導體裝置，其中該上改良表面 0503-A30824TWF 16 1260738 部分以及覆盖層具有相同之原子成分。 38·如申叫專利|&圍第32項所述之多層半導體裝置，其中該上改良表面 部分之厚度大體為10-500A。 39·如申請專利範圍f32項所述之多層半導體裝置，其中該覆蓋層之厚 度大體為5(Μ〇〇〇Λ。 40·如申睛專利範圍第32項所述之多層半導體裝置，其中該介電絕緣層 係由有機魏以及有機魏烧前驅物之一形成 ，且該介電常數小於4.0。 41·一種多層半導體裝置，包括： 一介電絕緣層於一半導體基板上，該介電絕緣層中包括一含銅金屬内 連線； 一黏著層於該介電絕緣層上； 一覆蓋層於該黏著層上；以及 其中該黏著層具有每一單位體積比該介電絕緣層以及該覆蓋層其中之 一更多之矽氧鍵。 42·如申請專利範圍第41項所述之多層半導體裝置，其中該黏著層係擇 自由一氧化石夕、氮化石夕、氮氧化石夕、碳化石夕，以及碳氧化石夕所組成之族群。 43·如申請專利範圍第41項所述之多層半導體裝置，其中該黏著層主要 係由一氧化矽形成之前驅物組成，其係擇自由有機矽烷以及有機矽氧烷前 驅物所組成之族群。 44·如申請專利範圍帛^項所述之多層半導體裝置，其中該覆蓋層係擇 自由二氧化矽、氮化矽、氮氧化矽、碳化矽，以及碳氧化矽所組成之族群。 45·如申請專利範圍第41項所述之多層半導體裝置，其中該黏著層以及 覆蓋層具有相同原子之成分。 46·如申請專利範圍第41項所述之多層半導體裝置，其中該黏著層之厚 度大體為10-500人。 47·如申請專利範圍第41項所述之多層半導體裝置，其中該覆蓋層之厚 0503-A30824TWF 17 1260738 度大體為50-1000A。 48.如申請專利範圍第41項所述之多層半導體裝置，其中該介電絕緣層 係由有機矽烷以及有機矽氧烷前驅物之一形成，且該介電常數小於4.0。
    0503-A30824TWF 18
TW094101131A 2004-04-30 2005-01-14 Multi-level semiconductor device with capping layer with improved adhesion TWI260738B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/836,297 US7223692B2 (en) 2004-04-30 2004-04-30 Multi-level semiconductor device with capping layer for improved adhesion

Publications (2)

Publication Number Publication Date
TW200536050A TW200536050A (en) 2005-11-01
TWI260738B true TWI260738B (en) 2006-08-21

Family

ID=35186221

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094101131A TWI260738B (en) 2004-04-30 2005-01-14 Multi-level semiconductor device with capping layer with improved adhesion

Country Status (3)

Country Link
US (1) US7223692B2 (zh)
CN (2) CN2772027Y (zh)
TW (1) TWI260738B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176119B2 (en) * 2004-09-20 2007-02-13 International Business Machines Corporation Method of fabricating copper damascene and dual damascene interconnect wiring
KR100632115B1 (ko) * 2004-12-29 2006-10-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR100640955B1 (ko) * 2004-12-29 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 및 그 형성방법
US7691736B2 (en) * 2006-02-10 2010-04-06 Infineon Technologies Ag Minimizing low-k dielectric damage during plasma processing
JP2007311560A (ja) * 2006-05-18 2007-11-29 Toshiba Corp 半導体装置
TWI381484B (zh) * 2008-12-17 2013-01-01 Univ Ishou An integrated circuit manufacturing method for an isolation layer with metal ion migration
US8039920B1 (en) 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
CN103972081B (zh) * 2014-05-20 2017-06-23 上海华力微电子有限公司 一种内介电层的制备方法
US20160017487A1 (en) * 2014-07-15 2016-01-21 Applied Materials, Inc. Integrated pre-clean and deposition of low-damage layers
US9735028B2 (en) * 2015-03-12 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming semiconductor device structure with fine line pitch and fine end-to-end space
US10381307B1 (en) 2018-05-14 2019-08-13 Nanya Technology Corporation Method of forming barrier layer over via, and via structure formed thereof
CN112435983B (zh) * 2018-08-16 2023-12-19 联华电子股份有限公司 金属内连线结构及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255217B1 (en) * 1999-01-04 2001-07-03 International Business Machines Corporation Plasma treatment to enhance inorganic dielectric adhesion to copper
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6737747B2 (en) * 2002-01-15 2004-05-18 International Business Machines Corporation Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US6913992B2 (en) * 2003-03-07 2005-07-05 Applied Materials, Inc. Method of modifying interlayer adhesion

Also Published As

Publication number Publication date
US20050242430A1 (en) 2005-11-03
CN2772027Y (zh) 2006-04-12
CN1694239A (zh) 2005-11-09
US7223692B2 (en) 2007-05-29
TW200536050A (en) 2005-11-01

Similar Documents

Publication Publication Date Title
TWI260738B (en) Multi-level semiconductor device with capping layer with improved adhesion
TWI322483B (en) Method for forming a multi-layer seed layer for improved cu ecp
US7749892B2 (en) Embedded nano UV blocking and diffusion barrier for improved reliability of copper/ultra low K interlevel dielectric electronic devices
TWI242259B (en) Manufacturing method of semiconductor device
TWI334641B (en) Structure to improve adhesion between top cvd low-k dielectric and dielectric capping layer
US6939800B1 (en) Dielectric barrier films for use as copper barrier layers in semiconductor trench and via structures
US8258627B2 (en) Group II element alloys for protecting metal interconnects
US6261951B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
TWI248647B (en) Semiconductor device and method for manufacturing the same
TWI278968B (en) Method for forming a multi-layer low-k dual damascene
TWI309443B (en) Method of manufacturing semiconductor device
TWI258817B (en) Multi-step plasma treatment method to improve Cu interconnect electrical performance
TWI376015B (en) Semiconductor device and semiconductor device production method
US20070099417A1 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
TW200529360A (en) Copper dual damascene and fabrication method thereof
TW201034119A (en) Method for forming copper interconnection structure
TW201140795A (en) Interlayer insulation film and wiring structure, and method of producing the same
TW201041112A (en) Structure and method of forming metal interconnect structures in ultra low-k dielectrics
TW200539251A (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
TW200535882A (en) Copper demascene integration scheme for improved barrier layers
US20140127902A1 (en) Method of providing stable and adhesive interface between fluorine based low k material and metal barrier layer
TW200524042A (en) Structures with improved interfacial strength of sicoh dielectrics and method for preparing the same
TW200411765A (en) Improved etch stop layer
TWI300596B (en) Semiconductor device
TWI304258B (en) Metal-insulator-metal (mim) structure and method for forming the same