CN103972081B - 一种内介电层的制备方法 - Google Patents

一种内介电层的制备方法 Download PDF

Info

Publication number
CN103972081B
CN103972081B CN201410217636.1A CN201410217636A CN103972081B CN 103972081 B CN103972081 B CN 103972081B CN 201410217636 A CN201410217636 A CN 201410217636A CN 103972081 B CN103972081 B CN 103972081B
Authority
CN
China
Prior art keywords
dielectric
ayer
thickness
oxide layer
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410217636.1A
Other languages
English (en)
Other versions
CN103972081A (zh
Inventor
张雪琴
罗飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410217636.1A priority Critical patent/CN103972081B/zh
Publication of CN103972081A publication Critical patent/CN103972081A/zh
Application granted granted Critical
Publication of CN103972081B publication Critical patent/CN103972081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的内介电层制备方法，包括：在半导体器件衬底上沉积一层原始内介电层；对原始内介电层的顶部进行研磨，直至达到目标厚度；量测研磨后的原始内介电层的厚度，如果研磨后的原始内介电层的厚度小于目标厚度，则计算目标厚度与研磨后的内介电层的厚度的差值；计算差值与后续要沉积的覆盖氧化层的厚度的总和值，其中，原始内介电层的成分与覆盖氧化层的成分相同；在研磨后的原始内介电层表面沉积氧化硅层，氧化硅层的厚度为上述总和值。采用本发明的方法，一次性沉积氧化硅层的厚度既可以补偿研磨后的原始介电层的厚度的差值，又可以完成覆盖氧化层的沉积，使半导体器件衬底减少了一次经历等离子体损伤的机会，减小了器件特性偏移的问题。

Description

一种内介电层的制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种内介电层的制备方法。
背景技术
在半导体制造工艺中，内介电层具有隔绝其前段工艺和后段工艺所形成的器件和结构的作用，其不仅可以保护前段工艺所形成的器件和结构，还可以减小后段金属互连和前段工艺形成的结构之间的寄生效应；将内介电层沉积在半导体器件衬底上并经研磨制程，可以为后段工艺提供平整且稳定的表面。
通常，请参阅图1，图1为现有的内介电层的制备工艺的流程图，其包括：
步骤L01：在半导体器件衬底上沉积一层原始内介电层；这里，半导体器件衬底可以包括内介电层的前段工艺所形成的任何结构，比如，高纵深比制程技术形成的浅沟槽隔离结构等；在内介电层下部可以包括有正硅酸乙脂(TEOS)等。内介电层的沉积可以采用等离子体化学气相沉积法。
步骤L02：对原始内介电层的顶部进行研磨，直至达到目标厚度。这里，可以采用化学机械抛光法来研磨原始内介电层的顶部；内介电层的成分为二氧化硅。在实际制造过程中，为了监控工艺制程的稳定性，以获得较高的成品率，必须对研磨后的内介电层的膜厚进行严格的控制。
步骤L03：量测研磨后的内介电层的厚度，如果研磨后的内介电层的厚度小于目标厚度，通过再沉积一层内介电层来进行差值补偿，从而得到达到目标厚度的新内介电层；请参阅图2a和2b，图2a为现有的内介电层制备工艺中的没有进行返工工艺的结构示意图，图2b为现有的内介电层制备工艺中进行返工工艺后的结构示意图；其中，1表示沉积的原始内介电层，2表示沉积的覆盖氧化层，1’表示研磨后的原始内介电层，1’’表示再沉积的内介电层。在实际的掩膜过程中，有时会出现研磨过量的问题，即研磨后，原始内介电层的厚度小于所需的厚度。在这种情况下，需要进行返工，以对原始内介电层的厚度进行差值补偿。这里，计算出内介电层所需的厚度与研磨后的厚度的差值，即为再沉积的内介电层的厚度。
步骤L04：在新内介电层上沉积覆盖氧化层。
上述方法中，等离子体化学气相沉积过程中，等离子体会或多或少对半导体器件层衬底造成损伤，由于对内介电层的厚度进行差值补偿，则导致半导体器件衬底多经历一次等离子体造成的损伤，特别是P型半导体器件，对此等离子体损伤特别敏感，这种等离子体损伤会导致器件特性发生严重的偏移。
请参阅图3a和图3b，图3a为现有的内介电层制备工艺所形成的器件的线性电压特性图，图3b为现有的内介电层制备工艺所形成的器件的饱和电压特性图。图3a中，黑色线框框住的表示经现有的返工工艺所形成的器件的线性电压特性图，图3b中，黑色线框框住的表示经现有的返工工艺所形成的器件的饱和电压特性图。从图中可以看到，经现有的返工工艺，所形成的器件的线性或饱和电压特性明显偏离正常的位置，这说明：经现有的返工工艺，对器件的电压等特性造成严重的损伤，这和前述的分析结果是相吻合的。
发明内容
为了克服以上问题，本发明旨在改进现有的内介电层的制造方法，以减小对半导体器件衬底的等离子体损伤，提高器件的特性。
为了实现上述目的，本发明的技术方案如下：
本发明提供了一种内介电层制备方法，其包括：
在半导体器件衬底上沉积一层原始内介电层；
对所述原始内介电层的顶部进行研磨，直至达到目标厚度；
量测研磨后的所述原始内介电层的厚度，如果研磨后的原始内介电层的厚度小于所述目标厚度，则计算所述目标厚度与研磨后的所述内介电层的厚度的差值；
计算所述差值与后续要沉积的覆盖氧化层的厚度的总和值；所述原始内介电层的成分与所述覆盖氧化层的成分相同；
在研磨后的所述原始内介电层表面沉积氧化硅层，所述氧化硅层的厚度为所述总和值。
优选地，采用化学机械抛光法来研磨所述原始内介电层的顶部。
优选地，采用等离子体化学气相沉积法沉积所述原始内介电层和所述氧化硅层。
进一步地，沉积所述氧化硅层采用低温条件，反应温度为350～450℃，沉积速率为6500-7500埃/分钟。
进一步地，沉积所述原始内介电层采用低温条件，反应温度为350～450℃，沉积速率为6500-7500埃/分钟。
优选地，采用光学测量法来量测研磨后的所述原始内介电层的厚度。
优选地，在所述原始内介电层的底部为正硅酸乙脂薄膜。
优选地，所述的半导体器件衬底为P型半导体器件衬底。
本发明的内介电层的制备方法，通过改进现有的内介电层差值补偿返工工艺，在研磨原始内介电层之后，量测目标厚度与研磨后的原始内介电层的厚度的差值，然后，计算该差值与后续要沉积的覆盖氧化层的厚度的总和值，最后，一次性沉积氧化硅层，该氧化硅层的厚度为上述总和值。可见，采用本发明的方法，相比较于现有的方法，将现有的再沉积一层内介电层和沉积覆盖氧化层的两个工艺步骤，改为一个工艺步骤，即一次性沉积氧化硅层，这是由于内介电层的成分和氧化硅层的成分相同，完全可以一次沉积完成，而对器件不会造成不良影响；这样，氧化硅层的厚度既可以补偿研磨后的原始介电层的厚度的不足，又可以完成覆盖氧化层的沉积，从而使半导体器件衬底减少了一次经历等离子体损伤的机会，进一步减小了器件特性偏移的问题，尤其是P型器件，因为P型器件对等离子体损伤更为敏感。
附图说明
图1为现有的内介电层的制备工艺的流程示意图
图2a为现有的内介电层制备工艺中的没有进行返工工艺的结构示意图
图2b为现有的内介电层制备工艺中进行返工工艺后的结构示意图
图3a为现有的内介电层制备工艺所形成的器件的线性电压特性图
图3b为现有的内介电层制备工艺所形成的器件的饱和电压特性图
图4为本发明的内介电层制备工艺的流程示意图
图5a为采用本发明的内介电层制备方法所形成的器件、与经三次恶化实验得到的器件的线性电压特性对比示意图
图5b为采用本发明的内介电层制备方法所形成的器件、与经三次恶化实验得到的器件的饱和电压特性对比示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
以下将结合具体实施例和附图4-5对本发明的内介电层制备方法作进一步详细说明。其中，图5a为采用本发明的内介电层制备方法所形成的器件、与经三次恶化实验得到的器件的线性电压特性对比示意图；图5b为采用本发明的内介电层制备方法所形成的器件、与经三次恶化实验得到的器件的饱和电压特性对比示意图。
如前所述，采用现有的内介电层制备方法，由于对内介电层的厚度进行差值补偿，则导致半导体器件衬底多经历一次等离子体造成的损伤，特别是P型半导体器件，对此等离子体损伤特别敏感，这种等离子体损伤会导致器件特性发生严重的偏移，比如线性电压、饱和电压特性等。因此，本发明为了减少半导体器件衬底经历等离子体损伤的次数，将现有的差值补偿方法作了改进：将再沉积内介电层和沉积覆盖氧化层两个工艺步骤合并为一个工艺步骤，也即是一次向沉积氧化硅层，氧化硅层的厚度为上述二者的厚度的总和值。之所以可以一次性沉积氧化硅层来代替上述两个步骤，是因为内介电层的成分与覆盖氧化层的成分相同，完全可以采用同一工艺步骤来完成，而且不会影响器件的性能。
请参阅图4，本发明的内介电层制备方法，包括以下步骤：
步骤S01：在半导体器件衬底上沉积一层原始内介电层；
具体的，本发明的半导体器件衬底可以为任意半导体器件衬底，由于前述，P型器件对等离子体损伤特别敏感，本发明对P型器件性能的改善特别有效，因此，在本发明的一个较佳实施例中，半导体器件衬底为P型半导体器件衬底。这里的原始内介电层的沉积方法，可以采用等离子体化学气相沉积法来进行，沉积的具体工艺参数包括厚度等可以根据实际工艺要求来设定，比如，反应压强可以为常压，也可以为高气压环境，例如104-106Pa，气体流量为10-100SLM等，本发明对此不作限制。在本发明的一个较佳实施例中，沉积原始内介电层采用低温条件，反应温度为350～450℃，沉积速率为6500-7500埃/分钟。较佳地，反应温度可以为400℃，沉积速率为7000埃/分钟。
在发明的另一个较佳实施例中，在原始内介电层的底部还沉积有正硅酸乙脂薄膜，沉积的方法可以为化学气相沉积法，比如等离子体增强化学气相沉积法(PECVD)，其具体工艺参数可以根据实际工艺要求来设定，比如，反应温度可以为600-700℃，反应载气为氦气，气体流量为150-250SLM，反应压强为285-300mtorr等。
步骤S02：对原始内介电层的顶部进行研磨，直至达到目标厚度；
具体的，本发明中，可以但不限于采用化学机械抛光法进行研磨，这里的目标厚度即为最终的内介电层所要达到的厚度。
步骤S03：量测研磨后的原始内介电层的厚度，如果研磨后的原始内介电层的厚度小于目标厚度，则计算目标厚度与研磨后的内介电层的厚度的差值；这里，量测的方法可以但不限于采用光学测量法。
步骤S04：计算差值与后续要沉积的覆盖氧化层的厚度的总和值；原始内介电层的成分与覆盖氧化层的成分相同；
这里，正是由于原始内介电层的成分与覆盖氧化层的成分相同，均为二氧化硅材料，才可以应用于本发明，如果成分不同，将会影响到器件的性能。
步骤S05：在研磨后的原始内介电层表面沉积氧化硅层，氧化硅层的厚度为上述总和值。
具体的，本发明中，可以采用等离子体化学气相沉积法来沉积氧化硅层，氧化硅层的厚度由上述原始内介电层的厚度与要沉积的覆盖氧化层的厚度相加得到。这样既可以补偿研磨后的原始内介电层厚度与目标厚度的差值，又可以完成覆盖氧化层的沉积，与现有工艺相比，减少了一道沉积工艺步骤，从而减少了半导体器件衬底经历等离子体损伤的机会，进一步提高了器件的特性，减少了器件特性发生偏移现象。
氧化硅层的沉积过程的具体工艺参数可以根据实际工艺要求来设定，本发明对此不作限制。在本发明的一个较佳实施例中，氧化硅层沉积时采用低温条件，反应温度为350～450℃，沉积速率为6500-7500埃/分钟。较佳地，反应温度可以为400℃，沉积速率为7000埃/分钟。
请参阅图5a和5b，图5a中，线框a和线框b框住的数据点表示采用本发明的内介电层制备方法所形成的器件的线性电压值，线框c框住的数据点表示经三次恶化实验形成的器件的线性电压值，图5b中，线框a’和线框b’框住的数据点表示采用本发明的内介电层制备方法所形成的器件的饱和电压值，线框c’框住的数据点表示经三次恶化实验形成的器件的饱和电压值。这里，所说的三次恶化实验指的是：在研磨原始内介电层之后，经3次再沉积内介电层，使得形成的新的内介电层的厚度达到目标值，然后再沉积覆盖氧化层。
从图中可以看到，采用本发明的内介电层制备方法所形成的器件的电压特性表现良好，相对于正常器件的电压值的偏移不大，而经三次恶化实验得到的器件的电压特性明显降低，其相对于正常器件的电压值发生了较大的偏移。
综上所述，采用本发明的内介电层制备方法，一次性沉积氧化硅层的厚度既可以补偿研磨后的原始介电层的厚度的不足，又可以完成覆盖氧化层的沉积，从而使半导体器件衬底减少了一次经历等离子体损伤的机会，减小了器件特性偏移的问题，尤其是P型器件，因为P型器件对等离子体损伤更为敏感。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (8)

1.一种内介电层制备方法，其特征在于，包括：
在半导体器件衬底上沉积一层原始内介电层；
对所述原始内介电层的顶部进行研磨，直至达到目标厚度；
量测研磨后的所述原始内介电层的厚度，如果研磨后的原始内介电层的厚度小于所述目标厚度，则计算所述目标厚度与研磨后的所述内介电层的厚度的差值；
计算所述差值与后续要沉积的覆盖氧化层的厚度的总和值；所述原始内介电层的成分与所述覆盖氧化层的成分相同，均为氧化硅层；
在研磨后的所述原始内介电层表面沉积氧化硅层，所述氧化硅层的厚度为所述总和值；沉积所述氧化硅层采用低温条件，沉积速率为6500-7500埃/分钟。
2.根据权利要求1所述的内介电层制备方法，其特征在于，采用化学机械抛光法来研磨所述原始内介电层的顶部。
3.根据权利要求1所述的内介电层制备方法，其特征在于，采用等离子体化学气相沉积法沉积所述原始内介电层和所述氧化硅层。
4.根据权利要求3所述的内介电层制备方法，其特征在于，沉积所述氧化硅层采用低温条件，反应温度为350～450℃。
5.根据权利要求3所述的内介电层制备方法，其特征在于，沉积所述原始内介电层采用低温条件，反应温度为350～450℃，沉积速率为6500-7500埃/分钟。
6.根据权利要求1所述的内介电层制备方法，其特征在于，采用光学测量法来量测研磨后的所述原始内介电层的厚度。
7.根据权利要求1所述的内介电层制备方法，其特征在于，在所述原始内介电层的底部为正硅酸乙脂薄膜。
8.根据权利要求1所述的内介电层制备方法，其特征在于，所述的半导体器件衬底为P型半导体器件衬底。
CN201410217636.1A 2014-05-20 2014-05-20 一种内介电层的制备方法 Active CN103972081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410217636.1A CN103972081B (zh) 2014-05-20 2014-05-20 一种内介电层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410217636.1A CN103972081B (zh) 2014-05-20 2014-05-20 一种内介电层的制备方法

Publications (2)

Publication Number Publication Date
CN103972081A CN103972081A (zh) 2014-08-06
CN103972081B true CN103972081B (zh) 2017-06-23

Family

ID=51241445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410217636.1A Active CN103972081B (zh) 2014-05-20 2014-05-20 一种内介电层的制备方法

Country Status (1)

Country Link
CN (1) CN103972081B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108581639A (zh) * 2018-03-23 2018-09-28 上海华虹宏力半导体制造有限公司 一种cmp工艺的控制方法及其控制系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201278347Y (zh) * 2008-10-13 2009-07-22 和舰科技(苏州)有限公司 一种介电质层结构
CN101824647A (zh) * 2009-03-04 2010-09-08 和舰科技(苏州)有限公司 一种pecvd薄膜沉积的自动化制程控制方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7223692B2 (en) * 2004-04-30 2007-05-29 Taiwan Semiconductor Manufacturing Co., Ltd Multi-level semiconductor device with capping layer for improved adhesion

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201278347Y (zh) * 2008-10-13 2009-07-22 和舰科技(苏州)有限公司 一种介电质层结构
CN101824647A (zh) * 2009-03-04 2010-09-08 和舰科技(苏州)有限公司 一种pecvd薄膜沉积的自动化制程控制方法

Also Published As

Publication number Publication date
CN103972081A (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
US10332781B2 (en) Systems and methods for performing epitaxial smoothing processes on semiconductor structures
US9496130B2 (en) Reclaiming processing method for delaminated wafer
KR20100120283A (ko) Ｓｏｉ 기판의 표면 처리 방법
WO2012170150A3 (en) Selective deposition of polymer films on bare silicon instead of oxide surface
JP6689140B2 (ja) 成膜方法およびｔｆｔの製造方法
US20140284627A1 (en) Wafer and method of fabricating the same
US9633841B2 (en) Methods for depositing amorphous silicon
CN105514028A (zh) 扩大Ti/TiN应力窗口的工艺方法
CN103972081B (zh) 一种内介电层的制备方法
CN104599961B (zh) 一种降低氮氧化硅薄膜表面电荷的方法
CN107900788B (zh) 一种改善层间介质研磨工艺厚度稳定性的方法
TW201503376A (zh) 製造ｉｇｚｏ層和ｔｆｔ的方法
TWI688010B (zh) 用於改善具有敏感層及反應層的薄膜堆疊的方法與結構
Granata et al. Silicone oxidation for a‐Si: H passivation of wafers bonded to glass
Sharma et al. Expanding thermal plasma chemical vapour deposition of ZnO: Al layers for CIGS solar cells
CN102832119B (zh) 低温二氧化硅薄膜的形成方法
CN107731662A (zh) 一种提高器件均匀性的方法
CN103972048A (zh) 改善层间介质层研磨返工工艺的方法
CN103426784B (zh) 超薄栅极氮氧化硅薄膜的氮含量测量方法
JP6927143B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN105742305A (zh) 降低cmos图像传感器之离子注入引入金属污染的方法
CN102263021B (zh) 一种低电压栅氧化层制备方法
JP6549074B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN108707864A (zh) 一种稀磁半导体薄膜的制备方法
CN104810275B (zh) 一种晶圆表面平坦化工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant