CN1669144A - 纳米电子器件和电路 - Google Patents

纳米电子器件和电路 Download PDF

Info

Publication number
CN1669144A
CN1669144A CNA028085086A CN02808508A CN1669144A CN 1669144 A CN1669144 A CN 1669144A CN A028085086 A CNA028085086 A CN A028085086A CN 02808508 A CN02808508 A CN 02808508A CN 1669144 A CN1669144 A CN 1669144A
Authority
CN
China
Prior art keywords
district
substrate
raceway groove
voltage
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028085086A
Other languages
English (en)
Other versions
CN100377354C (zh
Inventor
艾曼·桑
佩尔·奥姆凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanotechnology Electronic Printing Co
Pragmatic Semiconductor Ltd
Original Assignee
BTG International Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BTG International Ltd filed Critical BTG International Ltd
Publication of CN1669144A publication Critical patent/CN1669144A/zh
Application granted granted Critical
Publication of CN100377354C publication Critical patent/CN100377354C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Networks Using Active Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)

Abstract

具有更好的和可预设的特性的、纳米级的二极管器件，包括在一导电衬底中的蚀刻的绝缘线(8，16，18)，以限定所述线之间的电荷载流子流动路径，形成至少100nm长且宽小于100nm的细长沟道(20)。所述二极管的电流－电压特性类似于传统的二极管，但阈值电压(从0V到几伏)与电流级别(从nA到μA)都可以通过改变器件几何形状而被调节几个量级。标准的硅片可以用作衬底。全部逻辑门，如OR，AND，及NOT，可以基于该器件仅仅通过在所述衬底上简单地蚀刻绝缘线来制作。

Description

纳米电子器件和电路
本发明涉及纳米电子二极管器件和电路
已知的制造微米尺度的集成电路的技术，通常采用多个步骤，它包括用扩散和注入叠加和对准不同形状和图形，如在光刻技术中；然而，这些技术在制造极小的纳米尺度的电路时遇到了困难。采用现有的最好技术，微处理器中的补偿式金属-氧化物半导体(CMOS)场效应晶体管具有已经接近100nm的门长度(gate length)。为了继续使半导体器件小型化，工业在制造、技术和经济上面临着巨大的挑战。未来的集成电路一定是建立在一种新概念基础上的带有纳米器件的集成电路。
在一个衬底上生成纳米尺度电路特征(features)的技术包括X-射线和电子束光刻。在US-A-5772905中公开了一种特殊技术，即所谓的纳米刻印工艺，其中将由电子束光刻所形成的、具有极小凸起的模版压进衬底上的塑料聚合物层内，以便在该层内相应于模版凸起的部位处形成凹陷。然后，执行刻蚀工艺以将凹陷部位的衬底曝光，随后可以执行刻蚀或沉积工艺，以确定集成电路的特征。然而，US-A-5772905没有公开一个完整的集成电路，也没有公开制作完整电路的方法。
EP-A-0464834公开的是用绝缘沟槽的几何图形法在AlGaAs/GaAs异质结中形成的晶体管。一个600nm宽的一维沟道和2DES部位在水平方向上被700nm宽的深台面刻蚀的沟槽绝缘，该2DES部位提供晶体管的门。ID沟道内的电阻率与加在沟道两端的门电压成严格的线性关系。
发明概要
根据本发明的至少一个最佳形式，我们发现布置两个绝缘特征彼此接近以确定一个宽度为纳米量级的窄的细长沟道，来以一个预定的方式提供一电路元件，其中流经该沟道的电流是加在沟道长度两端电压的函数。在一个最佳实施例中，该电路元件包括一个二极管，但也可以，例如，包括一个晶体管或电阻。
本发明提供的电路元件包括，支撑移动电荷载流子的衬底，在该衬底表面上形成的绝缘特征，以在绝缘特征的任何一侧上确定第一和第二衬底区域，绝缘特征包括位置彼此接近但间隔开的第一区和第二区，以便形成一细长沟道，该细长沟道在衬底内从第一区域到第二区域流动提供了一电荷载流子移动路径。
其中，所述细长沟道的尺寸和排列使得电荷载流子移动路径的参数取决于所述第一区域和第二区域之间的势差。
为了说明的目的，“电路元件”意思是提供预期的电路功能的集成电路的一部分或元件，如晶体管，电容器，二极管或逻辑门。
在电路元件是非线性器件如一个二极管的地方，有必要在电荷载流子的移动路径中破坏反转对称性。因此，绝缘区是这样的：所施加的电压以不同的方式工作，取决于其极性，以开通或关闭沟道，这将在下面更为详细地描述。这产生了高度的不对称的电流-电压特性，这与普通二极管差不多或比普通二极管更好。
为了说明的目的，“绝缘”被理解为，和衬底的传导性比较而言的一个相对值。在一个实施例中，形成绝缘势垒的沟槽可以是微弱导电的，形成非常窄的导电沟道。在一些情况下，可取的是，在不施加电压时有一点儿导电，这样可以提供非常灵敏的探测或极弱信号的混合，即使存在有一些漏电流。
在一个优选实施例中，绝缘特征被制作成将衬底分隔为第一和第二区域的沟槽或线。以一角度延伸到分隔线处的更多的沟槽或线限定沟道，而且延伸进第一区域和第二区域中的一个。电压可以用适当的电接触加到第一区域和第二区域上，且在绝缘分隔线两端形成一电压差。沟道限定线的外侧易受所述区域中其电压的作用。当沟道两端的电压足够高时，电场产生了一个不存在电荷载流子的耗尽区。如果沟道足够窄并且足够长，那么就可获得一个很好的间隙的关或夹断(pinch off)，这样无电流或至少非常小电流是可能的。因此一个二极管作用被形成。当电压沿正向施加时，电压除了使沟道势能降低外，还能使沟道静电地加宽，这就使得载流子更容易沿正向流动。
沟道的宽度最好是30纳米量级。最大的宽度通常是100纳米，而沟道的最窄宽度可减小到接近零。如果，例如，凹槽刻蚀后生长过度，那么刻蚀线附近的耗尽层就要小很多，这样所设计的沟道宽度会小很多。沟道的长度也是器件运行的决定因素，而且为了实现二极管作用，对于衬底材料为InGaAs/InP时沟道的长度必须至少达到100nm的量级，而最大的长度可以为几个微米或更多。长度在很大程度上取决于衬底的材料和电路元件要实现的目的。因此本发明用一个非常简单的结构提供一个很好的二极管作用。由于没有产生少数载流子的P-N结存在，所以二极管的电特性非常明显，以致于在夹断时不会产生反转电流。
在一个变更方案中，沟道的一侧可以受到存在于衬底的邻近区域中的的控制或调制电压的作用。这调制电流流经该沟道，从而形成了一个晶体管器件。
所述衬底可以产生二维电子气；可选地，它可以具有一些其他想要的特性。可选择任何想要的衬底材料，如硅或体锗硅材料。根据目前所能提供的，现使用InGaAs/InP材料。
虽然本发明的器件主要是用于电子的目的，但是它也可以应用于光学元件。例如，在由两个限定一个窄的细长的沟道的绝缘势垒形成一个二极管器件的情况下，当沟道差不多夹断或几乎关的状态时，二极管对光照很敏感，即绝缘势垒附近的耗尽层会减小很多。结果是，甚至是一束微弱的光也会使在某一偏压下的电流增加几个量级。这可以直接应用于光探测器或光开关。
按照本发明，二极管也可以用作光电二极管，光由雪崩效应产生。其中电子由价带产生，同时产生一个空穴。产生的空穴和电子复合从而产生光。
在另一个实施例中，所述器件的沟道的电学和光学参数可能会对吸收在器件表面上的某一种类的少量分子、甚至是单个分子很敏感，因此所述器件可以用作这样的分子的传感器。
按照本发明，采用基本上一个制作步骤或至少非常少的工艺步骤来制作纳米尺度的集成电路是可能的，所有的步骤都是为了形成特征的单一图形。可以采用制作刻蚀器件的任何适用的方法，包括电子束光刻和上面提到的纳米刻印法。这和制作集成电路的现有工艺比较，要大大简化了，现有工艺所用的多步法包括叠加和对准不同线条和图形多个步骤。尽管如此，本发明可以结合形成包括多电路元件的大面积的门的后续步骤，而不破坏制作工艺的必要的简单性。
附图的简单描述
现参照附图，结合例子描述本发明的优选实施例，其中附图为：
图1A-1E为包含一个二极管的本发明第一实施例的示意图及一扫描电镜像；
图2-6为图1中所示的二极管器件的实验的电流-电压特性的图表，但是随着特性的变化，给出了不同的工作特性；
图7是图1二极管的几种变更形状的示意图；
图8A-8B是包括一个桥式整流器的本发明的另一个优选实施例；
图9A-9C是包括一个OR门的的本发明的另一个优选实施例；
图10A-10C是包括一个AND电路的本发明的另一个优选实施例；
图11A-11B是包括一个具有可调节阈值的二极管型的器件的本发明的另一个优选实施例，所述的二极管型的器件也可以用作一个晶体管型器件
图12是本发明的负微分电阻(NDR)的特性曲线；
图13是采用图12的器件的一个GHz振荡器的示意电路图；
图14和15是结合有扫描矩阵的图16的实施例的示意图；
图16是包括一个光电二极管的本发明的另一个实施例的示意图。
优选实施例的描述
微电子的行程图(roadmap)早已表明，我们将很快达到传统半导体器件的极限，不久的将来的集成电路必须是建立在新概念基础上的纳米器件。而且，非常可取的是，这些新的纳米器件能制作在标准的硅片上。尽管努力使纳米器件在室温下工作，但是成效甚微。原因是，所建议的大多数的纳米器件至今仍然要求大约几个纳米的特征尺寸。
本发明包括二极管型器件。类二极管器件的电流-电压特性就像传统的二极管，但是阈值电压(从0V到几伏)和电流级别(从nA到μA)都可以通过简单地改变器件的几何形状而调制几个量级，并不需要通过掺杂、扩散等改变基质材料(host material)的特性。优于一个pn二极管的是，在反向偏压下的这种二极管的漏电流低得可以忽略不计。三端器件可提供晶体管及二极管的功能，意味着在电路制作中有很大的灵活性。当所述器件在改进的设计中被用作三端器件时，所述器件会表现出晶体管和二极管的功能，这意味着其在电路制作中具有更大的灵活性。
虽然所述器件现在是制作在InGaAs/InP材料上，但是所述器件也能可靠地和可重复地制作在硅片上，因为工作原理不取决于高的电子迁移率。正如下面将要表明的，全部的逻辑门族(a full family of logicgates)，如或，与和非，能够仅仅通过在衬底上简单地刻蚀凹槽就能制作。因此，本发明将大大简化二极管型器件以及集成电路的制造，因此极大的降低了产品成本。
现参看图1，图1A和1E是一个二极管型器件的扫描电镜(scanning electron microscope)(SEM)像。电极4，6位于InGaAs/InP衬底2的左侧和右侧，中间的绝缘线8(这里是刻蚀沟槽)将衬底分为左区和右区10，12。刻蚀的沟槽宽度约为100nm。为制作该器件，我们首先在InGaAs/InP衬底上涂(spin)一层电子束抗蚀剂(ZEP-520)，其包含在表面下大约50纳米的导电层(移动电子)。然后利用电子束光刻得到所设计的图形。抗蚀剂经过电子束曝光后，进行显影，然后，采用湿法化学刻蚀(wet chemincal etching)形成约100nm深的沟槽，即刻蚀穿过导电层从而形成了绝缘线。
在线8的中心处，形成了两个线区16，18，它们从线8延伸到衬底区12上。线16和18垂直于线8的长度方向，其长度约为500nm。因此，所刻蚀的沟槽不仅确定了一个仅延伸到区域12的窄沟道，而且破坏了沿沟道电流方向的反转对称性。细长沟道20宽度约50nm，其为衬底中的迁移电子从衬底的左侧10移动到右侧12或以相反方向移动，提供了电子移动路径。
在对端子4，6不施加电压的条件下，在沟道20内将存在耗尽区22，如图1B，耗尽区22邻近线区16和18，这样，仅仅一个很窄的电流路径可用于电子导电。这些耗尽区是由于刻蚀表面的表面态和费米能级形成的。这些耗尽区被显示为表明它们在通过沟道的电子输运上所起的作用。如图1C所示，当在端子6上施加正电压，在端子4上施加负电压时，在线区16，18的外侧存在正电压，这样，通过静电地降低沟道内的势垒，使得耗尽层的尺寸减小。在这种情况下，电子导电，从而电流会很大。
在图1D中，当将电压电极反转时，使得正电压施加在端子4上，负电压施加在端子6上，存在于线区16，18外侧的负电压使得沟道内的势能静电地提高。这产生一个窄得多的沟道或者甚至一个整个夹断的沟道。在后一种情况中，考虑到沟道的很长的长度，载流子不能从一端穿入到另一端。因此，和相反电压极性不同，只有一点儿或甚至没有电流流经沟道，这意味着形成了类二极管功能，如图1E所示。
而且，在没有pn结产生时，少数载流子的数量可以忽略。因此，在反向偏压的情况下，漏电流会非常小，实验上观察其小到pA以下。
图2-6为图1所示的二极管型器件的实验的电流-电压特性的图表，但随着二极管特性的变化给出了不同的工作特性。图2为类似于图1的器件的特性(但沟道长度为700nm，宽度为40nm)。可以看到，端子4，6间形成高于0.9V的电压时，通过沟道20的电流增加得非常迅速，以致于在电压为2v时，有约6微安的电流。在低于0.9v时，观察不到电流。这些特性是在4.2°K的温度时给出的。
在图3中，调整细长沟道20的尺寸(沟道长度为1000nm，宽度为50nm)，以致于阈值电压降到了0.02V以下，即非常接近于0。
在图4中，所示器件具有的沟道长度与图3中的一致。所示的特征曲线是室温下测得的。一条不是很好的特征曲线被给出，显示了在反向偏压时具有一点儿电流的情况，其中的电流可以通过优化，如稍稍减小沟道宽度等，减小到零。在下面的图10B和10C中，这种不是很好的特征曲线在一些逻辑电路中是可取的。
参考图5，调整沟道尺寸(宽20n，长70nm)以便具有约2V的大的正向阈值电压。这个曲线在室温下测得。
在图6中，具有图3中的沟道尺寸的器件的特征曲线是在240°K时测得的。阈值电压正好为0V，在反向偏压的条件下没有电流。该特征曲线接近理想二极管，没有明显的漏电流，具有零阈值电压。
现在参看图7，这显示了确定沟道20的线区16，18的几何形状的变化。在图7A中，线16，18从线8开始，向内倾斜变细，以致于沟道20的宽度在线16，18的自由端处最小。这样可以很好的控制电流。
在图7B中，线区16，18以相反方向变细，以致于细长沟道20的宽度在紧邻线8处最小，在线16，18的自由端处最大。
在图7C中，线区16，18呈城堡状，以致于沟道20的宽度在线16，18彼此接近处的小值a与线16，18彼此远离区域中的大值b之间变化。这种结构可以产生非线性量子输运效应。
在图7D中，线区16，18从线8开始彼此相对向外弯曲，直到达到最大间距m，由此线向内回弯到宽度d以等于在区8处的宽度d。这种结构可以产生非线性量子输运效应。在全部的图7中，沟道的宽度没有明显超过100nm。
现参看图8A到8B，本发明的第二实施例包括一个桥式整流器，如图8A中所示意出的，一个变化的电压加在端子40，41两端，在端子44，46得到单极整流电压。
这个桥式整流器的执行过程如图8B所示，其中一个InGaAs/InP衬底被分成基本上四个区域50，52，54，56。这些区域被绝缘线分开，线60具有由线区68，66所限定的细长沟道62，64，使区域50与52，54互相连接。绝缘线70将区域52和54完全分开。绝缘线80具有限定细长沟道86和88的线区82和84，它们允许电流在区域56和区域52，54之间流动。端子40，42分别连接到区域52，54，使得在这些区域存在交变电压。端子46连接到区域50而端子44连接到56。
因此，在端子40上施加有正相位、在端子42上施加有负相位的操作中，电流受到激励经过沟道62，而被禁止通过沟道64。由于在区域56的电压相对于存在于区域52中的正电压将为负，所以沟道86将被耗尽。然而，由于区域56内的电压相对于存在于区域54中的大的负电压将为正，所以沟道84却将被开通。因此，电流将能通过沟道62从区域52到达区域60，从而在端子46处产生正电压。电流将能通过沟道84从区域56到达区域54，从而导致在端子44处从而产生负电压。
当端子40，42处的极性反转时，负电压被施加到区域52，同时正电压施加到区域54，然后以与上述方式类似的方式，沟道64将被开通以在区54和50间产生电流，从而在端子46处产生一个正电压。沟道86将被开通以使区域52和56之间有电流流动，从而在端子44处产生一个负电压。因此形成了全波整流器作用。
因此，由绝缘线所限定的沟道62对应于图8A中左上角的二极管。类似地，沟道86对应于右上方的二极管，沟道64对应于左下方的二极管，沟道84对应于图8A中右下方的二极管。因此仅仅通过绝缘线的制作，桥式整流电路就形成了。这表明本发明基本上简化了器件和电路的设计和制作，从而极大的减少了产品成本。
现参看图9，一个OR门仅通过在导电电路上绝缘线的制作就被实现。图9B是一个等效电路。在图9C中，一个OR门装置的实现是通过将衬底分为三个区域100，102，104，每个区域有各自的端子106，108，110。衬底区由绝缘线112，114所形成，而细长的电流路径沟道116，118由绝缘线区120和122在区域100和102间及区域104和102之间产生。
当正电压加在端子106和110的任一端时，相应的电流沟道116，118将被开通使得电流流动，正电压被传到输出到端子108。当负电压加在端子106，110上的情况下，电压不能通过沟道116，118传输，从而端子108处的输出电压将保持很低。很明显，图9C中的沟道116对应于图9B中的上部的二极管，而沟道118对应于另一个二极管。当一个正电压加到端子106和110的任一端时，相应的沟道116，118将被开通使得电流通过，正电压被传输到输出端子108。在一个逻辑低电压加到端子106和110上的情况下，在端子108上的输出将保持很低。
现参看图10A，提供一个AND门装置。图10B显示一等效电路。在图10C中，通过将衬底分为四个区域152-158而形成一AND门，其中每个区域具有各自的电极162-168。衬底区域通过绝缘线170-176而形成，而且细长的电流路径沟道180-184被形成，以限定二极管。注意，沟道180要比沟道182和184稍宽，使得沟道180产生的特征曲线和图4中在低偏压下有一定电导的特征曲线类似，而沟道182和184产生的特征曲线和5中的类似。最好地，是产生如图6中的理想的特征曲线。在工作中，一正的电源电压(rail voltage)加到端子162。当逻辑高电压加到端子164，166上时，二极管182，184是反向偏置的，正的电源电压通过沟道180传输到输出电极168上。当任一输入电极164，166上具有所施加的逻辑低电压时，由于二极管180是反向偏置的并且有很大电阻，所以相应的二极管变成正向偏置的并且其上仅有一点儿压降。结果是，输出端处的电压将是一个逻辑低信号。因此，与功能被形成。这个电路可以使用NDR，正如下面参考图12B所描述的，用于达到零电流。
现参看图11A，显示有一个三端晶体管器件。设计是基于图1B设计的基础，而且类似的路径由相同的附图标记表示。
绝缘线8将衬底分为左区10和右区12，它们分别有各自的触点200，202。垂直延伸到线8的绝缘线16，18限定了一个在区域10和12之间延伸的窄沟道206。另外，为了限定另一个衬底区域14，另一条绝缘线212从线16的自由端平行延伸到线8。该区域还有另一个触点204。因此，一个附加绝缘线212限定了一个侧门路区(side gateregion)204。侧门端子204类似于常规的场效应晶体管(FET)的门。在一给定的施加到所述侧门上的电压，在端子200和202之间的测量结果仍然显示出一类二极管的特性曲线。然而，通过改变侧门上的电压，二极管(端子200和202之间)的阈值电压被调节。因此，所述器件可以被看作具有可调制阈值电压的二极管，这在图11B中能用符号表示。
由于导电性，从而沟道206的电流能通过在侧门上施加一电压而被大幅调节，所述器件也具有场效应晶体管的功能。这使得例如全部逻辑门，包括NOT，NAND，NOR，XOR门等的设计高效率且低功耗。通过在输出端子204上的电压反转会产生NOT或反转功能。一个二极管元件和晶体管元件的结合为逻辑电路提供缓冲元件，且实现级连以形成更大的电路。实际上，这些器件和门本质上是NMOS，和现在用的CMOS相反，因此具有低功耗。
参看图12，显示的是对于一定尺寸的沟道(这里长1微米，宽50纳米)的情况，室温时在反向偏置条件下显出一明显的负微分电阻(NDR)特性曲线。换句话说，在一定电压范围内，所施加的电压的增加会导致一减小的电流。NDR器件被广泛应用作高速电子振荡器中的核心元件。振荡器的速度可以是数百GHz，甚至THz。
图13为基于一NDR器件的振荡电路。图1中所示的形式的二极管130平行地和一电容器132和电感134连接。电压源136提供电源。振荡的信号在负载138和该二极管的两端产生。当振荡器以高频工作时，所产生的微波可以直接从所述器件的表面直接辐射出去。这工作在VHF，UHF以及GHz段是有用的，一个这样的例子是用于光电子领域的40GHz的开关。
参看图16，示意性地显示有形成本发明的另一实施例的一个光电二极管160，与图1中相似的部分用相同的附图标记表示。光电二极管利用雪崩效应，即在反向偏置的条件下发生，其中从价带产生电子并留下空穴。所产生的空穴和电子复合，同时产生光。当电场非常局部化时，通常就会发生雪崩效应，而二极管在沟道自由端沿沟道方向产生一个局部的电场。区域162中的场强足够大，使得离开价带的电子和其他电子碰撞，迫使这些电子也离开价带；空穴经历类似的过程；从而产生雪崩效应。
图14是一个元件矩阵的示意图，每个元件包括一个如图16所示的光电二极管。光电二极管由行地址线144和列地址线146编址。这产生了一个随机访问的光发射源阵列，它具有易于制造、便宜及易于集成的优点，非常大的阵列是实用的。而缺点是可能较低的光产生率，在这不是一个大问题而产品成本或集成密度是主要问题的情况下，这是一个实用的选择。图14的优点是单个光电二极管、及单个行和列地址线容易识别。
图15是图14更实用一些的版本，其中每个光电二极管160的电连接是用地址线144，146集成在一起的。因此，每个光电二极管元件有绝缘沟道150，向有关的列地址线146延伸，以经过衬底区152对其提供电连接。每个光电二极管元件有绝缘沟道154，向相连的行地址线144延伸，以经过衬底区156对其提供电连接。
在图14和15中，地址线可以是金属的或半导体材料的，和每个二极管的衬底2的材料一样。
由于上面所讨论的每个器件因为窄的沟道和表面对沟道旁侧的主导地位而对光都是很敏感的，所以这样的一个阵列对于具有高空间分辨率的光方向还是有用的。而且当当浸入溶液中时，它可以用来探测空间分布，如分子浓度的空间分布。
考虑到上面的例子，本发明的器件和电路从器件、材料、及电路的观点来看都具有许多明显的优点。
器件的观点
和传统的二极管相比较，新器件概念有很多明显的优点，如：
简单：制作器件只是通过写线(或沟槽)，如图1a中所示，
便宜：只需一个制作步骤，不需要多模版对准，因此适用于，如纳米刻印技术，
可重复制造：器件的特征尺寸能够被设计得大于30nm或50nm，因此它能够被重复而可靠地制作。
以后10年或20年的好的器件/特征尺寸：器件的特征尺寸在10到100nm之间，器件的尺寸从50nm到1000nm。因此，它符合“关于半导体的国际技术路线图”所预言的下一代逻辑集成电路的需要。
材料的观点
由于工作原则并不要求高电子迁移率，因此SSDs可以很容易做到标准的硅片或其他材料上，如Ge，GaAs，InP，InAs。
电路的观点
用一个步骤制作电路：上面所述显示了一些这样的例子，其中黑线是，例如，刻蚀的沟槽，包括a)桥式整流器，其中通过将一交流电压施加到较上和较下的端子上，在左和右侧端子之间会产生一个直流电压，b)逻辑OR，其中如果左边的两个输入端子中的任何一个上加有一逻辑高压，那么输出将是一逻辑高输出。在这两种情况下，器件以及电路仅在一个制作步骤中通过写/刻蚀线来制作的，而不是通过要求精确对准的多步法中的掺杂或门控等，来制作。
完整的逻辑族：其他逻辑元件如AND和NOT也被设计过。因此，一个新的、完整的逻辑元件族能够被制作。基于这些基本的逻辑制作模块，理论上本领域的技术人员可以实现全部功能的、硅基的、逻辑电路，如加法器。另一个值得注意的优点是，逻辑电压级易于调节以满足，例如，标准的CMOS电路的级别。
极低的发热和功耗：器件使用纳米沟道，因此电流低。实验中，我们可以简单地通过改变沟道宽度，将电流水平调到远小于nA。预计在2014年，一个典型的微处理器中将包括4×109个逻辑元件。甚至用我们现在的原始器件，总功耗小于10W，低于预期/要求值183W很多。

Claims (16)

1.一种电路元件，包括：支持移动电荷载流子的衬底，在该衬底表面上形成的绝缘特征，用以限定在绝缘特征两侧的第一和第二衬底区域，该绝缘器件包括第一和第二区，它们的位置彼此接近但间隔开以便形成一个细长的沟道，该沟道提供了一条在衬底中从第一区到第二区的电荷载流子流动路径，以及
其中，所述的细长沟道的尺寸及排列使得该载流子流动路径的参数取决于所述第一区和第二区的势差。
2.根据权利要求1的元件，其中所述的电路元件包括一个二极管。
3.根据权利要求1或2元件，其中所述的细长沟道的长度至少约为100纳米。
4.根据前面所述权利要求中的任何一个的元件，其中的细长沟道的宽度小于500纳米，最好小于100纳米，而且最好约为30到50纳米。
5.根据前面所述权利要求中的任何一个的元件，其中的绝缘特征由分隔所述第一衬底区和第二衬底区的第一条绝缘线和以一定角度延伸到第一条绝缘线并且限定所述的细长沟道的第二条绝缘线所确定。
6.根据前面所述权利要求中的任何一个的元件，其中的细长沟道只延长到仅第一和第二衬底区中的一个，使得所述的第一和第二区受到存在于所述的那个区域的电压的作用。
7.一种全波整流电路，其中，一衬底被绝缘线至少分隔为四个区域，每个区域有各自的电子终端，而且为了形成用于提供一个全波整流作用的二极管，细长沟道被选择地形成在所述四个区域之间的所述绝缘线内，其中每个二极管如权利要求2中所述。
8.一个OR门，其中衬底被绝缘线分为至少三个区，第一个区提供第一个输入端，第二区提供第二输入端，第三个区提供一个输出端；在所述的第一区和第三区之间形成第一细长沟道，在第二区和第三区之间形成第二个细长沟道，每个沟道提供根据权利要求2的一个二极管，
由此，使得在适当的电压施加到输入端时在各区之间的有电流流动，由此，在输出端获得一个反映OR特性的输出电压。
9.一个AND门，其中一衬底由绝缘线被分为至少第一，第二和第三三个区，第一区提供第一输入端，第二区提供第二输入端，第三区提供一个输出端；在第一区和第三区之间形成第一细长沟道，在第二区和第三区之间形成第二细长沟道，每个沟道提供根据权利要求2的一个二极管；
由此，使得在适当的电压施加到所述第一输入端和第二输入端时在各区之间的有电流流动，由此，在输出端获得一个反映AND特性的输出电压。
10.根据权利要求9所述的电路，包括第四衬底区，该第四衬底区用作电压电源并且通过沟道与所述第三区连接，提供根据权利要求1的一个元件，并用作一电阻器。
11.根据权利要求1或2的元件，其中的细长沟道具有负微分电阻特性。
12.一振荡电路，包括一个或多个电抗元件，以及一个根据权利要求11的元件。
13.根据权利要求2的元件，形成一光电二极管，其中所述的沟道的尺寸使得形成一个区，其中雪崩效应在电压作用下产生，以致于产生光。
14.一光发射的矩阵阵列，包括行和列地址线，其中该矩阵的每个元素是一根据权利要求13的一个光电二极管。
15.根据权利要求2的元件，它的排列使得当受到光或溶液中的各种分子形式作用时，产生一可探测的电流。
16.一光探测矩阵阵列，包括行和列的地址线，每个矩阵的元素是一个根据权利要求15的器件。
CNB028085086A 2001-04-20 2002-04-18 纳米电子器件和电路 Expired - Lifetime CN100377354C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0109782.3A GB0109782D0 (en) 2001-04-20 2001-04-20 Nanoelectronic devices and circuits
GB0109782.3 2001-04-20

Publications (2)

Publication Number Publication Date
CN1669144A true CN1669144A (zh) 2005-09-14
CN100377354C CN100377354C (zh) 2008-03-26

Family

ID=9913182

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028085086A Expired - Lifetime CN100377354C (zh) 2001-04-20 2002-04-18 纳米电子器件和电路

Country Status (12)

Country Link
US (1) US7224026B2 (zh)
EP (1) EP1380053B1 (zh)
JP (1) JP4902094B2 (zh)
KR (1) KR100884040B1 (zh)
CN (1) CN100377354C (zh)
AT (1) ATE363733T1 (zh)
AU (1) AU2002308010B2 (zh)
CA (1) CA2444681C (zh)
DE (1) DE60220394T2 (zh)
ES (1) ES2287309T3 (zh)
GB (1) GB0109782D0 (zh)
WO (1) WO2002086973A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431106B (zh) * 2008-12-05 2012-06-06 中山大学 基于负微分迁移率的平面纳米电磁辐射器结构
CN103219944A (zh) * 2013-04-23 2013-07-24 华南师范大学 一种基于低维半导体结构的倍频器
CN104112752A (zh) * 2014-05-16 2014-10-22 华南师范大学 具有相位锁定功能的平面纳米振荡器阵列
CN108598258A (zh) * 2018-04-27 2018-09-28 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件
CN112219280A (zh) * 2018-07-06 2021-01-12 索尼半导体解决方案公司 光接收元件、测距模块和电子设备

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0109782D0 (en) * 2001-04-20 2001-06-13 Btg Int Ltd Nanoelectronic devices and circuits
JP3908503B2 (ja) * 2001-10-30 2007-04-25 富士通株式会社 光スイッチ
US7838875B1 (en) 2003-01-22 2010-11-23 Tsang Dean Z Metal transistor device
GB0415995D0 (en) * 2004-07-16 2004-08-18 Song Aimin Memory array
US7874250B2 (en) * 2005-02-09 2011-01-25 Schlumberger Technology Corporation Nano-based devices for use in a wellbore
JP2008544477A (ja) 2005-05-09 2008-12-04 ナノ イープリント リミテッド 電子デバイス
US20080253167A1 (en) * 2007-04-16 2008-10-16 Ralf Symanczyk Integrated Circuit, Method of Operating an Integrated Circuit, Method of Manufacturing an Integrated Circuit, Active Element, Memory Module, and Computing System
GB2467316B (en) 2009-01-28 2014-04-09 Pragmatic Printing Ltd Electronic devices, circuits and their manufacture
GB2462693B (en) * 2008-07-31 2013-06-19 Pragmatic Printing Ltd Forming electrically insulative regions
GB2473200B (en) 2009-09-02 2014-03-05 Pragmatic Printing Ltd Structures comprising planar electronic devices
GB2475561A (en) 2009-11-24 2011-05-25 Nano Eprint Ltd Planar electronic devices
US20120305892A1 (en) * 2010-12-08 2012-12-06 Martin Thornton Electronic device, method of manufacturing a device and apparatus for manufacturing a device
JP5594780B2 (ja) * 2011-02-28 2014-09-24 日本電信電話株式会社 半導体回路
GB2532895B (en) 2012-02-21 2016-07-13 Pragmatic Printing Ltd Substantially planar electronic devices and circuits
JP5814194B2 (ja) * 2012-07-27 2015-11-17 日本電信電話株式会社 半導体論理回路
EP2731263A1 (en) * 2012-11-08 2014-05-14 Université Montpellier 2 Sciences et Techniques Device and method for mixing electromagnetic waves with frequencies up to the THz range
EP2731264A1 (en) * 2012-11-08 2014-05-14 Université Montpellier 2 Sciences et Techniques Device and method for direct demodulation of signals with carrier frequencies up to the THz range
CN103489937B (zh) * 2013-10-11 2017-01-25 中国科学院半导体研究所 一种非对称沟道量子点场效应光子探测器
FR3030886B1 (fr) * 2014-12-22 2017-03-10 Centre Nat Rech Scient Dispositif de modulation comportant une nano-diode

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829356A (en) * 1971-04-16 1974-08-13 Nl Industries Inc Sintered ceramic bodies with porous portions
US3679950A (en) * 1971-04-16 1972-07-25 Nl Industries Inc Ceramic capacitors
EP0394757B1 (de) * 1989-04-27 1998-10-07 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
DE59010851D1 (de) * 1989-04-27 1998-11-12 Max Planck Gesellschaft Halbleiterstruktur mit einer 2D-Ladungsträgerschicht und Herstellungsverfahren
US5385865A (en) * 1990-04-26 1995-01-31 Max-Planck-Gesellschaft Zur Forderung Der Wissenschaften Method of generating active semiconductor structures by means of starting structures which have a 2D charge carrier layer parallel to the surface
JPH0411784A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 量子ポイントコンタクト装置およびその製造方法
JPH04229656A (ja) * 1990-06-13 1992-08-19 Fujitsu Ltd 量子波屈折デバイス
JPH05315598A (ja) * 1992-05-08 1993-11-26 Fujitsu Ltd 半導体装置
JP3182892B2 (ja) * 1992-07-03 2001-07-03 松下電器産業株式会社 量子素子の製造方法
JPH06140636A (ja) * 1992-10-28 1994-05-20 Sony Corp 量子細線トランジスタとその製法
GB9226847D0 (en) 1992-12-23 1993-02-17 Hitachi Europ Ltd Complementary conductive device
GB9311111D0 (en) * 1993-05-28 1993-07-14 Hitachi Europ Ltd Quantum structure devices
US5772905A (en) 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
JP3414992B2 (ja) * 1997-08-13 2003-06-09 日本電信電話株式会社 半導体光素子とその製造方法
JP3776266B2 (ja) * 1998-09-14 2006-05-17 富士通株式会社 赤外線検知器とその製造方法
TW514968B (en) 2000-09-01 2002-12-21 Btg Int Ltd Nanoelectronic devices, circuits including such devices and methods for achieving transistor action and rectifying an alternating voltage in such device
EP1251562A1 (en) 2001-04-20 2002-10-23 Btg International Limited Nanoelectronic devices and circuits
GB0109782D0 (en) * 2001-04-20 2001-06-13 Btg Int Ltd Nanoelectronic devices and circuits

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431106B (zh) * 2008-12-05 2012-06-06 中山大学 基于负微分迁移率的平面纳米电磁辐射器结构
CN103219944A (zh) * 2013-04-23 2013-07-24 华南师范大学 一种基于低维半导体结构的倍频器
WO2014173218A1 (zh) * 2013-04-23 2014-10-30 华南师范大学 一种基于低维半导体结构的倍频器
CN103219944B (zh) * 2013-04-23 2015-09-16 华南师范大学 一种基于低维半导体结构的倍频器
US9530845B2 (en) 2013-04-23 2016-12-27 South China Normal University Frequency multiplier based on a low dimensional semiconductor structure
CN104112752A (zh) * 2014-05-16 2014-10-22 华南师范大学 具有相位锁定功能的平面纳米振荡器阵列
CN104112752B (zh) * 2014-05-16 2017-03-08 华南师范大学 具有相位锁定功能的平面纳米振荡器阵列
US10263020B2 (en) 2014-05-16 2019-04-16 South China Normal University Planar nano-oscillator array having phase locking function
CN108598258A (zh) * 2018-04-27 2018-09-28 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件
CN108598258B (zh) * 2018-04-27 2021-11-09 华南师范大学 一种具有静态负微分电阻特性的太赫兹器件
CN112219280A (zh) * 2018-07-06 2021-01-12 索尼半导体解决方案公司 光接收元件、测距模块和电子设备

Also Published As

Publication number Publication date
WO2002086973A3 (en) 2003-10-16
ATE363733T1 (de) 2007-06-15
EP1380053A2 (en) 2004-01-14
CA2444681A1 (en) 2002-10-31
AU2002308010B2 (en) 2007-08-09
WO2002086973A2 (en) 2002-10-31
EP1380053B1 (en) 2007-05-30
ES2287309T3 (es) 2007-12-16
JP2004534388A (ja) 2004-11-11
CA2444681C (en) 2013-12-17
US20040149679A1 (en) 2004-08-05
CN100377354C (zh) 2008-03-26
DE60220394T2 (de) 2008-01-31
DE60220394D1 (de) 2007-07-12
GB0109782D0 (en) 2001-06-13
JP4902094B2 (ja) 2012-03-21
KR20040012755A (ko) 2004-02-11
KR100884040B1 (ko) 2009-02-19
US7224026B2 (en) 2007-05-29

Similar Documents

Publication Publication Date Title
CN100377354C (zh) 纳米电子器件和电路
Duong et al. Modulating the functions of MoS2/MoTe2 van der Waals heterostructure via thickness variation
US20100019252A1 (en) Nanowire-Based Light-Emitting Diodes and Light-Detection Devices With Nanocrystalline Outer Surface
AU2002308010A1 (en) Nanoelectronic devices and circuits
US8154007B2 (en) Silicon-quantum-dot semiconductor near-infrared photodetector
WO2007038600A2 (en) A single-photon detector and applications of same
CN101217164A (zh) 亚稳态辅助量子点共振隧穿二极管及工作条件
TWI550854B (zh) 用於穿隧場效電晶體（ｔｆｅｔ）的異質袋
Avouris Supertubes [carbon nanotubes]
Freitag Carbon nanotube electronics and devices
Woo et al. Band‐to‐Band Tunneling Control by External Forces: A Key Principle and Applications
Buchs et al. Imaging the formation of a pn junction in a suspended carbon nanotube with scanning photocurrent microscopy
Srisonphan Nanogaps mediated field effect-controlled field emission triode
KR101458566B1 (ko) 정류소자 및 그의 제조 방법
Ramezani et al. Fundamental phenomena in nanoscale semiconductor devices
Lee et al. Multiple logic functions from extended blockade region in a silicon quantum-dot transistor
Cortes-Mestizo et al. Semiconductor Surface State Engineering for THz Nanodevices
JP3866508B2 (ja) 単電子転送回路およびこの制御方法
US20240063296A1 (en) Logic gate device
EP1251562A1 (en) Nanoelectronic devices and circuits
CN1248313C (zh) 碳纳米管逻辑“或”门器件及其制备方法
US8330192B2 (en) Method for modification of built in potential of diodes
KR20020069577A (ko) 양자형 포토 트랜지스터
US20090145481A1 (en) Nano-optoelectronic devices
Batakala et al. Development and Analysis of In GaAs Nanowire Junctionless MOSFET with 10 nm gate length

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: MANCHESTER UNIVERSITY

Free format text: FORMER OWNER: BTG INTERNATIONAL LTD.

Effective date: 20061215

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20061215

Address after: University of Manchester

Applicant after: THE University OF MANCHESTER

Address before: London, England

Applicant before: BTG INTERNATIONAL LTD.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANOTECHNOLOGY ELECTRONIC PRINTING CORP.

Free format text: FORMER OWNER: UNIVERSITY OF MANCHESTER

Effective date: 20130812

Owner name: WUSHI PRINTING CO., LTD.

Free format text: FORMER OWNER: NANOTECHNOLOGY ELECTRONIC PRINTING CORP.

Effective date: 20130812

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130812

Address after: University of Manchester

Patentee after: PRAGMATIC PRINTING LTD.

Address before: University of Manchester

Patentee before: Nanotechnology electronic printing Co.

Effective date of registration: 20130812

Address after: University of Manchester

Patentee after: Nanotechnology electronic printing Co.

Address before: University of Manchester

Patentee before: THE University OF MANCHESTER

C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Durham

Patentee after: PRAGMATIC PRINTING LTD.

Address before: University of Manchester

Patentee before: PRAGMATIC PRINTING LTD.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080326