JP3414992B2 - 半導体光素子とその製造方法 - Google Patents

半導体光素子とその製造方法

Info

Publication number
JP3414992B2
JP3414992B2 JP21873997A JP21873997A JP3414992B2 JP 3414992 B2 JP3414992 B2 JP 3414992B2 JP 21873997 A JP21873997 A JP 21873997A JP 21873997 A JP21873997 A JP 21873997A JP 3414992 B2 JP3414992 B2 JP 3414992B2
Authority
JP
Japan
Prior art keywords
semiconductor
optical device
semiconductor optical
manufacturing
mixed crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21873997A
Other languages
English (en)
Other versions
JPH1168238A (ja
Inventor
浩 岡本
邦重 尾江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP21873997A priority Critical patent/JP3414992B2/ja
Publication of JPH1168238A publication Critical patent/JPH1168238A/ja
Application granted granted Critical
Publication of JP3414992B2 publication Critical patent/JP3414992B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信や光情報処
理に用いられる半導体発光素子、半導体受光素子、半導
体導波路素子等の半導体光素子およびその製造方法に係
り、特に、従来の半導体光素子よりも、発光波長、受光
可能波長、および導波路の等価屈折率が周囲温度に影響
され難い構造の半導体光素子およびその製造方法に関す
る。
【0002】
【従来の技術】光通信においては、その伝送路である光
ファイバの損失が小さい、波長1.3μmから1.6μm
の領域における半導体素子が、光源や光検出器として用
いられている。そして、それらの半導体素子にはInG
aAsP半導体混晶が用いられ、信頼性を含め良好な特
性が得られている。一方、通信に供せられ、情報量が膨
大なものとなると、従来の1個の波長を使った光通信方
式から、多数の波長を使って通信情報を増大させる波長
多重通信方式が注目を集めている。この場合には、波長
は時間経過および周囲温度の変動に対して常に一定であ
る必要があるため、複雑な波長監視および精密な温度制
御等が必要であった。
【0003】
【発明が解決しようとする課題】従来から用いられてい
るGaInAsPやGaInAlAs等の材料は、周囲
の温度変動に伴ってバンドギャップや屈折率が変動する
という欠点を持っていた。そのため、波長多重通信に、
これらの半導体材料よりなる素子を用いるときには、そ
の温度を一定にするためにペルチェ素子上に搭載する必
要があったが、これは全体の寸法を大きくし、かつ装置
の消費電力と発熱量が大きくなり、かつ高価となる問題
がある。この問題を解決するために、ビスマス(Bi)
あるいはタリウム(Tl)を含むIII−V族半導体混晶
をレーザ素子の活性層に使用することを、例えば、K.Oe
and H.Asai:IEICE Transactions Vol.E79-C, No.12,
(1996) pp.1751-1759において提案されている。しかし
ながら、これらの混晶系は熱平衡状態において安定では
ないため、所望のビスマス組成を得ることは困難であっ
た。
【0004】本発明の目的は、上記従来技術における問
題点を解消し、周囲温度の変動に対して、より安定な半
導体発光素子、半導体受光素子および半導体導波路素子
等の半導体光素子を容易に、かつ安価に作製する方法を
提供することにある。
【0005】
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明は特許請求の範囲に記載のような構
成とするものである。すなわち、本発明は請求項1に記
載のように、半導体基板上に、該基板とは異なる半導体
からなる活性領域もしくは導波領域を備えた半導体光素
子において、上記活性領域もしくは導波領域の少なくと
も一部が、少なくとも2種類のIII−V族半導体もしく
はその混晶の薄膜を構成単位とした短周期超格子からな
り、かつ上記III−V族半導体もしくはその混晶の薄膜
のうち、格子定数の最も大きい該III−V族半導体もし
くはその混晶の薄膜に、ビスマスもしくはタリウムを含
有してなる半導体発光素子、受光素子または光導波路素
子等の半導体光素子とするものである。このように、B
i(ビスマス)もしくはTl(タリウム)と他のIII族
とV族の元素よりなる材料を用い、各元素の組成を適正
に調整することによって、周囲温度が変動しても、その
等価的バンドギャップを一定の状態に保持することが可
能となる。また、短周期超格子構造を用いることによ
り、従来の上記材料を単一の混晶で実現する場合におけ
る組成制御の難しさを回避することができ、さらに、量
子細線または量子ディスクまたは量子ドット構造を用い
た場合には、状態密度の離散化のため、キャリアによる
バンドフィリングに起因する発光波長の変動をも軽減す
ることができ、より周囲温度に対して安定な半導体光素
子を実現できる効果がある。また、本発明は請求項2に
記載のように、請求項1に記載の半導体光素子を製造す
る方法であって、少なくとも2種類のIII−V族半導体
もしくはその混晶の薄膜を構成単位とした短周期超格子
からなる活性領域もしくは導波領域を形成する過程にお
いて、上記少なくとも2種類のIII−V族半導体もしく
はその混晶の薄膜のうち、格子定数のより大きい薄膜の
形成時に、ビスマスもしくはタリウムの原料ガスを供給
して、ビスマスもしくはタリウムを含有する短周期超格
子からなる薄膜もしくは細線を形成する工程を少なくと
も含む半導体光素子の製造方法とするものである。この
ように、少なくとも2種類のIII−V族半導体もしくは
その混晶の薄膜のうち、格子定数のより大きい薄膜の形
成時に、ビスマスもしくはタリウムの原料ガスを供給し
て、ビスマスもしくはタリウムを含有する短周期超格子
からなる薄膜もしくは細線を形成する工程を用いること
により、極めて容易に所望組成のビスマスもしくはタリ
ウムを導入した素子を作製できる効果がある。また、本
発明は請求項3に記載のように、請求項2に記載の半導
体光素子の製造方法において、使用する半導体基板は
{100}面から最近接<111>A、もしくは最近接
<111>B、もしくは最近接<110>、の方向に2
度から43度の範囲の角度で傾斜してなる半導体基板を
用いる半導体光素子の製造方法とするものである。この
ように、表面エネルギーの高い(411)A面を用いて
いるため、原料の基板表面におけるマイグレーションが
抑制される結果、余剰Biの凝縮を抑制することができ
る。すなわち、余剰Biが液滴として安定に存在する臨
界核を形成する前に再蒸発するため、良好な基板表面に
所望のInBi組成を有するInAsBi結晶等が得ら
れる効果がある。また、本発明は請求項4に記載のよう
に、請求項1に記載の半導体光素子において、その活性
領域もしくは導波領域が、短周期超格子からなる量子デ
ィスク構造もしくは量子ドット構造を有する半導体光素
子、もしくは上記短周期超格子の代わりにビスマスもし
くはタリウムを含むIII−V族半導体混晶を用いた量子
ディスク構造もしくは量子ドット構造を有する半導体光
素子を製造する方法において、基板表面にフォトリソグ
ラフィーもしくは集束イオンビーム加工等によって応力
場形成用の凹部を形成する第1の工程と、ビスマスもし
くはタリウムを含むIII−V族半導体混晶もしくは該混
晶薄膜と他のIII−V族半導体もしくはその混晶の薄膜
からなる短周期超格子を形成した後に薄膜の成長中断を
行い、自己形成量子ディスクもしくは量子ドットを形成
する第2の工程と、さらに障壁層を成長する第3の工程
の後に、上記第2の工程と該第3の工程を、単数回もし
くは複数回繰り返すことによって多重量子ディスク構造
もしくは多重量子ドット構造を作製する工程を含む半導
体光素子の製造方法とするものである。このように、成
長中断を行うと、例えば、InAsBi層が(411)
A面InP基板およびInGaAsP光閉じ込め層との
格子定数差による応力を緩和するために自然にInAs
Bi量子ドットを形成するが、この際、応力場形成用凹
部の存在により、InAsBi量子ドットは、系の自由
エネルギーを最小にするべく優先的に上記凹部に整列す
る効果が生じる。また、本発明は請求項5に記載のよう
に、請求項2ないし請求項4のいずれか1項に記載の半
導体光素子の製造方法において、ビスマスもしくはタリ
ウムを含むIII−V族半導体もしくはその混晶の成長時
の基板温度を200℃から500℃の範囲とする半導体
光素子の製造方法とするものである。上記基板温度は、
通常、MOVPE成長で用いられる600℃程度の拡散
律速領域では熱平衡状態に近い成長となるため、Biは
ごく微量しか導入できず、非平衡状態における成長の要
請から500℃以下の反応律速領域下での成長が必要と
なる。また、成長温度の下限は原料の分解温度によって
決まるが、プラズマアシスト等の手法を用いれば200
℃以上ならば成長可能となる。
【0006】本発明の半導体光素子は、半導体発光素子
および半導体受光素子の活性層、もしくは半導体導波路
素子の導波路層の少なくとも一部に、BiもしくはTl
を含むIII−V族材料を用いた短周期超格子を使用し、
かつ、上記材料の組成および組み合わせを適正に選択す
るものである。上記材料には、(InAsBi)m(Ga
As)n短周期超格子、あるいは(InSbBi)m(Ga
As)n短周期超格子、あるいは(InTlAs)m(Ga
As)n短周期超格子等、あるいは、それらを用いた量子
細線、量子ディスクまたは量子ドット、あるいはInA
sBi量子細線、量子ディスクまたは量子ドット、ある
いはInTlAs量子細線、量子ディスクまたは量子ド
ット等、を用いることができる。ここで、上記材料の組
み合わせにおいて、ビスマスもしくはタリウムの組成を
上げるため短周期超格子を構成するIII−V族半導体あ
るいはその混晶の薄膜のうち、格子定数のより大きい薄
膜を形成する該III−V族半導体あるいはその混晶の薄
膜にビスマスもしくはタリウムを含むことが重要な要件
となる。本発明の半導体光素子に用いる半導体材料は、
Bi(ビスマス)もしくはTl(タリウム)と他のIII
族とV族の元素よりなり、このような材料を用い、各元
素の組成を適正に調整することによって、温度が変動し
ても、その等価的バンドギャップを一定の状態に保持す
ることができる。また、本発明においては、短周期超格
子構造を用いることにより、従来の上記材料を単一の混
晶で実現する場合における組成制御の難しさを回避する
ことができる。さらに、量子細線または量子ディスクま
たは量子ドット構造を用いた場合には、状態密度の離散
化のため、キャリアによるバンドフィリングに起因する
発光波長の変動をも軽減することができ、より周囲温度
に対して安定な半導体光素子を実現することができる。
【0007】
【発明の実施の形態】以下に本発明の実施の形態の一例
を挙げ、図面を用いてさらに詳細に説明する。 〈実施の形態1〉図1(a)、(b)は、本発明の請求
項1に関する実施の形態で、リッジ型半導体レーザ素子
の断面構造の一例を示す模式図であり、分子層超格子量
子井戸層4aを用いるものである。なお、図7および図
8は、従来のリッジ型半導体レーザ素子の断面構造であ
り、それぞれ活性層がInGaAs量子井戸層、InG
aAsBi量子井戸層からなるものである。これに対
し、本実施の形態では、図1(a)、(b)に示すよう
に、量子井戸層として(InAsBi)1(GaAs)1×
20周期からなる短周期超格子構造4aを用いている。
ここで(InAsBi)1(GaAs)1は1分子層のIn
AsBiと1分子層のGaAsの積層構造を示してお
り、InAsBi分子層とはInAs単分子層のある割
合がInBiに置き換わっている構造を示すものであ
る。図1(a)は、n−InP基板上に、InGaAs
P光閉じ込め層2を設け、その上に、短周期超格子量子
井戸層4aと、InGaAsP障壁層3を交互に積層
し、p−InP層5および電極6、7を設けたリッジ型
半導体レーザ素子を示すものである。なお、(InAs
Bi)1(GaAs)1×20周期からなる短周期超格子量
子井戸層4aの細部構造については図1(b)に示す。
本実施の形態で示すリッジ型半導体レーザ素子構造の特
徴とするところは、図8に示す従来のInGaAsBi
量子井戸層を用いた素子に比べ、格子定数の大きいIn
As中のみにBiが導入されている構造であるため製造
が極めて容易である。これとは逆に、(InAs)m(G
aAsBi)nのような組み合わせでは製造が極端に困難
となる。なお、製造方法の特徴については実施例4にお
いて詳細に説明する。さらに、従来のInGaAsBi
あるいはGaAsBi混晶などは熱力学的に不安定であ
るため、例えば、半導体レーザ素子として用いる場合の
高温、高電流密度下の駆動条件において、固相拡散によ
る組成分離が生じてしまうために信頼性の上で大きな問
題となっている。一方、本発明の素子構造では格子定数
の大きいInAs中のみにBiが導入されているため材
料が熱力学的に安定しており、従来の素子構造であるI
nGa−AsBi活性層、あるいは(InAs)m(Ga
AsBi)nのような素子構造に比べて、例えば、半導体
レーザ素子として用いる場合の高温、高電流密度下での
駆動条件においても固相拡散による組成分離が起きにく
く、信頼性に優れるという特徴がある。
【0008】〈実施の形態2〉図2(a)、(b)は、
本発明の請求項1に関する第2の実施の形態を示すもの
で、短周期超格子縦方向量子井戸構造4bを用いたリッ
ジ型半導体レーザ素子の構成の一例を示すものである。
本実施の形態では、例えば、図2(b)に示すように、
短周期超格子として、(InAsBi)1(GaAs)1×
m周期からなる短周期超格子縦方向量子井戸層9を用い
ている。ここで(InAsBi)1(GaAs)1は1分子
層のInAsBiと1分子層のGaAsの積層構造を示
しており、InAsBi分子層はInAs単分子層のあ
る割合がInBiに置き換わっている構造とする。その
他の構造は、実施の形態1の図1(a)に示すリッジ型
半導体レーザ素子構造と同様である。本実施の形態にお
ける素子構造の特徴は、従来のInGaAsBi量子井
戸層を用いた素子に比べ、格子定数の大きいInAs中
のみにBiが導入されているため製造が大幅に容易とな
る。これとは逆に(InAs)m(GaAsBi)nのよう
な組み合わせでは、製造が極端に困難となる。製造方法
の特徴については実施例5において詳述する。一方、本
構造では格子定数の大きいInAs中のみにBiを導入
しているため材料が熱力学的に安定しており、従来技術
によるInGaAsBi活性層、あるいは(InAs)m
(GaAsBi)nのような構造に比べ、例えば、半導体
レーザ素子として用いる場合の高温、高電流密度下の駆
動条件においても固相拡散による組成分離が起きにく
く、信頼性に優れるという特徴を有する。
【0009】〈実施の形態3〉図3(a)、(b)は、
本発明の請求項1に関する第3の実施の形態を示すもの
で、短周期超格子量子細線4cを用いた場合のリッジ型
半導体レーザ素子構造の一例を示すものである。本実施
の形態で示す素子構造の特徴とするところは、InGa
AsBi量子細線を用いた素子に比べ、格子定数の大き
いInAs中のみにBiを導入しているため製造が極め
て容易となる。これとは逆に、(InAs)m(GaAs
Bi)nのような組み合わせでは、製造が極端に困難とな
る。なお、製造方法の特徴については実施例5において
詳述する。一方、本構造では格子定数の大きいInAs
中のみにBiが導入されているため材料が熱力学的に安
定であり、従来技術におけるInGaAsBi活性層、
あるいは(InAs)m(GaAsBi)nのような構造に
比べ、例えば、半導体レーザ素子として用いる場合の高
温、高電流密度下の駆動条件においても固相拡散による
組成分離が起きにくく、信頼性に優れるという特徴が有
ある。なお、実施の形態1、2および3においては(I
nAsBi)1(GaAs)1×20周期の短周期超格子構
造を用いたが、短周期超格子の材料の組み合わせとして
は、以下に示す材料を用いても上記と同様の効果が得ら
れる。 (InAsBi)m(GaAs)n、(InAsBi)m(I
nGaAs)n、(InAsBi)m(AlAs)n、(In
AsBi)m(InAlAs)n、(InAsBi)m(Ga
P)n、(InAsBi)m(GaAsP)n、(InAsB
i)m(AlP)n、(InAsBi)m(AlAsP)n
(InAsBi)m(InGaP)n、(InAsBi)
m(InAlP)n、(InAsBi)m(InP)n、(I
nAsBi)m(InAsP)n、(InPBi)m(Ga
P)n、(InPBi)m(InGaP)n、(InPBi)m
(AlP)n、(InPBi)m(InAlP)n、(InS
bBi)m(GaAs)n、(InSbBi)m(InGaA
s)n、(InAsSbBi)m(GaAs)n、(InAs
SbBi)m(InGaAs)n、(InSbBi)m(Al
As)n、(InSbBi)m(InAlAs)n、(InA
sSbBi)m(AlAs)n、(InAsSbBi)m(I
nAlAs)n、(InSbBi)m(GaP)n、(InS
bBi)m(InGaP)n、(InPSbBi)m(Ga
P)n、(InPSbBi)m(InGaP)n、(InSb
Bi)m(AlP)n、(InSbBi)m(InAlP)n
(InPSbBi)m(AlAs)n、(InPSbBi)m
(InAlAs)n、(TlInAs)m(GaAs)n
(TlInAs)m(InGaAs)n、(TlInAs)m
(AlAs)n、(TlInAs)m(InAlAs)n
(TlInP)m(GaAs)n、(TlInP)m(InG
aP)n、(TlInP)m(AlP)n、(TlInP)
m(InAlP)n 〈実施の形態4〉本発明の請求項2、請求項3および請
求項5に関連する半導体光素子の製造方法の第1の実施
の形態について、図4および図9を用いて説明する。一
般に、Biを含むIII−V族混晶においては、熱平衡状
態におけるBiの固溶度が非常に小さいため、非平衡状
態における成長が必要となる。特に、構成原子の原子半
径とBi原子半径の差が大きいGaAs、InPに、B
iを導入することは困難である。例えば、有機金属気相
成長法(MOVPE法)を用いて、InGaAsBiを
成長する場合に、成長温度におけるBiの蒸気圧よりは
るかに高いBi分圧下における成長が必要となるが、従
来の製造方法において、このような成長を行った場合
に、結晶中にはBiが取り込まれにくく、図9に示すよ
うに、余剰Bi原子液滴33、35を形成し、成長条件
によっては余剰Biが種となって、ウィスカ成長したI
nGaAsBi34が生成する。これに対し、図4に示
す本発明による結晶成長方法では、InAsBi層14
とGaAs層13を交互に成長するために、GaAsに
比べBiに原子半径の近いInAs中にBi(またはT
l)の導入ができる。実際に、365℃の低温で成長を
行うことにより容易に数%のInBi組成を有するIn
AsBi層14が得られた。InAsBi層14の成長
温度に関しては、通常、MOVPE成長で用いられる6
00℃程度の拡散律速領域では熱平衡状態に近い成長と
なるため、Biはごく微量しか導入できず、上記非平衡
状態における成長の要請から500℃以下の反応律速領
域下での成長が必要であった。また、成長温度の下限は
原料の分解温度によって決まるが、プラズマアシスト等
の手法を用いることにより200℃以上ならば成長は可
能である。さらに、本実施の形態では、表面エネルギー
の高い(411)A面を用いているため、原料の基板表
面におけるマイグレーションが抑制される結果、余剰B
iの凝縮を抑制することができた。すなわち、余剰Bi
が液滴として安定に存在する臨界核を形成する前に再蒸
発するため、良好な基板表面に所望のInBi組成を有
するInAsBi結晶が得られた。ここで、表面エネル
ギーの高い基板面としては、本実施の形態の(411)
A面の他、結晶面が{100}面から最近接<111>
A、あるいは最近接<111>B、あるいは最近接<1
10>、の方向に、2度から43度の範囲の角度で傾斜
した基板面を用いることができる。ここで角度が2度よ
り小さい場合には効果的な表面エネルギーが得られず、
角度が43度より大きい場合には次の表面エネルギー極
小点に達してしまうため再び効果を失うので好ましくな
い。
【0010】〈実施の形態5〉本発明の請求項2、請求
項3および請求項5に関連する半導体光素子の製造方法
の第2の実施の形態について、図5を用いて説明する。
まず、図5(a)に示すように、小角傾斜InP基板1
6上に、InGaAsP光閉じ込め層17を形成し、小
角傾斜InP基板16が{100}面から傾斜している
ことによって生じた該基板上のステップに沿ってInA
sBi層18を形成する。上記基板の傾斜角度は、ステ
ップ間隔が所望の量子細線ピッチに等しくなるように選
択する。InAsBi層18は、ステップフロー成長に
よりステップ端からテラス状に成長する。ここで、上記
InAsBi層18が所望の幅の細線を形成した時点
で、成長層をInGaAsP層19に切り換える。In
GaAsP層19の成長は、図5(b)に示すように、
次のステップ端に達したところで終了し、さらに成長層
をGaAs層に切り換えて細線を形成した後、InGa
AsP層19を同様に成長する。これらの工程を、所望
の膜厚が得られるまで繰り返すことによって、例えば、
(InAsBi)1(GaAs)1×20周期からなる短周
期超格子量子細線20を形成する〔図5(c)〕。さら
に、図5(c)に示すように、InGaAsP障壁層2
1の成長後に、さらなる量子細線を形成することによっ
て多重量子細線構造が得られる。本実施の形態では、量
子細線の材料として(InAsBi)(GaAs)1×
20周期からなる短周期超格子を用いているが、この短
周期超格子の代わりに単体の混晶であるInAsBiを
使用して同様の構造を形成することも可能である。
【0011】〈実施の形態6〉本発明の請求項4に関連
する半導体光素子の製造方法について図6を用いて説明
する。まず、図6(a)に示すように、{100}面か
ら傾斜した基板〔例えば(411)A面InP基板2
2〕上に、フォトリソグラフィー、集束イオンビーム加
工等によって応力場形成用凹部23を形成し、InGa
AsP光閉じ込め層24、InAsBi層25を順次成
長する。(図中、ステップは模式的に示したものであ
り、その密度は(411)A面とは対応していない。次
に、成長中断を行うと図6(b)に示すように、InA
sBi層25が(411)A面InP基板22およびI
nGaAsP光閉じ込め層24との格子定数差による応
力を緩和するために自然にInAsBi量子ドット26
を形成するが、この際、応力場形成用凹部23の存在に
より、InAsBi量子ドット26は、系の自由エネル
ギーを最小にするべく優先的に上記凹部に整列する。さ
らに、InGaAsP障壁層27の成長を行うと、In
GaAsP障壁層27は、成長初期において界面自由エ
ネルギーが大きくなるInAsBi量子ドット26上を
避けて成長する結果、InGaAsP障壁層27上に、
再び凹部が形成される。したがって、上記成長工程を繰
り返すことにより、図6(c)に示すように、整然と配
列した多重量子ドット構造が形成される。また、本実施
の形態では、{100}面から傾斜した基板を用いてい
るが、{100}面を用いた場合でも、成長条件を選択
することにより、上記同様の多重量子ドット構造の製造
を行うことができる。
【0012】
【発明の効果】本発明による半導体光素子は、その活性
領域あるいは導波領域の少なくとも一部が、ビスマスも
しくはタリウムを含むIII−V族半導体薄膜、あるいは
その混晶薄膜を層構造中に有する短周期超格子からなる
ため、温度変動に対して、発光波長、または受光波長、
あるいは導波路の等価屈折率の変化が小さいという特性
がある。さらに、量子細線、量子ディスクまたは量子ド
ット構造を用いた場合には状態密度の離散化のため、キ
ャリアによるバンドフィリングに起因する発光波長の変
動をも軽減することができ、より周囲温度に対して安定
な半導体光素子を実現することができる。さらに、本発
明による半導体光素子の製造方法を用いれば、良好な基
板表面を保持しつつ所要のBiもしくはTl組成を有す
る半導体光素子の活性領域もしくは導波領域を、従来の
方法に比べ極めて容易に作製することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1で例示した半導体光素子
の構成の一例を示す模式図。
【図2】本発明の実施の形態2で例示した半導体光素子
の構成の一例を示す模式図。
【図3】本発明の実施の形態3で例示した半導体光素子
の構成の一例を示す模式図。
【図4】本発明の実施の形態4で例示した半導体光素子
の構成の一例を示す模式図。
【図5】本発明の実施の形態5で例示した半導体光素子
の製作過程の一例を示す模式図。
【図6】本発明の実施の形態6で例示した半導体光素子
の製作過程の一例を示す模式図。
【図7】従来の半導体レーザ素子構造の一例を示す模式
図。
【図8】従来の半導体レーザ素子構造の一例を示す模式
図。
【図9】従来のInGaAsBi層を成長した場合の成
長表面状況を示す模式図。
【符号の説明】
1…n−InP層 2…InGaAsP光閉じ込め層 3…InGaAsP障壁層 4a…(InAsBi)1(GaAs)1×20周期からな
る短周期超格子量子井戸層 4b…短周期超格子縦方向量子井戸層 4c…(InAsBi)1(GaAs)1×20周期からな
る短周期超格子量子細線 4d…InGaAs量子井戸層 4e…InGaAsBi量子井戸層 5…p−InP層 6…電極 7…電極 9…(InAsBi)1(GaAs)1×m周期からなる短
周期超格子縦方向量子井戸層4bの一部 11…(411)A面InP基板 12…InGaAsP光閉じ込め層 13…GaAs層 14…InAsBi層 15…余剰Bi原子クラスタ 16…小角傾斜InP基板 17…InGaAsP光閉じ込め層 18…InAsBi層 19…InGaAsP層 20…(InAsBi)1(GaAs)1×20周期からな
る短周期超格子量子細線 21…InGaAsP障壁層 22…(411)A面InP基板 23…応力場形成用凹部 24…InGaAsP光閉じ込め層 25…InAsBi層 26…InAsBi量子ビット 27…InGaAsP障壁層 30…InP基板 31…InGaAsP光閉じ込め層 32…InGaAsBi層 33…余剰Bi原子液滴 34…ウィスカ成長したInGaAsBi 35…余剰Bi原子液滴
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 H01L 33/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に、該基板とは異なる半導体
    からなる活性領域もしくは導波領域を備えた半導体光素
    子において、上記活性領域もしくは導波領域の少なくと
    も一部が、少なくとも2種類のIII−V族半導体もしく
    はその混晶の薄膜を構成単位とした短周期超格子からな
    り、かつ上記III−V族半導体もしくはその混晶の薄膜
    のうち、格子定数の最も大きい該III−V族半導体もし
    くはその混晶の薄膜に、ビスマスもしくはタリウムを含
    有してなることを特徴とする半導体発光素子、受光素子
    または光導波路素子等の半導体光素子。
  2. 【請求項2】請求項1に記載の半導体光素子を製造する
    方法であって、少なくとも2種類のIII−V族半導体も
    しくはその混晶の薄膜を構成単位とした短周期超格子か
    らなる活性領域もしくは導波領域を形成する過程におい
    て、上記少なくとも2種類のIII−V族半導体もしくは
    その混晶の薄膜のうち、格子定数のより大きい薄膜の形
    成時に、ビスマスもしくはタリウムの原料ガスを供給し
    て、ビスマスもしくはタリウムを含有する短周期超格子
    からなる薄膜もしくは細線を形成する工程を少なくとも
    含むことを特徴とする半導体光素子の製造方法。
  3. 【請求項3】請求項2に記載の半導体光素子の製造方法
    において、使用する半導体基板は{100}面から最近
    接<111>A、もしくは最近接<111>B、もしく
    は最近接<110>、の方向に2度から43度の範囲の
    角度で傾斜してなることを特徴とする半導体光素子の製
    造方法。
  4. 【請求項4】請求項1に記載の半導体光素子において、
    その活性領域もしくは導波領域が、短周期超格子からな
    る量子ディスク構造もしくは量子ドット構造を有する半
    導体光素子、もしくは上記短周期超格子の代わりにビス
    マスもしくはタリウムを含むIII−V族半導体混晶を用
    いた量子ディスク構造もしくは量子ドット構造を有する
    半導体光素子を製造する方法において、基板表面にフォ
    トリソグラフィーもしくは集束イオンビーム加工等によ
    って応力場形成用の凹部を形成する第1の工程と、ビス
    マスもしくはタリウムを含むIII−V族半導体混晶もし
    くは該混晶薄膜と他のIII−V族半導体もしくはその混
    晶の薄膜からなる短周期超格子を形成した後に薄膜の成
    長中断を行い、自己形成量子ディスクもしくは量子ドッ
    トを形成する第2の工程と、さらに障壁層を成長する第
    3の工程の後に、上記第2の工程と該第3の工程を、単
    数回もしくは複数回繰り返すことによって多重量子ディ
    スク構造もしくは多重量子ドット構造を作製する工程を
    含むことを特徴とする半導体光素子の製造方法。
  5. 【請求項5】請求項2ないし請求項4のいずれか1項に
    記載の半導体光素子の製造方法において、ビスマスもし
    くはタリウムを含むIII−V族半導体もしくはその混晶
    の成長時の基板温度を200℃から500℃の範囲とす
    ることを特徴とする半導体光素子の製造方法。
JP21873997A 1997-08-13 1997-08-13 半導体光素子とその製造方法 Expired - Fee Related JP3414992B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21873997A JP3414992B2 (ja) 1997-08-13 1997-08-13 半導体光素子とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21873997A JP3414992B2 (ja) 1997-08-13 1997-08-13 半導体光素子とその製造方法

Publications (2)

Publication Number Publication Date
JPH1168238A JPH1168238A (ja) 1999-03-09
JP3414992B2 true JP3414992B2 (ja) 2003-06-09

Family

ID=16724674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21873997A Expired - Fee Related JP3414992B2 (ja) 1997-08-13 1997-08-13 半導体光素子とその製造方法

Country Status (1)

Country Link
JP (1) JP3414992B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0109782D0 (en) * 2001-04-20 2001-06-13 Btg Int Ltd Nanoelectronic devices and circuits
JP2007525012A (ja) * 2003-06-27 2007-08-30 アプライド マテリアルズ インコーポレイテッド 低ジッタのパルス型量子ドットレーザシステム
JP2005136267A (ja) * 2003-10-31 2005-05-26 Fujitsu Ltd 半導体量子ドット素子
JP2007251089A (ja) * 2006-03-20 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 半導体積層構造の製造方法及び半導体量子ドット構造の製造方法
JP5857774B2 (ja) * 2012-02-09 2016-02-10 三菱電機株式会社 半導体受光素子
CN103367575A (zh) * 2013-06-27 2013-10-23 中国科学院上海微系统与信息技术研究所 一种提高热稳定性的稀铋半导体量子阱结构及其制备方法
CN111418120B (zh) * 2017-12-04 2022-10-21 三菱电机株式会社 电场吸收型调制器、光半导体装置及光模块

Also Published As

Publication number Publication date
JPH1168238A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
US4318058A (en) Semiconductor diode laser array
US6600169B2 (en) Quantum dash device
EP0896406B1 (en) Semiconductor laser device, optical communication system using the same, and method for producing compound semiconductor
US4855255A (en) Tapered laser or waveguide optoelectronic method
US6541297B2 (en) Method for fabricating semiconductor device and semiconductor device
EP0661784B1 (en) Semiconductor laser diode
JPH0418476B2 (ja)
JPH07235732A (ja) 半導体レーザ
JP2558744B2 (ja) 半導体レーザ素子及びその製造方法
JPH06224512A (ja) 半導体装置及びその製造プロセス
JP3414992B2 (ja) 半導体光素子とその製造方法
US4916708A (en) Semiconductor light-emitting devices
JPH07101674B2 (ja) 光半導体素子の製造方法
US7288783B2 (en) Optical semiconductor device and method for fabricating the same
US4999316A (en) Method for forming tapered laser or waveguide optoelectronic structures
Arai et al. Growth of highly strained GaInAs-GaAs quantum wells on patterned substrate and its application for multiple-wavelength vertical-cavity surface-emitting laser array
JP3132433B2 (ja) 無秩序化結晶構造の製造方法、半導体レーザの製造方法及びウィンドウ構造半導体レーザの製造方法
JPH01248585A (ja) 分布帰還形半導体レーザ
WO2023012925A1 (ja) 半導体光デバイスおよびその製造方法
JP2546381B2 (ja) 分布帰還型半導体レーザおよびその製造方法
US6275515B1 (en) Semiconductor laser device and method of producing the same
JPH0563290A (ja) 半導体レーザ
JP3298572B2 (ja) 光半導体装置の製造方法
JP2630273B2 (ja) 分布帰還型半導体レーザ
JP2679358B2 (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees