CN1668167A - 用于制造电子元件器件的方法以及电子元件器件 - Google Patents

用于制造电子元件器件的方法以及电子元件器件 Download PDF

Info

Publication number
CN1668167A
CN1668167A CN 200510055975 CN200510055975A CN1668167A CN 1668167 A CN1668167 A CN 1668167A CN 200510055975 CN200510055975 CN 200510055975 CN 200510055975 A CN200510055975 A CN 200510055975A CN 1668167 A CN1668167 A CN 1668167A
Authority
CN
China
Prior art keywords
electronic component
dielectric substrate
closed assembly
conductive foil
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510055975
Other languages
English (en)
Inventor
约翰·格里高利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stsatl
STS ATL Corp
Original Assignee
STS ATL Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0012754.8A external-priority patent/GB0012754D0/en
Application filed by STS ATL Corp filed Critical STS ATL Corp
Publication of CN1668167A publication Critical patent/CN1668167A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481Insulating layers on insulating parts, with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种电子器件,包括:预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧,并且由一层聚合物材料构成,所述聚合物材料由导电箔叠装于所述第一和第二侧;形成于叠装基片的第二侧上导电箔内的电路,所述叠装基片具有至少一个在介质材料内空穴周边中的预定位置上伸入所述周边的导电箔部分;电子元件,其厚度不大于所述基片的预选厚度,所述电子元件位于所述叠装基片的空穴内,并且在其表面上具有至少一个触点,所述至少一个触点在位置上对应于所述导电箔部分,并且对准并接触所述至少一个导电箔部分;及所述元件上的触点与所述器件的至少一个导电箔部分被焊接在一起,从而将所述电子元件固定于所述空穴内。

Description

用于制造电子元件器件的方法以及电子元件器件
本申请是由STS ATL公司于2001年2月26日所申请的、申请号为01805707.1、发明名称为“在用于容纳电子元件的基片中形成开孔或凹陷的方法”一案的分案申请。
技术领域
本发明涉及一种在基片中形成开孔或凹陷的方法。该基片最好为能够包含电子元件或集成电路的类型。这种基片的一个例子是印刷电路板(PCB)。
当电子元件特别是集成电路的电路密度增加时,与把它们连接到印刷电路板(PCB)上的接线或导体相关的问题也相应增加。具有大量互连线时(例如在微处理器件的情况中),该问题特别严重。
背景技术
已有的焊接和线路接合技术是昂贵的,并且需要笨重的仪器来在生产工艺中获得高效率。另外可能需要两次加热该焊锡;首先在制备PCB时需要加热焊锡,以及当把元件安装在PCB上时需要再次加热焊锡。
在用于电子元件的基片上形成开孔的技术是公知的,例如参见美国专利US 3,480,836,其中公开在基片上预先钻孔,然后附加具有在该凹陷上凸起的抽头的导线。该技术已进一步开发,例如在美国专利US4,927,491中,其中该基片是一个可弯曲的带子。
日本专利JP10098081公开使用碳气体激光器来在具有叠加在两侧上的铜箔的基片中切割用于开孔的外围沟槽,在第二步骤中除去剩余的基片材料。然后通过光刻对该铜箔构图,以形成固定元件的引线。
发明内容
本发明用于在PCB上提供较小的互连线直径,从而它能够作得更薄,并且不需要使用合成塑料的有引线芯片载体(PLCC)。本发明还可以用于制造具有优良特性和较低成本的芯片载体。
根据本发明的一个方面,提供了一种用于制造电子元件器件的方法,包括以下步骤:
(1)提供一个预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧,并且由介质基片材料构成,所述介质基片材料由预定厚度的导电箔叠装于所述第一和第二两侧;
(2)通过选择性地去除所述叠装介质基片第二侧上的导电箔部分而在所述叠装介质基片的第二侧上生成一个导电电路,从而在所述介质基片材料的预选容积的周边内的预定位置上,留下一个部分地伸入所述周边的导电箔电路;
(3)在所述预选容积的周边内,在所述叠装介质基片的第一侧去除导电箔,从而在所述周边内完全地暴露所述介质基片材料;
(4)全部去除所述周边内的所述介质基片材料的容积,从而在所述介质基片材料内建立一个空穴,而不损害伸入所述空穴周边内的导电电路部分;
(5)将一个电子元件从所述叠装介质基片的第一侧插入到所述介质基片材料的空穴内,所述电子元件的厚度不大于所述叠装介质基片的预选厚度,并且所述电子元件具有至少一个触点位于首先插入到所述空穴的电子元件的表面上,所述至少一个触点在位置上对应于伸入所述空穴周边内的所述导电电路部分,以便当完全插入时,所述电子元件上的触点对准并接触所述导电电路的所述伸出部分;及
(6)将所述电子元件上的触点与所述导电电路的伸出部分焊接在一起,从而将所述电子元件固定于所述介质基片材料的空穴内。
根据本发明的另一个方面,提供了一种用于制造电子元件器件的方法,包括以下步骤:
(1)提供一个预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧并且由一层介质基片材料构成,所述介质基片材料由预定厚度的导电箔叠装于所述第一和第二侧;
(2)在所述叠装介质基片的至少一侧上建立一个电路;
(3)通过选择性地去除叠装介质基片第二侧上的导电箔部分而建立用于电路的导电电路,从而留下一个与所述叠装介质基片的第二侧上的导电箔电接触的伸长抽头,所述抽头具有一个空端并且比所述基片的预定厚度长,所述抽头的空端伸入所述介质基片材料的预选容积的周边内;
(4)在所述预选容积的周边内,从叠装介质基片的第一侧去除导电箔,从而在所述周边内完全地暴露所述介质基片材料;
(5)全部去除所述周边内的所述介质基片材料的容积,从而在所述介质基片材料内建立一个空穴,而不损害伸入所述空穴周边内的伸长抽头;
(6)将所述抽头的空端通过所述空穴伸至所述叠装介质基片的第一侧;
(7)将所述抽头连接至所述叠装介质基片第一侧上的导电箔。
根据本发明的再一个方面,一种电子器件,包括:
(1)预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧,并且由一层聚合物材料构成,所述聚合物材料由导电箔叠装于所述第一和第二侧;
(2)形成于叠装基片的第二侧上导电箔内的电路,所述叠装基片具有至少一个在介质材料内空穴周边中的预定位置上伸入所述周边的导电箔部分;
(3)电子元件,其厚度不大于所述基片的预选厚度,所述电子元件位于所述叠装基片的空穴内,并且在其表面上具有至少一个触点,所述至少一个触点在位置上对应于所述导电箔部分,并且对准并接触所述至少一个导电箔部分;及
(4)所述元件上的触点与所述器件的至少一个导电箔部分被焊接在一起,从而将所述电子元件固定于所述空穴内。
根据本发明的再一个方面,提供了一种电子元件器件,包括:
(1)预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧并且由介质基片材料构成,所述介质基片材料由导电箔叠装于所述第一和第二两侧;
(2)位于所述叠装介质基片的至少一侧上的电路;
(3)通过选择性地去除所述叠装介质基片第二侧上的导电箔部分而形成的用于所述电路的导电电路,从而留下一个与所述叠装介质基片的第二侧上的导电箔电接触的伸长抽头,所述抽头具有一个空端并且比所述基片的预定厚度长,所述抽头的空端伸入所述介质基片材料的预选容积的周边内;
(4)导电箔不存在于所述预选容积的周边内的所述叠装介质基片的第一侧上;
(5)建立于所述周边内的所述介质基片材料中的空穴;
(6)所述伸长抽头的空端通过所述空穴通至所述叠装介质基片的第一侧;并且连接到所述叠装介质基片第一侧上的导电箔。
附图说明
下面参照附图举例说明本发明的优选实施例,其中:
图1示出用于在基片上形成互连线的装置的一个实施例的示意图;
图2a和2b为在使用图1中所示装置制造的基片上安装的单个元件的截面和平面原理视图;
图3a至3c为示出互连线的例子的平面示图;以及
图4示出通过一个通孔形成接头的方法。
具体实施方式
图1为示出用于在基片12上形成互连线的装置10的整体示图。装置10包括通过适当的透镜系统16聚焦的激光器14,在使用中激光被镜面18所反射。在本实施例中,使用具有50-500瓦的功率和480微米的光束直径的二氧化碳激光器。但是,为了增加输出量,可以使用更高功率和更大直径。受激准分子激光器或YAG激光器可以用作为一种替换的激光器。
为了能够充分的理解该装置,需要与其它设备相结合来考虑该装置。在此包括用于传送基片的装置,例如平板台24。用于有选择地从第一材料层上除去部分区域的装置。这可以包括光学成像器(未示出)和腐蚀槽(未示出)。用于除去基片的部分体积的装置可以是一个激光器14或者离子束蚀刻设备(未示出)或者等离子体蚀刻机(未示出)。用于从第二表面上除去材料的装置可以是能够腐蚀电导体的一种改进的腐蚀槽。与本装置相结合的这些装置由一系列微处理器(未示出)所控制。
激光器14的功率输出由微处理器20所控制。在控制激光器14的脉冲持续时间和能量的同时,微处理器20对镜面18定向并且还可以用于通过透镜系统16对激光器14聚焦。
或者通过来自能量源的大量脉冲,或者增加每个脉冲的持续时间,可以形成不同深度的凹陷。类似地,可以制造一个凹陷的阵列,在该阵列中凹陷的数目和尺寸可以变化,以制造不同的产品或者容纳不同的器件。
在图2中更加详细地示出基片23采用叠片或带子形状。例如铜(或铝)这样的金属材料的两个层面21a和21b夹住一片由例如聚乙烯(tri-thalmate)(PET)这样的可腐蚀聚合物所构成的可弯曲基片23。由于基片23是可弯曲的,因此它能够在滚轮或滚筒22a上传送。由于基片12是可弯曲的,因此在它与元件相连接之后,包含元件的基片可以绕在另一个滚轮22b上。
尽管曾经采用在100微米和600微米之间的厚度,但是在本实施例中,基片的厚度为190微米。如果插入一个硅芯片则比较理想,该芯片可从背部磨去以便具有与该基片相类似的厚度。可选地,根据半导体芯片的厚度来选择基片厚度。
可以通过使用粘合剂在基片的一个表面上叠加一片金属材料,或者通过基底材料的催化并且电镀一层厚度均匀的覆盖该基底材料的金属而用金属材料覆盖例如PET这样的非金属基底材料的基片23的至少一个表面。
基片23可以用部分完成或“未加工”形式来导入。如果它是未加工的,则需要对基片进行处理。这是通过首先用光刻胶覆盖该基片而实现的。可以通过薄的均匀喷涂方法或者使用其它已有技术来涂敷该光刻胶作为一个隔层。
然后,在两个表面上将导体路径、互连线和芯片焊接位置进行光学成像。这是在印刷电路板处理中的一个常规步骤。
使用光学成像和蚀刻过程,在基片的金属包层表面上形成电路图案。该电路图案具有附接位置,其对应于要插入到基片上的凹陷中以及连接到互连线的半导体元件(未示出)的焊接片尺寸和位置。
在与电路图案相对的材料的侧面上,在对应于要安装的半导体元件的尺寸的区域上,具有电路图案的相应焊接片。
一旦已经从上部材料除去一个区域,激光消融用于除去基片的下层聚合物层。尽管上文是针对作为基片中所用的聚合物的PET所描述的,但是可以合适地使用各种其它材料。例如,液晶聚合物(LCP)、聚酰胺、PEN/聚乙烯napa thalmate、聚氯乙烯和迈拉(商标)可以包含于或形成该基片。用于制造芯片载体的另一种适合的材料是来自杜邦公司的Thermount(商标)-一种随机芳族聚酰胺增强的叠层材料(a randomstrand aramid reinforced laminate material),尽管该材料具有差的边缘成形特性,但是它是一种非常容易被消融的材料。
激光消融以非常高的速率进行,一般在每秒300至800脉冲之间。微处理器20改变来自激光器14的脉冲的速率和持续时间。该组合能够控制和管理对于基片材料的特定性能的蒸发速率。对于在特定区域上确定的M行和N列的凹陷的给定阵列,消融出现在已知区域上精确的X和Y位置上,并且具有预定的深度。
在制造工艺中的步骤是组合式的。首先对该基片敷加涂层,然后进行光学成像。接着执行蚀刻和剥离。接着执行开孔或凹陷的激光消融。下一个步骤是等离子体和/或例如使用高锰酸钾溶液的湿化学清除处理。在该清除步骤之后,把金属淀积在刚刚形成的机械抽头结构(或者接头)上。这是通过从溶液中的沉浸合金淀积而获得的。这是一个无电极处理过程,尽管也可以使用电镀方法作为代替。所选择的金属合金必须与所选择的涂敷或焊接方法相兼容。典型的材料包括锡、金或银基的材料。
在激光消融步骤过程中,从凹陷消融的材料可以重新淀积在该基片的其它部分上。这种淀积物通常在等离子体和/或湿法清除步骤中被除去。但是,如果被消融的材料是聚酰亚胺,则难以除去。为了有助于除去该材料,可以在激光消融步骤之前在基片表面或各表面上淀积一个可选的牺牲层。该牺牲层例如可以是光刻胶。在消融之后,可以通过等离子体和/或湿法清除而容易地除去该层面,并且同时除去任何再次淀积的材料。
然后,把PCB切割成形并抛光。该造型步骤可以通过CNC工艺流程、压模或者YAG激光造型方法来实现。
电极由该蚀刻过程预先确定。在电介质的激光消融之前,通过金属蚀刻工艺而形成一系列指状连接器,这些连接器相互分离并且设置为与要插入到该凹陷或电路片中的元件或电路片的接头相对准。作为一种替换方式,在电介质材料被消融之后,在该凹陷的底部的金属层中该电极可以通过激光蚀刻而形成。可选地,在已经形成该凹陷之后,可以用激光来更改该层面中的预先蚀刻的图案(例如通过除去抽头以便空出伸长结构的端部)。
带有形成在一个表面上的接头的穿孔基片用作一个用于容纳电子元件50的搁架凹陷。最简单的实施例是具有一个或两个接头的实施例,其例如适合于容纳电容器(图3a)。晶体管需要形成三个接头,其示意图在图3b中示出。更加复杂的器件,例如集成电路(IC)、只读存储器(ROM)、随机存取存储器(RAM)或者微处理器需要多个接头51。其例子在图3c中示出。
形成电子接头的伸长金属焊接线或抽头执行双重功能。首先,它们用作通向或来自元件的电路径。其次,由于它们的机械性能,它们至少在制造工艺过程中保持元件。例如,器件可以被压紧地安装,其中器件的插入导致凸起抽头折叠,产生弹性夹持结构将该器件定位。现在已经发现镀银的接头在本应用中特别有利。
每个表面上的每个蚀刻区域的对准是关键的。但是,应当知道可以允许一定程度的容差,并且电路片位置可以偏移,以提供能够容纳和保持电子元件的适合的机械凹陷。
元件例如可以通过超声焊接和/或加压焊接方法焊接到与凹陷相邻的凸起电极上。可选地,收缩卷曲膜可以用于把元件压在电极上,或者可以使用粘接的带或抽头。
本发明可以用于创建一个凹陷阵列。该结构的一个优点是多个器件可以制作在单个基片上。
该基片可以是可弯曲的,并且能够卷曲或折叠,从而通过减小体积以便于运输。例如,在制造之前和/或之后,该基片可以保存在一个卷轴上。
可以通过任何现有的技术,例如使用空气喷射(真空)或用手放置的摘嵌机,将元件引入预先形成的凹陷中。在一个表面上产生减小空气压力的结构特别方便。该压力差使电子元件被吸入每个凹陷中,从而该元件(例如半导体芯片或电路片)可以接合到基片上。
如果本发明用于制作芯片载体电路,各个芯片载体可以被从基片的相对较大的薄片或带子上冲切、刨槽或锯开。
本发明的特殊优点是它可以获得比通常情况更平的芯片载体型面。典型地,根据本发明而制造的芯片载体厚度比电路片厚度大17微米。但是,通过使用本发明,一部分基片被除去以容纳该元件,所得的载体型面比现有技术所能获得的型面更薄。
许多不同类型的电气和电子元件可以置于该基片开孔或凹陷中。其中包括电阻器、电容器、电感器、晶体管、集成电路、调谐器、波导、压电器件、线圈和/或散热器。附加地或选代地,每个开孔或凹陷可以适合于容纳光-电器件,例如液晶器件或发光二极管。在后一种情况中,可以使用例如铟锡氧化物(ITO)这样的透明材料,从而在一个表面上形成导电条。
在上述实施例中,通过激光消融所形成的开孔一直延伸通过该基片。作为一种替代方法,可以在所有基片被除去之前停止消融而制造空白开孔或者凹陷。该技术对于在多层PCB中制作凹陷是有用的。
多层PCB具有半固化的介质层,一般为70微米厚,与导电金属层交替。可以使用激光消融处理来除去这种材料,以在下表面的金属层中暴露焊接片。具有焊锡凸块的倒装芯片电路片可以置于该焊接片之上,从而当该组件被加热时,焊锡流动并且焊接该芯片。该技术的一个优点是多层PCB的下表面层可以用于对芯片的信号输入和输出,其缩短信号导体长度并且减小传输延迟。
除了用于安装半导体或其它器件的开孔或凹陷的形成之外,还可以同时消融通过PCB的通孔。在一个优选实施例中,如图4中所示,一个伸长的金属片或抽头30被保留在通孔的底部。该片或抽头比通孔的深度更长,并且可以具有形成锯齿边缘32或者倒钩或毛刺的一端。可以通过向通孔吹气体或液体,或者使用销钉或类似的固体工具而把该片或抽头压向该通孔。随后,通过通孔的另一侧而伸出的该片或抽头的一部分可以被压接到PCB另一侧上的导电条上,从而无需常用的电镀步骤而形成一个穿通接头。在图4中,该锯齿边缘被示出与基片中通过激光消融或其它方法所形成的第二开孔或凹陷33相啮合。当用于容纳电子器件的开孔或凹陷没有在该基片中切割时,该技术还可以良好地用于常规的PCB制造中。
尽管在上述实施例中,通过由基片所承载的构图金属层执行激光消融,但是作为另一种选择,可以将其中具有相应切孔的分离金属片用作与基片相邻的掩膜。
在上述例子中,该激光消融步骤暴露伸进所得凹陷中的伸长接头。这种伸长的金属部件不一定是电气接头,而它可以形成例如用于压力开关的机械结构。
本发明已经仅仅通过例子而描述,并且例如通过使用没有具体公开的等价内容可以对所述实施例作出改变。
最后,本申请要求优先权的文件尤其是附图被包含于此以供参考。

Claims (64)

1、一种用于制造电子元件器件的方法,包括以下步骤:
(1)提供一个预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧,并且由介质基片材料构成,所述介质基片材料由预定厚度的导电箔叠装于所述第一和第二两侧;
(2)通过选择性地去除所述叠装介质基片第二侧上的导电箔部分而在所述叠装介质基片的第二侧上生成一个导电电路,从而在所述介质基片材料的预选容积的周边内的预定位置上,留下一个部分地伸入所述周边的导电箔电路;
(3)在所述预选容积的周边内,在所述叠装介质基片的第一侧去除导电箔,从而在所述周边内完全地暴露所述介质基片材料;
(4)全部去除所述周边内的所述介质基片材料的容积,从而在所述介质基片材料内建立一个空穴,而不损害伸入所述空穴周边内的导电电路部分;
(5)将一个电子元件从所述叠装介质基片的第一侧插入到所述介质基片材料的空穴内,所述电子元件的厚度不大于所述叠装介质基片的预选厚度,并且所述电子元件具有至少一个触点位于首先插入到所述空穴的电子元件的表面上,所述至少一个触点在位置上对应于伸入所述空穴周边内的所述导电电路部分,以便当完全插入时,所述电子元件上的触点对准并接触所述导电电路的所述伸出部分;及
(6)将所述电子元件上的触点与所述导电电路的伸出部分焊接在一起,从而将所述电子元件固定于所述介质基片材料的空穴内。
2、根据权利要求1的制造电子元件器件的方法,其中步骤(4)由一个激光器执行。
3、根据权利要求2的制造电子元件器件的方法,其中所述叠装介质基片移动通过激光器。
4、根据权利要求1的制造电子元件器件的方法,其中所述激光器是一个CO2激光器。
5、根据权利要求1的制造电子元件器件的方法,其中步骤(2)使用原图实现。
6、根据权利要求1的制造电子元件器件的方法,其中所述导电箔是铜和铝中的一种。
7、根据权利要求6的制造电子元件互连的器件的方法,其中所述导电箔是铜。
8、根据权利要求1的制造电子元件器件的方法,其中所述介质材料是一种聚合物。
9、根据权利要求8的制造电子元件器件的方法,其中所述聚合物是PET、液晶聚合物、聚酰胺、PEN、聚氯乙烯、聚酯薄膜和Thermount-随机芳族聚酰胺中的一种。
10、根据权利要求9的制造电子元件器件的方法,其中所述聚合物是PET。
11、根据权利要求1的制造电子元件器件的方法,其中所述基片的厚度小于200微米。
12、根据权利要求1的制造电子元件器件的方法,其中步骤包括建立导电道。
13、根据权利要求1的制造电子元件器件的方法,其中步骤(2)建立多个伸入所述空穴周边的导电抽头。
14、根据权利要求1的制造电子元件器件的方法,其中所述空穴的周边和电子元件对准。
15、根据权利要求3的制造电子元件器件的方法,其中激光器以相对高的速率发脉冲。
16、根据权利要求15的制造电子元件器件的方法,其中所述速率范围从每秒大约300至大约800个脉冲。
17、根据权利要求1的制造电子元件器件的方法,其中步骤(4)之后接着进行等离子体或湿化学清洗。
18、根据权利要求1的制造电子元件器件的方法,其中所述电路的伸出部分用作一个压力开关。
19、根据权利要求1的制造电子元件器件的方法,其中步骤(4)被执行从而建立多个相隔的空穴。
20、根据权利要求19的制造电子元件器件的方法,其中所述相隔的空穴被安排为一个阵列。
21、根据权利要求1的制造电子元件器件的方法,其中步骤(4)之后接着在伸入所述空穴周边的电路部分上淀积锡、银和金中的一种。
22、根据权利要求21的制造电子元件器件的方法,其中所述淀积部分覆盖所述叠装介质基片的全部暴露部分。
23、根据权利要求1的制造电子元件器件的方法,其中所述电子元件是一个电路片。
24、根据权利要求1的制造电子元件器件的方法,其中所述电子元件是一个半导体芯片。
25、根据权利要求24的制造电子元件器件的方法,其中所述半导体芯片是IC、ROM、RAM和微处理器中的一种。
26、根据权利要求1的制造电子元件器件的方法,其中步骤(6)通过超声焊接和压力焊中的一种而被执行。
27、根据权利要求1的制造电子元件器件的方法,其中所述叠装介质基片是可弯的。
28、根据权利要求27的制造电子元件器件的方法,其中步骤(6)之后接着将所述叠装介质基片绕在一个卷轴上。
29、根据权利要求1的制造电子元件器件的方法,其中步骤(5)使用摘嵌机、空气喷嘴和真空机中的一种而被执行。
30、根据权利要求1的制造电子元件器件的方法,其中所述叠装介质基片是带和薄板中的一种。
31、根据权利要求1的制造电子元件器件的方法,其中步骤(6)之后接着一次或多次地重复步骤(1)至(6),以便产生多个单独的电子元件器件,然后将所述单独的基片进行叠装,从而建立一个多层结构。
32、根据权利要求1的制造电子元件器件的方法,其中所述电子元件是电阻器、电容器、电感器、二极管、晶体管、IC、调谐器、波导、压电器件、线圈、散热片、光电器件中的一种。
33、根据权利要求32的制造电子元件器件的方法,其中所述电子元件是一个LED。
34、根据权利要求33的制造电子元件器件的方法,其中导电道被建立在用于将LED的叠装介质基片上。
35、根据权利要求34的制造电子元件器件的方法,其中所述导电道是透明的、且由铟锡氧化物组成。
36、根据权利要求31的制造电子元件器件的方法,其中一个暴露的导电箔的预选部分被去除以便暴露下层的介质基片材料,在所暴露的下层材料内生成一个空穴并且暴露一个埋嵌的导电箔,将一个反转芯片电路片插入所述空穴内以便与所述暴露的埋嵌导电箔进行接触,并且将所述反转芯片电路片与它焊接。
37、根据权利要求36的制造电子元件器件的方法,其中所述反转芯片电路片包括用于实现焊接的焊接片。
38、一种用于制造电子元件器件的方法,包括以下步骤:
(1)提供一个预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧并且由一层介质基片材料构成,所述介质基片材料由预定厚度的导电箔叠装于所述第一和第二侧;
(2)在所述叠装介质基片的至少一侧上建立一个电路;
(3)通过选择性地去除叠装介质基片第二侧上的导电箔部分而建立用于电路的导电电路,从而留下一个与所述叠装介质基片的第二侧上的导电箔电接触的伸长抽头,所述抽头具有一个空端并且比所述基片的预定厚度长,所述抽头的空端伸入所述介质基片材料的预选容积的周边内;
(4)在所述预选容积的周边内,从叠装介质基片的第一侧去除导电箔,从而在所述周边内完全地暴露所述介质基片材料;
(5)全部去除所述周边内的所述介质基片材料的容积,从而在所述介质基片材料内建立一个空穴,而不损害伸入所述空穴周边内的伸长抽头;
(6)将所述抽头的空端通过所述空穴伸至所述叠装介质基片的第一侧;
(7)将所述抽头连接至所述叠装介质基片第一侧上的导电箔。
39、根据权利要求38的制造电子元件器件的方法,其中步骤(4)由一个激光器执行。
40、根据权利要求39的制造电子元件器件的方法,其中所述叠装介质基片移动通过激光器。
41、根据权利要求38的制造电子元件器件的方法,其中所述激光器是一个CO2激光器。
42、根据权利要求38的制造电子元件器件的方法,其中步骤3使用原图实现。
43、根据权利要求38的制造电子元件器件的方法,其中所述导电箔是铜和铝中的一种。
44、根据权利要求38的制造电子元件器件的方法,其中所述导电箔是一种聚合物。
45.根据权利要求38的制造电子元件器件的方法,其中步骤(5)之后接着在伸入所述空穴周边的抽头上淀积锡、银和金中的一种。
46.根据权利要求45的制造电子元件器件的方法,其中所述淀积部分覆盖所述叠装介质基片的全部暴露部分。
47、一种电子器件,包括:
(1)预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧,并且由一层聚合物材料构成,所述聚合物材料由导电箔叠装于所述第一和第二侧;
(2)形成于叠装基片的第二侧上导电箔内的电路,所述叠装基片具有至少一个在介质材料内空穴周边中的预定位置上伸入所述周边的导电箔部分;
(3)电子元件,其厚度不大于所述基片的预选厚度,所述电子元件位于所述叠装基片的空穴内,并且在其表面上具有至少一个触点,所述至少一个触点在位置上对应于所述导电箔部分,并且对准并接触所述至少一个导电箔部分;及
(4)所述元件上的触点与所述器件的至少一个导电箔部分被焊接在一起,从而将所述电子元件固定于所述空穴内。
48、根据权利要求47的电子器件,其中所述导电箔是铜。
49、根据权利要求47的电子器件,其中所述介质材料是PET。
50、根据权利要求47的电子器件,其中所述预定厚度小于200微米。
51、根据权利要求47的电子器件,其中所述形成于导电箔内的电路包括导电道。
52、根据权利要求47的电子器件,其中多个导电箔部分在所述介质材料内空穴周边中的预定位置上伸入所述周边。
53、根据权利要求47的电子器件,其中所述电子元件的周边对准所述空穴的周边。
54、根据权利要求47的电子器件,其中所述叠装介质基片是带和薄板中的一种。
55、根据权利要求54的电子器件,其中所述基片包含多个空穴,所述空穴具有在与每个空穴相关联的导电箔内形成的电路,以及在每个空穴内安装一个电子元件。
56、根据权利要求55的电子器件,其中多个空穴被安排为一个阵列。
57、根据权利要求47的电子器件,其中在所述介质材料内空穴周边的预定位置上伸入所述周边内的多个导电箔部分被镀以银和金中的一种。
58、根据权利要求47的电子器件,其中多个这种基片被叠装在一起。
59、根据权利要求47的电子器件,其中具有安装于所述空穴内的电子元件的基片的最后几何形状是平面的。
60、一种电子元件器件,包括:
(1)预定厚度的叠装介质基片,所述叠装介质基片具有第一和第二侧并且由介质基片材料构成,所述介质基片材料由导电箔叠装于所述第一和第二两侧;
(2)位于所述叠装介质基片的至少一侧上的电路;
(3)通过选择性地去除所述叠装介质基片第二侧上的导电箔部分而形成的用于所述电路的导电电路,从而留下一个与所述叠装介质基片的第二侧上的导电箔电接触的伸长抽头,所述抽头具有一个空端并且比所述基片的预定厚度长,所述抽头的空端伸入所述介质基片材料的预选容积的周边内;
(4)导电箔不存在于所述预选容积的周边内的所述叠装介质基片的第一侧上;
(5)建立于所述周边内的所述介质基片材料中的空穴;
(6)所述伸长抽头的空端通过所述空穴通至所述叠装介质基片的第一侧;并且连接到所述叠装介质基片第一侧上的导电箔。
61、根据权利要求60的电子元件器件,其中所述导电箔是铜和铝中的一种。
62、根据权利要求60的电子元件器件,其中所述介质材料是一种聚合物。
63、根据权利要求60的电子元件器件,其中所述抽头被镀以锡、银和金中的一种。
64.根据权利要求63的电子元件器件,其中所述叠装介质基片的全部暴露部分被镀膜。
CN 200510055975 2000-02-28 2001-02-26 用于制造电子元件器件的方法以及电子元件器件 Pending CN1668167A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51425700A 2000-02-28 2000-02-28
US09/514,257 2000-02-28
GBGB0012754.8A GB0012754D0 (en) 2000-02-28 2000-05-26 Apparatus for forming interconnects on a substrate and related method
GB0012754.8 2000-05-26

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB018057071A Division CN100366132C (zh) 2000-02-28 2001-02-26 在用于容纳电子元件的基片中形成开孔的方法

Publications (1)

Publication Number Publication Date
CN1668167A true CN1668167A (zh) 2005-09-14

Family

ID=26244351

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB018057071A Expired - Fee Related CN100366132C (zh) 2000-02-28 2001-02-26 在用于容纳电子元件的基片中形成开孔的方法
CN 200510055975 Pending CN1668167A (zh) 2000-02-28 2001-02-26 用于制造电子元件器件的方法以及电子元件器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB018057071A Expired - Fee Related CN100366132C (zh) 2000-02-28 2001-02-26 在用于容纳电子元件的基片中形成开孔的方法

Country Status (5)

Country Link
EP (1) EP1340414A2 (zh)
JP (1) JP2003526205A (zh)
CN (2) CN100366132C (zh)
AU (1) AU2001242703A1 (zh)
WO (1) WO2001065595A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110866A (zh) * 2009-12-24 2011-06-29 深南电路有限公司 波导槽制作工艺

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213879C1 (de) * 2002-03-27 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil
DE10213881C1 (de) * 2002-03-27 2003-10-02 Infineon Technologies Ag Speichermodul mit aneinander haftenden Halbleiterchips und Herstellung sverfahren
EP2313230A4 (en) 2008-07-09 2017-03-08 FEI Company Method and apparatus for laser machining

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3608410A1 (de) * 1986-03-13 1987-09-17 Siemens Ag Herstellung von feinstrukturen fuer die halbleiterkontaktierung
JPH0793485B2 (ja) * 1988-05-16 1995-10-09 カシオ計算機株式会社 Icユニットの接続方法
DE4326424A1 (de) * 1993-08-06 1995-02-09 Ant Nachrichtentech Verfahren zum Herstellen von TAB-Filmträgern
GB2286787A (en) * 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
GB9420182D0 (en) * 1994-10-06 1994-11-23 Int Computers Ltd Printed circuit manufacture
JP3593234B2 (ja) * 1996-04-23 2004-11-24 日立電線株式会社 半導体装置用両面配線テープキャリアの製造方法
JPH1098081A (ja) * 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
FR2766654B1 (fr) * 1997-07-28 2005-05-20 Matsushita Electric Works Ltd Procede de fabrication d'une carte de circuit imprime

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110866A (zh) * 2009-12-24 2011-06-29 深南电路有限公司 波导槽制作工艺
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺

Also Published As

Publication number Publication date
CN100366132C (zh) 2008-01-30
WO2001065595A2 (en) 2001-09-07
JP2003526205A (ja) 2003-09-02
EP1340414A2 (en) 2003-09-03
AU2001242703A1 (en) 2001-09-12
CN1406452A (zh) 2003-03-26
WO2001065595A3 (en) 2002-01-03

Similar Documents

Publication Publication Date Title
US7297562B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
CN1182761C (zh) 印刷电路板及其制造方法
JP3127195B2 (ja) 発光デバイスおよびその製造方法
CN1165608A (zh) 具有导电通孔有序分布的金属化层状材料
CN1798479A (zh) 包括嵌入式芯片的印刷电路板及其制造方法
CN1128901A (zh) 制造芯片封装型半导体器件的方法
CN1625926A (zh) 用于将元件置入于基座中的方法
JP2014524625A (ja) Rfidチップモジュール
JP4535834B2 (ja) 発光素子とその製造方法
US6956182B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
US20080179724A1 (en) Microelectronics Package and Method
US7288739B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
CN1184349C (zh) 金属互连结构的形成
CN1751547A (zh) 多层基板及其制造方法
CN108055767B (zh) 一种pcb及其制造方法
EP1482547A2 (en) Standoff/mask structure for electrical interconnect
CN1668167A (zh) 用于制造电子元件器件的方法以及电子元件器件
KR102697422B1 (ko) 회로기판
CN211744837U (zh) 一种具有高精度矩形定位微槽的印制电路基板
US11018288B2 (en) Metal-base substrate and semiconductor device
JP2005094032A (ja) プリント配線板
JP4720775B2 (ja) 積層体の加工方法
KR100785731B1 (ko) 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법
WO2000046877A2 (en) Printed circuit boards with solid interconnect and method of producing the same
CN102263076B (zh) 封装结构及形成封装结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication