CN100366132C - 在用于容纳电子元件的基片中形成开孔的方法 - Google Patents

在用于容纳电子元件的基片中形成开孔的方法 Download PDF

Info

Publication number
CN100366132C
CN100366132C CNB018057071A CN01805707A CN100366132C CN 100366132 C CN100366132 C CN 100366132C CN B018057071 A CNB018057071 A CN B018057071A CN 01805707 A CN01805707 A CN 01805707A CN 100366132 C CN100366132 C CN 100366132C
Authority
CN
China
Prior art keywords
substrate
perforate
tap
sheet metal
type surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018057071A
Other languages
English (en)
Other versions
CN1406452A (zh
Inventor
约翰·格里高利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stsatl
STS ATL Corp
Original Assignee
STS ATL Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB0012754.8A external-priority patent/GB0012754D0/en
Application filed by STS ATL Corp filed Critical STS ATL Corp
Publication of CN1406452A publication Critical patent/CN1406452A/zh
Application granted granted Critical
Publication of CN100366132C publication Critical patent/CN100366132C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207—Partly drilling through substrate until a controlled depth, e.g. with end-point detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明公开了一种用于在用于容纳裸芯片的基片中形成开孔的方法，所述方法包括如下步骤：在基片的第一主表面上或附近提供一个被构图的不透明掩膜层，所述掩膜层具有与要在基片中形成开孔的位置相重叠的开孔；通过激光消融经所述开孔从基片上除去材料，从而在所述基片中形成具有用于容纳所述裸芯片的适当尺寸的开孔；在形成开孔之前，所述基片所承载的一个构图层的导电材料的一部分被有选择地除去，且所述构图层的一部分形成一系列指状连接器，这些连接器相互分离并且设置为与要插入到所述开孔中的裸芯片或电路片的接头相对准，或者所述构图层的一部分形成的具有一个自由端的抽头或者伸长的金属片保留在形成的开孔的底部，且所述抽头或者金属片比所述开孔的深度更长；将所述裸芯片上的触点与所述指状连接器焊接在一起，从而将所述裸芯片固定于所述基片的开孔中；或者通过向开孔吹气体或液体，或者使用销钉或类似的固体工具把所述金属片或者抽头压向所述开孔，且所述金属片或者抽头的突出伸向着开孔的基片另一表面部分，被压接到基片的所述表面上，形成穿通接头的基片另一表面的导电条，从而形成互连。

Description

在用于容纳电子元件的基片中形成开孔的方法
技术领域
本发明设计一种在基片中形成开孔的方法。该基片最好为能够包含电子元件或集成电路的类型。这种基片的一个例子是印刷电路板(PCB)。
当电路元件特别是集成电路的电路密度增加时，与把它们连接到印刷电路板(PCB)上的接线或导体相关的问题也相应增加。在具有大量互连线时(例如在微处理器件的情况中)，该问题特别严重。
背景技术
已有的焊接和线路接合技术是昂贵的，并且需要笨重的仪器来在生产工艺中获得高效率。另外可能需要两次加热该焊锡；首先在制备PCB是需要加热焊锡，以及当把元件安装在PCB上时需要再次加热焊锡。
在用于电子元件的基片上形成开孔的技术是公知的，例如参见美国专利US 3,480,836，其中公开在基片上预先钻孔，然后附加具有在该凹陷上凸起的抽头的导线。该技术已进一步开发，例如在美国专利US4,927,491中，其中该基片是一个可弯曲的带子。
日本专利JP10098081公开使用碳气体激光器来在具有叠加在两侧上的铜箔的基片中切割用于开孔的外图沟槽，在第二步聚中除去剩余的基片材料。然后通过光刻对该铜箔构图，以形成固定元件的引线。
发明内容
本发明的目的在于，提供一种在基片中形成开孔的方法，不使用电镀就形成贯穿基片的电路互连。
为了实现本发明的上述目的，本发明提供了一种在基片中形成开孔的方法，所述方法包括如下步骤：
a)在基片的第一主表面上提供一个被构图的不透明掩膜层，所速掩膜层具有与要在基片中形成开孔的位置相重叠的开孔；
b)通过激光消融经所述开孔从基片上除去材料，从而在所述基片中形成开孔；
c)在形成开孔之前，所述基片的与所述第一主表面相对的另一表面上所承载的一个构图层的导电材料的一部分被有选择地除去，所速构图层的一部分形成的具有一个自由端的抽头或者伸长的金属片保留在形成的开孔的底部，且所述抽头或者金属片比所述开孔的深度更长；
d)通过向开孔吹气体或液体，或者使用销钉把所述金属片或者抽头压向所述开孔，且所述金属片或者抽头穿过开孔伸向基片的第一主表面，并被压接到所述第一主表面上，形成第一主表面上的导电条，从而不使用电镀就形成贯穿基片的电路互连。
附图说明
下面参照附图举例说明本发明的优选实施例，其中
图1示出用于在基片上形成互连线的装置的一个实施例的示意图；
图2a和2b为在使用图1中所示装置制造的基片上安装的单个元件的截面和平面原理视图；
图3a至3c为示出互连线的例子的平面示图；以及图4示出通过一个通孔形成接头的方法。
具体实施方式
图1为示出用于在基片12上形成互连线的装置10的整体示图。装置10包括通过适当的透镜系统16聚焦的激光器14，在使用中激光被镜面18所反射。在本实施例中，使用具有50-500瓦的功率和480微米的光束直径的二氧化碳激光器。但是，为了增加输出量，可以使用更高功率和更大直径。受激准分子激光或YAG激光器可以用作为一种替换的激光器。
为了能够充分的理解该装置，需要于其它设备相结合来考虑该装置。在此包括用于传送基片的装置，例如平板台24。用于有选择地从第一材料层上除去部分区域的装置。这可以包括光学成像器(未示出)和腐蚀槽(未示出)。用于除去基片的部分体积的装置可以是一个激光器14或者离子束蚀刻设备(未示出)或者等离子体蚀刻机(未示出)。用于从第二表面上除去材料的装置可以是能够腐蚀电导体的一种改进的腐蚀槽。与本装置相结合的这些装置由一系列微处理器(未示出)所控制。
激光器14的功率输出由微处理器20所控制。在控制激光器14的脉冲持续时间和能量的同时，微处理器20对镜面18定向并且还可以用于通过透镜系统16对激光器14聚焦。
或者通过来自能量源的大量脉冲，或者增加每个脉冲的持续时间，可以形成不同深度的凹陷。类似地，可以制造凹陷的阵列，在该阵列中凹陷的数目和尺寸可以变化，以制造不同的产品或者容纳不同的器件。
在图2中更加详细地示出基片23采用叠片或带子形状。例如铜(或铝)这样的金属材料的两个层面21a和21b夹住一片由例如聚乙烯(tri-thalmate)(PET)这样的可腐蚀聚合物所构成的可弯曲基片23。由于基片23是可弯曲的，因此它能够在滚轮或滚筒22a上传送。由于基片23是可弯曲的，因此在它与元件相连接之后，包含元件的基片可以绕在另一个滚轮22b上。
在本实施例中，基片的厚度为190微米，也可以采用在100微米和600微米之间的厚度，但是如果插入一个硅芯片，该芯片可从背部磨去以便具有与该基片相类似的厚度则比较理想。可选地，根据半导体芯片的厚度来选择基片厚度。
可以通过使用粘合剂在基片的一个表面上叠加一片金属材料，或者通过基底材料的催化并且电镀一层厚度均匀的覆盖该基底材料的金属而用金属材料覆盖例如PET这样的非金属基底材料的基片23的至少一个表面。
基片23可以用部分完成或“未加工”形式来导入。如果它是未加工的，则需要对基片进行处理。这是通过首先用光刻胶覆盖该基片而实现的。可以通过薄的均匀喷涂方法或者使用其它已有技术来涂敷该光刻胶作为一个隔层。
然后，在两个表面上将导体路径。互连线和芯片焊接位置进行光学成像。这是在印刷电路板处理中的一个常规步骤。
使用光学成像和蚀刻过程，在基片的金属包层表面上形成电路图案。该电路图案具有附接位置，其对应于要插入到基片上的开孔中以及连接到互连线的半导体元件(未示出)的焊接片尺寸和位置。
在与电路图案相对的材料的侧面上，在对应于要安装的半导体元件的尺寸的区域上，具有电路图案的相应焊接片。
一旦已经从上部材料除去一个区域，激光消融用于除去基片的下层聚合物层。尽管上文是针对作为基片中所用的聚合物的PET所描述的，但是可以合适地使用各种其它材料。例如，液晶聚合物(LCP)、聚酰胺、PEN/聚乙烯napa thalmate、聚氯乙稀和迈拉(商标)可以包含于或形成该基片。用于制造芯片载体的另一种适合的材料是来自杜邦公司的Thermount(商标)-一种随机芳族聚酰胺增强的叠层材料(arandom strand aramid reinforced laminate material)尽管该材料具有差的边缘成形特性，但是它是一种非常容易被消融的材料。
激光消融以非常高的速率进行，一般在每秒300至800脉冲之间。微处理器20改变来自激光器14的脉冲的速率和持续时间。该组合能够控制和管理对于基片材料的特定性能的蒸发速率。对于在特定区域上确定的M行和N列的开孔的给定阵列，消融出现在已知区域上精确的X和Y位置上，并且具有预定的深度。
在制造工艺中的步骤是组合式的。首先对该基片敷加涂层，然后进行光学成像。接着执行蚀刻和剥离。接着执行开孔的激光消融。下一个步骤是等离子体和/或例如使用高锰酸钾溶液的湿化学清除处理。在该清除步骤之后，把金属淀积在刚刚形成的机械抽头结构(或者接头)上。这是通过从溶液中的沉浸合金淀积而获得的。这是一个无电极处理过程，尽管也可以使用电镀方法作为代替。所选择的金属合金必须与所选择的涂敷或焊接方法相兼容。典型的材料包括锡、金或银基的材料。
在激光消融步骤过程中，从开孔消融的材料可以重新淀积在该基片的其它部分上。这种淀积物通常在等离子体和/或湿法清除步骤中被除去。但是，如果被消融的材料是聚酰亚胺，则难以除去。为了有助于除去该材料，可以在激光消融步骤之前在基片表面或各表面上淀积一个可选的牺牲层。该牺牲层例如可以是光刻胶。在消融之后，可以通过等离子体和/或湿法清除而容易地除去该层面，并且同时除去任何再次淀积的材料。
然后，把PCB切割成形并抛光。该造型步骤可以通过CNC工艺流程、压模或者YAG激光造型方法来实现。
电极由该蚀刻过程预先确定。在电介质的激光消融之前，通过金属蚀刻工艺而形成一系列指状连接器，这些连接器相互分离并且设置为与要插入到该开孔或电路片中的电子元件或模子的接头相对准。作为一种替换方式，在电介质材料被消融之后，在该开孔的底部的金属层中该电极可以通过激光蚀刻而形成。可选地，在已经形成该开孔之后，可以用激光来更改该层面中的预先蚀刻的图案(例如通过除去抽头以便空出伸长结构的端部)。
带有形成在一个表面上的接头的穿孔基片用作一个用于容纳电子元件50的搁架开孔。最简单的实施例是具有一个或两个接头的实施例，其例如适合于容纳电容器(图3a)。晶体管需要形成三个接头，其示意图在图3b中示出。更加复杂的器件，例如集成电路(IC)、只读存储器(ROM)、随机存取存储器(RAM)或者微处理器需要多个接头51。其例子在图3c中示出。
形成电子接头的伸长金属焊接线或抽头执行双重功能。首先，它们用作通向或来自元件的电路径。其次，由于它们的机械性能，它们至少在制造工艺过程中保持元件。例如，器件可以被压紧地安装，其中器件的插入导致凸起抽头折叠，产生弹性夹持结构将该器件定位。现在已经发现镀银的接头在本应用中特别有利。
每个表面上的每个蚀刻区域的对准是关键的。但是，应当知道可以允许一定程度的容差，并且模子位置可以偏移，以提供能够容纳和保持电子元件的适合的机械开孔。
元件例如可以通过超声焊接和/或加压焊接方法焊接到与开孔相邻的凸起电极上。可选地，收缩卷曲膜可以用于把元件压在电极上，或者可以使用粘接的带或抽头。
本发明可以用于创建一个开孔阵列。该结构的一个优点是多个器件可以制作在单个基片上。
该基片可以是可弯曲的，并且能够卷曲或折叠，从而通过减小体积以便于运输。例如，在制造之前和/或之后，该基片可以保存在一个卷轴上。
可以通过任何现有的技术，例如使用空气喷射(真空)或用手放置的摘嵌机，将元件引入预先形成的开孔中。在一个表面上产生减小空气压力的结构特别方便。该压力差使电子元件被吸入每个开孔中，从而该元件(例如半导体芯片或模子)可以接合到基片上。
如果本发明用于制作芯片载体电路，各个芯片载体可以被从基片的相对较大的薄片或带子上冲切、刨槽或锯开。
本发明的特殊优点是它可以获得比通常情况更平的芯片载体型面。根据本发明而制造的典型的芯片载体厚度比模予厚度大17微米。但是，通过使用本发明，基片的一部分被除去以容纳该元件，所得的载体型面比现有技术所能获得的型面更薄。
许多不同类型的电气和电子元件可以置于该基片开孔中。其中包括电阻器、电容器、电感器、晶体管、集成电路、调谐器、波导、压电器件、线圈和/或散热器。附加地或选代地，每个开孔可以适合于容纳光-电器件，如液晶器件或发光二极管。在后一种情况中，可以使用例如铟锡氧化物(ITO)这样的透明材料，从而在一个表面上形成导电条。
在上述实施例中，通过激光消融所形成的开孔一直延伸通过该基片。作为一种替代方法，可以在所有基片被除去之前停止消融而制造凹陷。该技术对于在多层PCB中制作开孔是有用的。
多层PCB具有半固化片的介质层，一般为70微米厚，与导电金属层交替。可以使用激光消融处理来除去这种材料，以在下表面的金属层中暴露焊接片。具有焊锡凸块的倒装芯片模子可以置于该焊接片之上，从而当该组件被加热时，焊锡流动并且焊接该芯片。该技术的一个优点是多层PCB的下表面层可以用于对芯片的信号输入和输出，其缩短信号导体长度并且减小传输延误。
除了用于安装半导体或其它器件的开孔的形成之外，还可以同时消融通过PCB的通孔。在一个优选实施例中，如图4中所示，一个伸长的金属片或抽头30被保留在通孔的底部。该片或抽头比通孔的深度更长，并且可以具有形成锯齿边缘32或者倒钩或毛刺的一端。可以通过向通孔吹气体或液体，或者使用销钉或类似的固体工具而把该片或抽头压向该通孔。该片或抽头的突出伸向着通孔的另一侧的部分被压接到PCB的另一侧上，形成PCB另一侧的导电条，而没有通常所用的电镀步骤。在图4中，该锯齿边缘被示出与基片中通过激光消融或其它方法所形成的第二开孔33相啮合。其中，没有在该基片中切割用于容纳电子器件的开孔，该技术还可以很好地用于常规的PCB制造中。
尽管在上述实施例中，通过由基片所承载的构图金属层执行激光消融，但是作为另一种选择，可以将其中具有相应切孔的分离金属片用作与基片相邻的掩膜。
在上述例子中，该激光消融步骤形成伸进所得开孔中的伸长接头。而这种伸长的金属部件不一定是电气接头，它可以形成例如用于压力开关的机械结构。
本发明已经仅仅通过例子而描述，并且例如通过使用没有具体公开的等价内容可以对所述实施例作出改变。
最后，本申请要求优先权的文件尤其是附图被包含于此以供参考。

Claims (15)

1.一种在基片中形成开孔的方法，所述方法包括如下步骤：
a)在基片的第一主表面上提供一个被构图的不透明掩膜层，所述掩膜层具有与要在基片中形成开孔的位置相重叠的开孔；
b)通过激光消融经所述开孔从基片上除去材料，从而在所述基片中形成开孔；
c)在形成开孔之前，所述基片的与所述第一主表面相对的另一表面上所承载的一个构图层的导电材料的一部分被有选择地除去，所述构图层的一部分形成的具有一个自由端的抽头或者伸长的金属片保留在形成的开孔的底部，且所述抽头或者金属片比所述开孔的深度更长；
d)通过向开孔吹气体或液体，或者使用销钉把所述金属片或者抽头压向所述开孔，且所述金属片或者抽头穿过开孔伸向基片的第一主表面，并被压接到所述第一主表面上，形成第一主表面上的导电条，从而不使用电镀就形成贯穿基片的电路互连。
2.根据权利要求1所述的方法，其特征在于，所述抽头或者金属片具有形成锯齿的边缘、倒钩或毛刺的一端。
3.根据权利要求2所述的方法，其特征在于，所述抽头或者金属片具有的锯齿边缘与基片的第一主表面上的第二开孔相啮合。
4.根据权利要求1所述的方法，其特征在于，所述激光是由CO2激光器产生。
5.根据权利要求1所述的方法，其特征在于，所述导电材料是铜和铝中的一种。
6.根据权利要求5所述的方法，其特征在于，所述导电材料是铜。
7.根据权利要求1所述的方法，其特征在于，所述基片是一种聚合物。
8.根据权利要求7所述的方法，其特征在于，所述聚合物是PET、液晶聚合物、聚酰胺、PEN、聚氯乙稀和Thermount-随机芳族聚酰胺中的一种。
9.根据权利要求8所述的方法，其特征在于，所述聚合物是PET。
10.根据权利要求1所述的方法，其特征在于，所述基片的厚度为190微米。
11.根据权利要求4所述的方法，其特征在于，所述激光器的速率范围为每秒300至800个脉冲。
12.根据权利要求1所述的方法，其特征在于，在激光消融步骤之后，执行等离子体或湿法清除。
13.根据权利要求12所述的方法，其特征在于，在所述清除步骤之后，执行在金属片或抽头上淀积锡、银和金中的一种。
14.根据权利要求1所述的方法，其特征在于，所述基片是可弯的。
15.根据权利要求1所述的方法，其特征在于，所述基片是带和薄板中的一种。
CNB018057071A 2000-02-28 2001-02-26 在用于容纳电子元件的基片中形成开孔的方法 Expired - Fee Related CN100366132C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US51425700A 2000-02-28 2000-02-28
US09/514,257 2000-02-28
GB0012754.8 2000-05-26
GBGB0012754.8A GB0012754D0 (en) 2000-02-28 2000-05-26 Apparatus for forming interconnects on a substrate and related method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN 200510055975 Division CN1668167A (zh) 2000-02-28 2001-02-26 用于制造电子元件器件的方法以及电子元件器件

Publications (2)

Publication Number Publication Date
CN1406452A CN1406452A (zh) 2003-03-26
CN100366132C true CN100366132C (zh) 2008-01-30

Family

ID=26244351

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB018057071A Expired - Fee Related CN100366132C (zh) 2000-02-28 2001-02-26 在用于容纳电子元件的基片中形成开孔的方法
CN 200510055975 Pending CN1668167A (zh) 2000-02-28 2001-02-26 用于制造电子元件器件的方法以及电子元件器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 200510055975 Pending CN1668167A (zh) 2000-02-28 2001-02-26 用于制造电子元件器件的方法以及电子元件器件

Country Status (5)

Country Link
EP (1) EP1340414A2 (zh)
JP (1) JP2003526205A (zh)
CN (2) CN100366132C (zh)
AU (1) AU2001242703A1 (zh)
WO (1) WO2001065595A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213879C1 (de) * 2002-03-27 2003-07-10 Infineon Technologies Ag Elektronisches Bauteil
DE10213881C1 (de) * 2002-03-27 2003-10-02 Infineon Technologies Ag Speichermodul mit aneinander haftenden Halbleiterchips und Herstellung sverfahren
EP2313230A4 (en) 2008-07-09 2017-03-08 FEI Company Method and apparatus for laser machining
CN102110866B (zh) * 2009-12-24 2013-08-28 深南电路有限公司 波导槽制作工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3608410A1 (de) * 1986-03-13 1987-09-17 Siemens Ag Herstellung von feinstrukturen fuer die halbleiterkontaktierung
US4927491A (en) * 1988-05-16 1990-05-22 Casio Computer Co., Ltd. Method of bonding IC unit
DE4326424A1 (de) * 1993-08-06 1995-02-09 Ant Nachrichtentech Verfahren zum Herstellen von TAB-Filmträgern
GB2286787A (en) * 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
US5609746A (en) * 1994-10-06 1997-03-11 International Computers Limited Printed circuit manufacture
JPH1098081A (ja) * 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
US5837154A (en) * 1996-04-23 1998-11-17 Hitachi Cable, Ltd. Method of manufacturing double-sided circuit tape carrier
JPH11102992A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Works Ltd プリント配線板、ｉｃカード、プリント配線板の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2766654B1 (fr) * 1997-07-28 2005-05-20 Matsushita Electric Works Ltd Procede de fabrication d'une carte de circuit imprime

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3608410A1 (de) * 1986-03-13 1987-09-17 Siemens Ag Herstellung von feinstrukturen fuer die halbleiterkontaktierung
US4927491A (en) * 1988-05-16 1990-05-22 Casio Computer Co., Ltd. Method of bonding IC unit
DE4326424A1 (de) * 1993-08-06 1995-02-09 Ant Nachrichtentech Verfahren zum Herstellen von TAB-Filmträgern
GB2286787A (en) * 1994-02-26 1995-08-30 Oxford Lasers Ltd Selective machining by dual wavelength laser
US5609746A (en) * 1994-10-06 1997-03-11 International Computers Limited Printed circuit manufacture
US5837154A (en) * 1996-04-23 1998-11-17 Hitachi Cable, Ltd. Method of manufacturing double-sided circuit tape carrier
JPH1098081A (ja) * 1996-09-24 1998-04-14 Hitachi Cable Ltd 半導体チップ実装用のテープキャリア及びその製造方法
JPH11102992A (ja) * 1997-07-28 1999-04-13 Matsushita Electric Works Ltd プリント配線板、ｉｃカード、プリント配線板の製造方法

Also Published As

Publication number Publication date
JP2003526205A (ja) 2003-09-02
CN1668167A (zh) 2005-09-14
EP1340414A2 (en) 2003-09-03
WO2001065595A3 (en) 2002-01-03
CN1406452A (zh) 2003-03-26
AU2001242703A1 (en) 2001-09-12
WO2001065595A2 (en) 2001-09-07

Similar Documents

Publication Publication Date Title
US4931134A (en) Method of using laser routing to form a rigid/flex circuit board
JP3556904B2 (ja) フルオロ複合体基板を用いたマイクロ波多機能モジュールの製造方法
JP5837982B2 (ja) Ｒｆｉｄチップモジュール
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
JP2736042B2 (ja) 回路基板
JPH1174651A (ja) プリント配線板及びその製造方法
KR20100101560A (ko) 레이저 공정을 이용한 에스엠디 및 관통-홀 퓨즈의 제조능력
JPH09283881A (ja) 回路基板における層間接続構造
US6956182B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
JP2008517481A (ja) 超小型電子機器の実装及び実装方法
US7288739B2 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
US6998539B2 (en) Standoff/mask structure for electrical interconnect
JP2006237637A (ja) プリント配線板及びその製造方法
CN100366132C (zh) 在用于容纳电子元件的基片中形成开孔的方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
EP0966185B1 (en) Method of manufacturing a printed wiring board
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
WO2000046877A2 (en) Printed circuit boards with solid interconnect and method of producing the same
KR100785731B1 (ko) 전자 부품의 수용을 위해 기판 내에 개구부 또는 공동을 형성하는 방법
KR100343228B1 (ko) 볼 그리드 어레이 기판의 제조 방법
JPH06120623A (ja) 配線板
CN118056275A (zh) 电路板连接结构及其制备方法
JP2004063801A (ja) 配線基板の製造方法および同製造方法に使用される基板
JP2004241719A (ja) 層間絶縁樹脂シートと多層配線基板
JPH10224037A (ja) 複合多層プリント配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee