CN1649227B - 具有二或多供应电压的电子电路的静电放电保护电路 - Google Patents
具有二或多供应电压的电子电路的静电放电保护电路 Download PDFInfo
- Publication number
- CN1649227B CN1649227B CN200510006368.XA CN200510006368A CN1649227B CN 1649227 B CN1649227 B CN 1649227B CN 200510006368 A CN200510006368 A CN 200510006368A CN 1649227 B CN1649227 B CN 1649227B
- Authority
- CN
- China
- Prior art keywords
- esd protection
- service voltage
- protection assembly
- input
- voltage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001681 protective effect Effects 0.000 title abstract description 5
- 230000003068 static effect Effects 0.000 title description 17
- 238000007599 discharging Methods 0.000 title description 2
- 230000004224 protection Effects 0.000 claims abstract description 197
- 238000005259 measurement Methods 0.000 claims description 20
- 230000004913 activation Effects 0.000 claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 230000000712 assembly Effects 0.000 description 28
- 238000000429 assembly Methods 0.000 description 28
- 239000002184 metal Substances 0.000 description 8
- 230000002262 irrigation Effects 0.000 description 6
- 238000003973 irrigation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
根据本发明的ESD保护电路乃是针对使用至少一第一以及一第二供给电压的一电子电路所设计。此ESD保护电路乃具有可经由一控制输入端而激活、且分别被电连接至第一以及第二供给电压节点(VDD1-VDD4)的一第一以及一第二ESD保护组件(11，13)，并具有一控制总线(18)，其电连接至该等ESD保护组件的该等控制输入端，且会更进一步地具有过电压检测器(14-17)，其因在所述第一供给电压节点的电位作用而驱动总线。
Description
技术领域
本发明相关于一电子电路的ESD(静电放电)保护电路，其使用二、或多个供给电压，更进一步地，本发明更相关于如此的一电子电路的一ESD保护方法。
背景技术
其已知，集成电路，特别是，以CMOS(Complementary Metal OxideSemiconductor，互补式金属氧化物半导体)作为基础的集成电路，必须加以保护，以抵抗有害的静电放电，在此状况下，目标为，在具有可以经由一衬垫而自外部进行静电充电的一电路的一网络的例子中，确保静电放电可以在没有对该集成电路造成任何伤害的情形下，经由一低阻抗、并经由连接至外界环境的一另一网络，而再次地被消散至外部，而可以利用具有适当宽幅，以及因此低阻抗供给总线，的ESD保护组件而加以达成，其中，该等总线的每一乃会被配置于两个网络之间，举例而言，在供给电压节点以及内部接地节点之间，再者，基本上，例如这些的ESD保护组件乃会具有一高阻抗以及仅会于一静电ESD若是发生时形成一低阻抗消散路径，也就是说，若是发生来自一静电电荷的供给的时候，因此，并没有破坏性地放电会经由并联连接的电路部分而举行，通常，典型地，半导体构件，特别是节点，乃会被使用作为ESD保护组件，并于反向方向、或是顺向方向中，超越一特殊电压而变得具有传导性。
与二、或多个供给电压一起操作，以及因此具有二、或多个分开的供给电压网络，亦被称为定义域(domain)，的集成电路，特别地在其抵抗一有害静电放电的保护方面显得关键，当ESD负载发生在两个供给电压网络之间的时候，在该CMOS电路核心中两个n掺杂沟渠之间、且处于不同电位的寄生npn衬底晶体管可以轻易地被造成崩溃，并且因此会在没有受到适当保护的情形下受损，再者，若是相同的电压位准被用于不同的供给电压时，则在两个不同供给电压网络之间的一低阻抗路径亦可以经由经由并联连接于这些网络之间的两个紧邻二极管、或经由在一外部衬底上的两个网络之间的一直接连接而加以提供，然而，该第一选择在各个供给电压位准的差异大于0.6V的时候是不可行的，而相反的，该第二个选择则是通常对具有不同数值的功给电压而言是不可能的，因为一低阻抗路径将会已经存在于该电路透过在两个供给电压网络之间经由该衬底(举例而言，经由键结至一共同衬垫)的该电性连接的正常操作期间。
因此，当呈现出不同的电压位准时，一ESD保护组件必须被配置在两个供给电压网络之间，且该ESD保护组件乃会具有一高阻抗，也就是说，其于该电路的正常操作期间被关闭，以及仅有在ESD发生的时候被激活，因此，其阻抗将变得很低，然而，由于宽幅供给总线的需求，通常仅有可能存在衬垫框架区域(pad frame area)中的供给电压网络之间，且该等衬垫框架区域乃是于布局中、或是，举例而言，位在逻辑供给电压网络(举例而言，1.8V)以及驱动器供给电压网络(举例而言，3.3V)之间的输入或输出单元的区域中为相邻，不过，使用用于保护其衬垫实际上会彼此相距一长距离的供给电压网络的一程序是困难的，因为个别的ESD保护组件将会需要长的金属总线，也因此，会降低可使用的芯片面积，但是，若是该等金属总线的宽度以及因此该所需的芯片面积被降低，以作为对于此的一对策时，则该金属总线的抗性就会被增加，并且，当一静电放电经由类似于此的一金属总线而发生时，此将会导致相关于该已增加阻抗的一被增加电压降，因此，该等ESD保护组件仅有当在该等供给电压网络之间的该等电压变得更高的时候才会被激活，不过，无可否认地，此将可以经由执行于CMOS电路核心中的额外安全性测量，特别地是，经由增加在处于不同电位的n掺杂沟渠间的距离，而获得抵消，然而，此却会在该CMOS电路核心中造成一增加的空间需求，此外，即使在使用自动化的电路确认时，该等电路的复杂度仍然表示了，存在有在该布局中的关键点被忽略、或是发生更进一步的干扰效应的风险，再者，于设计程序(设计流程)期间，是很难掌握相关于连接至不同供给电压的相邻CMOS电路核心取决于ESD的手段，因为在该等电路组件已被放置且连接于该布局中(设置以及路由)之前，有关于位置以及邻近区域的详细关尚不需要进行定义，以及，更进一步地，必须要提供额外的逻辑单元。
美国专利说明书6,385,012B1揭示一ESD保护电路，以用于仅具有一供给电压的一电路，且在该电路中，一些ESD保护组件乃会被配置于该供给电压节点以及接地之间、并分散覆盖该芯片区域，而这些ESD保护组件的每一则是会具有一控制输入端，且该等控制输入端被连接至一共同触发总线，另外，该ESD保护电路具有一触发电路，而其乃会监控供给电压电位，并且当一静电放大发生的时候，其经由驱动该触发总线而激活该等ESD保护组件。
再者，文件US 2003/0223166A1揭示一ESD保护电路，以用于仅具有一供给电压的电路，且该电路具有每一皆被配置于数个衬垫以及该供给电压网络或该接地节点之间的一些ESD保护组件，而当一静电放电发生的时候，一ESD检测器电路即会激活一些ESD保护组件，并因而产生一些消散路径。
本发明的一目的在于，载明一种用于具有二、或多个供给电压的一电子电路的ESD保护电路，且尽管仅降低一小量的面积，其却可以当一静电放电发生时，造成有效率的，特别地是提早地，自一供给电压节点消散电荷，而一更进一步的目的则是具有载明一相对应ESD保护方法的目标。
发明内容
本发明提供了一种静电放电保护电路，用于一使用至少一第一以及一第二供给电压的电子电路，包括：
一第一ESD保护组件，其特征在于：
该第一ESD保护组件经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点；
该第一ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第一ESD保护组件经由一输出端而消散自输入端所接收的电荷；
一第二ESD保护组件，其特征在于：
该第二ESD保护组件经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点；
该第二ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第二ESD保护组件经由一输出端而消散自输入端所接收的电荷；
一控制总线，电连接所述的ESD保护组件的所述的控制输入端；以及
一第一过电压检测器，具有：
至少一测量输入端，以用于测量在该第一供给电压节点处的电位；以及
一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。
一ESD保护电路，类似于此，所提供的优点为，当一静电放电发生时，已经经由该供给电压检测器而受到监控的来自该供给电压节点的电荷消散可以经由二、或多个ESD保护组件的同时激活而获得改善，由于当一静电放电发生、且第二ESD供给电压节点乃会因为其直接与该第二供给电压节点的电性连接而于一开始仅具有与该第二供给电压节点的关联时，除了用于该第一供给电压节点的该第一ESD保护组件之外，至少该第二ESD保护组件亦会被激活，因此，一旦该第二ESD保护组件被激活之后，亦可以被使用作为一电荷消散路径的部分，再者，由于该第二ESD保护组件乃是因为于该第一供给电压节点处的电位的作用而会经由该控制总线被激活，因此，在该第二ESD保护组件的该输入端以及该输出端之间的真实电压差异将无关于该第二ESD保护组件的激活，所以，其并不需要为了使得该第二ESD保护组件可以被用以消散来自该第一供给电压节点的电荷，而超过、或未达在该第二ESD保护组件的该输入端以及该输出端之间激活电压，因此，一低阻抗保护电荷消散路径乃是形成于一早期的阶段，也就是说，当该等电压负载为低的时候。
所以，为了此应用的目的，一ESD保护组件的输入端以及输出端的表现是可以交换的，因为待经由该ESD保护组件以及该相对应放电电流而进行传输的电荷乃是可以具有任何的数学符号，再者，ESD保护组件通常会被设计为具有对称的输入以及输出端。
再者，该ESD保护电路的优点乃是在于更进一步具有一第二电压检测器，包含至少一测量输入端，以用于测量于该第二供给电压节点处的电位，以及另外，一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。
此所提供的优点为，若是发生一静电放电时，除了该第二供给电压节点之外，至少该第一ESD保护组件亦会被激活，而其中，该第一ESD保护组件则是由于其直接电连接至该第一供给电压节点的缘故而于一开始仅相关于该第一供给电压节点，并且，根据本发明，在其一旦被激活之后，该第一ESD保护组件及可以被使用作为用于该第二供给电压节点的一电荷消散。
因此，两个过电压检测器，也就是说，该第一以及该第二过电压检测器，的使用乃会确保，在一静电放电发生时，只要于该第一、或第二供给电压节点处的电位留下一可允许的电位范围，该控制总线即会被激活，而此则是可以由于超过一最大可能限制数值、或是未到达一最小数值而发生，再者，该等过电压检测器可以适当地加以设计，以用于该等相关供给电压，此即表示，事实上，比相关于一高的，举例而言，VDD2＝3.3V，供给电压的一第二过电压检测器更低的一相关于一，举例而言，VDD1＝1.8V的低供给电压的第一过电压检测器，乃会在介于该第一供给电压节点以及接地之间的一较低最大允许电压处激活该控制总线。
较具优势地是，该第一以及第二ESD保护组件串联连接，因此，则当一ESD负载发生时，一放电路径即可以同时沿着两个ESD保护组件而加以形成。
在此例子中，其较具有优势的是，该ESD保护电路更具有相关于一第三供给电压的一第三供给电压节点，也就是说，该待保护的电子电路需要三个用于操作的供给电压，因此，该ESD保护组件会加以设计为，该第一ESD保护组件的输出端乃会被电连接至该第二供给电压节点，以及该第二ESD保护组件的输出端乃会被电连接至该第三供给电压节点，在此例子中，较具优势的是，该ESD保护电路会更进一步地包括一第三过电压检测器，具有至少一测量输入端，以用于测量于该第三供给电压节点处的电位，以及一控制输出端，以因该已测量电位的作用而驱动该控制总线。
一类似于此的电路测量的优点为，在不需要所有三个该等供给电压节点的每一皆必须经由三个ESD保护组件而相关于彼此地受到保护的情形下，于所有三个供给电压节点之间的有效ESD保护乃可以在两个ESD保护组件的帮助之下而获得保证，特别地简化了该总线路由，再者，若是该第一与第二供给电压网络，以及该第二与该第三供给电压网络，举例而言，于该趁电框架区域中为相邻时，则就不再需要于该第一以及该第三供给电压网络之间的一直接、非常长的总线，另外，当一ESD负载发生在该第一以及该第三供给电压节点之间时，一正、或负的消散电流乃会自该第一供给电压节点，流经该第一ESD保护组件以及该等供给总线，而到达该第二供给电压节点，接着，该消散路径会继续经由该第二ESD保护组件以及该等供给总线而到达该第三供给电压节点。
有可能设计该三个过电压检测器，以使得它们每一皆会在该等相关于它们的供给电压节点以及一内部接地节点之间进行测量，在此例子中，亦可以提供相关于不同供给电压的一、或多个不同内部接地节点，或者，二者择一地，亦可以提供该等过电压检测器的其中之一，以用于测量在该第一供给电压节点以及该第二、或第三供给电压节点之间的电压，因此，在该第二个例子中，在该第一供给电压节点以及该第二、或第三供给电压节点之间的该电压差异乃是直接地受到监控，而该电压差异的直接监控则是在该内部接地节点未被连接至一外部接地时，也就是说，当其电位未定义时，特别具有优势。
作为上述电路的一替代方案，该第一ESD保护组件的输出端亦可以被电连接至一内部接地节点，以及该第二ESD保护组件的输出端被电连接至该相同的内部接地节点，在此例子中，当一ESD负载发生在该第一以及该第二供给电压节点之间时，则一消散路径乃会形成为自该第一供给电压节点，经由该第一ESD保护组件，而到达该内部接地节点，并会继续经由该第二ESD保护组件再到达该第二电压节点。
再者，在此例子中，一第三ESD保护组件亦可以加以提供，并且，经由该第一供给电压节点的一输入端而进行电连接，其中，该第三ESD保护组件具有被电连接至该控制总线的一控制输入端，且经由该控制输入端，在ESD负载若是发生时，其乃会被激活，以及当处于该已激活状态中时，其乃会经由被电连接至该第二供给电压节点的一输出端而消散接收自输入端的电荷，因此，若是在该第一以及该第二供给电压节点之间的一ESD负载发生时，一第三ESD保护组件的使用乃会造成经由该第三ESD保护组件的一另一消散路径，其中，该另一消散路径乃会与该第一以及该第二ESD保护组件所形成的该消散路径并联，并因而降低该并联电路所产生的整个放电路径的结果阻抗。
较具优势地是，一过电压检测器更具有一额外的参考输入端，以及加以设计为让一适合于激活每一ESD保护组件的信号可以被产生于该控制输出端，只要一第一正阈值电压在该测量输入端以及通常会被连接至该内部接地节点的该参考输入端之间被超过的话，二者择一或额外地，一适合于激活每一ESD保护组件的信号亦可以被产生于该控制输出端，只要一第二负阈值电压未在该测量输入端以及该参考输入端之间达到的话，因此，特别地是，该阈值电压亦可以是一二极管崩溃电压，较具优势地是，类似于此的一过电压检测器会在该测量输入端以及该参考输入端之间具有一分压器，而该分压器则是形成自一二极管，特别是，一齐纳二极管(zener diode)，且其阳极侧被电连接至该测量输入端，以及形成自一电阻，被电连接于该二极管的阴极侧之上，并且，于该电压分压器输出端处的电位乃会被供给至该控制输出端。
一类似于此的过电压检测所具有的优点为，该过电压检测器的基本操作并不需要供给电压，也就是说，其为一被动电路，而此特征为必须的，因为该ESD保护不仅在该电路的操作期间，且特别地，在该晶片上的电路的实际制造之后的程序步骤期间，举例而言，封装期间，设置在一印刷电路板上的期间，以及传输期间，皆必须获得保证，而原则上，一二极管的使用所提供的优点则是在于，其乃会在同时间确保正过电压以及负过电压两者的检查，所以，若是该二极管是在该反向方向中操作的话，也就是说，阳极电位高于阴极电位时，则该二极管乃会在一超过分别的二极管所特有的一崩溃电压时进行导通，而若是该二极管是在该顺向方向中操作时，也就是说，阴极电位高于阳极电位时，则该二极管乃会在一超过分别的二极管所特有的一顺向电压时进行导通，然后，当该二极管正在导通时，该结果电流将可以经由串联连接的电阻而被转变成为一相对应的电压信号，以驱动该控制输出端。
较具优势地是，类似于此的一过电压检测器具有于该参考输入端以及该控制输出端之间的该电路组件中、紧邻并联连接的一对二极管，而此电路手段在不同的过电压检测器的该等参考输入端未被连接成为一共同参考节点，典型地是一共同内部接地节点时则会具有优势，且特别地，为在不同的未被连接至彼此的内部接地节点被使用于该电子电路之中时的例子，在一类似于此种状况的例子中，此根据本发明的手段在该电子电路的操作期间，避免各个内部接地节点经由该控制总线而耦接至彼此，因此，当没有在不同内部接地节点间的电压强度中的差异会超过该二极管顺向电压的两倍时，耦接即可以被避免。
较具优势地是，该第一供给电压节点在布局中相邻于该第二供给电压节点，此外，该第二电压节点则应该相邻于该第三供给电压节点，在此状况下，正如前面已经叙述的，即不再需要介于该第一以及该第三供给电压网络之间的长且直接的总线，而在该第一以及该第三供给电压节点之间的一消散路径则会使用该等总线以及该等被连接至该第二供给电压节点的ESD保护组件。
根据本发明的另一方面，提供了一种用于使用至少一第一以及一第二供给电压的一电子电路的ESD保护方法，包括下列步骤：
测量于第一供给电压节点处的电位；以及
由于在第一供给电压节点处的已测量电位的作用而
激活一第一ESD保护组件，该第一ESD保护组件的特征在于：
该第一ESD保护组件经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点；
该第一ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第一ESD保护组件经由一输出端而消散自输入端所接收的电荷，以及在同时间
激活一第二ESD保护组件，该第二ESD保护组件的特征在于：
该第二ESD保护组件经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点；
该第二ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第二ESD保护组件经由一输出端而消散自输入端所接收的电荷。
附图说明
本发明将利用数个示范性实施例以及以图式作为参考而于接下来进行更详尽的解释，其中：
图1：显示根据已知技术，在两个供给电压网络间的标准ESD保护；
图2：显示根据本发明的一ESD保护电路的一第一示范性实施例；
图3：显示根据本发明的一ESD保护电路的一第二示范性实施例；
图4：显示根据本发明的一ESD保护电路的一第三示范性实施例；
图5：显示根据本发明被使用于一ESD保护电路中的过电压检测器的一第一示范性实施例；
图6：显示根据本发明使用于一ESD保护电路中的一过电压检测器的一第二示范性实施例；
图7：显示两个不同ESD保护组件的电流/电压变量曲线的一图例；以及
图8：显示于图2中所示的该第一示范性实施例的一布局范例。
具体实施方式
图1显示于已知技术中，在两个供给电压网络VDD1以及VDD2之间、用于一集成电路的标准ESD保护，在此例子中，一ESD保护组件1乃是被配置于这些网络之间，并且，乃会在一ESD负载发生时，形成在该等网络VDD1以及VDD2之间的一电荷消散路径，而此ESD保护组件1则为一基极未连接的npn晶体管组件形式，也就是说，其为打开的，再者，标准ESD保护，类似于此，在该供给电压节点VDD1以及内部接地节点VSS之间，以及在该供给电压节点VDD2以及内部接地节点VSS之间，具有两个齐纳二极管(zener diodes)2以及3，此外，在该待保护的电路的操作期间，该等齐纳二极管以及该ESD保护组件则是会进行反向偏压。
若是该节点VDD1由于一静电放电而受到充电时，则一大量强度的正、或负电压将会被产生于VDD1以及VSS之间、及/或VDD2以及VSS之间，再者，若是电压差异VDD1-VSS超过该齐纳二极管的崩溃电压VBD，Z时，则此二极管会开始导通，因此，一放电路径乃会经由该节点VSS而形成在VDD1之间，以及，若是电压差异VDD1-VDD2超过一阈值电压Vtrigger时，则该ESD保护组件1开始导通，因此，一放电路径乃会经由该节点VDD2而形成在VDD1之间，在此，形成该放电路径的关键因素为，该等节点VDD2、或VSS是否被电连接至该集成电路的外界环境，而这则是因为，到达该外界环境的该放电路径仅可以在一相对应连接存在时形成，此外，一类似于此的连接亦可以经由一、或多个另外芯片内部节点的一间接形式而存在。
有关于该ESD保护组件1的操作方法的参考应该指向具有一开放基极的一npn晶体管组件的电压/电流特征的变量曲线51，如图7所示，若是在该晶体管的集极以及射极之间的差异电压超过崩溃电压VBD，npn时，则通过该npn晶体管组件的集极电流I将会缓慢地增加，当该差异达到一数值Vtrigger时，则该差异电压将会崩溃至一维持电压(holding voltage)Vh，并伴随着差动以及绝对传导性(differential and absolute conductivity)大幅度地增加，因此，该npn晶体管组件开始导通，再者，由于被使用作为一ESD保护组件的一npn晶体管组件乃是对称地进行建构，因此，该电压/电流特征有关于原点而大约对称于一点。
若是将该等节点VDD1、或VDD2连接至该ESD保护组件的总线并不具有一足够低的阻抗时，则在一静电放电发生时，乃会发生跨越如此的金属总线的一被增加电压降，再者，若是此电压高于位在该电路核心中的两个n掺杂沟渠之间的崩溃电压时，且其中，该第一沟渠乃是被电连接至VDD1以及该第二沟渠被电连接至VDD2，则电荷将会被消散于该等n掺杂沟渠之间，而非经由该ESD保护组件进行消散，而且，通常会有关于不可逆的崩溃，因而造成该电路无法使用。
通常，如图1所示的经由在两个供给电压网络VDD1以及VDD2间的该ESD保护组件1的直接保护的可能性仅会被提供在相邻的供给电压网络之间，那是因为否则，该等总线的电阻不是会太大、就是所需要的总线面积会过度地限制可以被用于主动电路区块的面积，再者，若是没有直接的保护会经由一ESD保护组件而被提供在两个不相邻的供给网络之间时，则当一ESD负载发生时，一消散路径将仅可以间接地被形成在这些非相邻的供给网络之间，举例而言，经由该等二极管2以及3。
但是，在此状况下，于一间接消散路径，类似于此，被形成之前，将会有破坏性电荷均衡已经经由该电路核心而举行的高度风险。
图2显示根据本发明的一ESD保护电路的一第一示范性实施例，而其乃是以其所举例的方式而被用于一待保护、且具有至少四个供给电压的集成电路。在此例子中，一ESD保护组件11，12，或13分别地被配置在该第一供给电压节点VDD1以及该第二供给电压节点VDD2之间，该第二供给电压节点VDD2以及该第三供给电压节点VDD3之间，该第三供给电压节点VDD3以及该第四供给电压节点VDD4之间，并且，两个被直接连结至一ESD保护组件的供给电压节点于该芯片上相邻配置，特别是，以衬垫框架区域(pad frame area)的形式，以及，此些ESD保护组件11，12，或13乃为npn晶体管组件的形式，再者，在该等供给电压节点VDD1，VDD2，VDD3，与VDD4以及芯片内部接地电位VSS之间的电压分别地受到，会分别地接收来自相对应供给电压节点的电位，以及经由一测量输入端(于每一例子中标示以M)以及经由一参考输入端(于每一例子中标示以R)而来自内部接地节点VSS的电位的过电压检测器14，15，16，以及17的监控，并且，该等过电压检测器14，15，16，以及17的每一具有会被连接至一控制总线18的一控制输出端(于每一例子中标示以箭头)，此外，该等被使用作为ESD保护组件的npn晶体管组件的基极则是会被电连接至该控制汇流排18。
该等ESD保护组件加以设计，以使得它们在有关于该ESD保护电路的该电子电路的正常操作期间，不会具有传导性，也就是说，它们不会受到外部施加的电位的影响，然而，若是在该分别的供给电压节点以及该接地节点之间、超过一正阈值数值、或未达一负阈值数值的一电压受到该等过电压检测器14-17的其中之一的检测时，则该控制总线的该电压状态乃会由于该分别的过电压检测器而受到切换，因而让所有该等被连接至该控制总线18的ESD保护组件11-13会于同时间被切换至一导通状态，也就是说，它们会于同时间被激活，而此则是会造成一保护低阻抗消散路径。
若是，举例而言，此为一静电电荷自该芯片的外部而被施加至该供给电压网络VDD1，且更进一步，消散有可能经由透过在VDD4以及该芯片的环境间的一电性连接的VDD4，的一静电放电时，则当检测到一过电压时，一低阻抗放电路径将会经由靠近该等保护组件而被形成在VDD1以及VSS之间，而此放电路径则是会自该节点VDD1、经由该等节点VDD2与VDD3，以及该等ESD保护组件11-13、而到达该节点VDD4，因此，在此状况下，该等ESD保护组件以及在相邻供给电压网络间的该等ESD保护组件的该等总线亦会被用于在非相邻供给电压网络，在此例子中，VDD1以及VDD4，之间的电荷均衡(charge equalization)。
在图2中所举例说明的该示范性实施例亦可以利用一类似的方式，而被传递至用于具有任何特定数量n的供给电压的电子电路的一ESD保护电路，其中，n大于2，举例而言，3、或4个供给电压(在图2中以虚线节点VDD1，VDD4，18，VSS表示)，此外，亦可行的是，在图2中所举例说明的该第一供给电压VDD1以及沿着该等供给电压节点的链接的该最后一供给电压VDD4可以直接经由一额外的ESD组件(未显示)而进行耦接，倘若该等网络VDD1以及VDD4于布局中为相邻时。
图3显示根据本发明的该ESD保护电路的一第二示范性实施例，被使用于一待保护的集成电路，并且具有至少三个供给电压，在此例子中，一分别的ESD保护组件21或22被配置于该第一供给电压节点VDD1以及该第二供给电压节点VDD2之间，以及在该第二供给电压节点VDD2以及该第三供给电压节点VDD3之间，且该等ESD保护组件21以及22为npn晶体管组件的形式，再者，在该供给电压节点VDD1以及该芯片内部接地电位VSS之间的电压经由一过电压检测器25而进行监控，此外，在该等供给电压网络之间的电压差异亦同样是直接受到监控，所以，为了这个目的，在该供给电压节点VDD2处的电位以及该供给电压节点VDD1处的电位之间的电压差异乃是经由一过电压检测器23而进行监控，以及，在该供给电压节点VDD3处的电位以及该供给电压节点VDD1处的电位之间的电压差异也是利用类似于此的方法而经由一过电压检测器24进行监控，并且，该等过电压检测器23-25的每一皆会具有被电连接至一控制总线26的一控制输入端(于每一例子中以箭头标示)，另外，该等npn晶体管组件21以及22被使用作为ESD保护组件的基极则是会被电连接至该控制总线26。
若是该等过电压检测器23-25的其中一检测到在该分别的测量输入端以及该参考输入端间、且超过一正阈值数值、或是未达到一负阈值数值的一电压时，则在该控制总线上的该电压状态乃会由于该分别的过电压检测器而受到切换，因而让所有该等被连接至该控制总线的ESD保护组件21以及22会同时被切换至一导通状态。
然而，根据本发明的电路概念并不受限于被配置在供给电压网络之间的ESD保护组件，图4显示使用根据本发明的电路概念的一第三示范性实施例，而其则是可以被用于直接置于供给电压网络之间的ESD保护组件，以及同时，也可以被用于每一皆会被配置于一供给电压网络以及该芯片内部接地节点VSS之间的ESD保护组件。正如在图2中所示，一ESD保护组件32乃是位于两个供给电压节点VDD1以及VDD2之间，而更进一步地，根据本发明的此ESD保护电路则是会具有两个另外的ESD保护组件31以及33，分别位在该等节点VDD1与VSS之间，以及位在VDD2与VSS之间，因此，该等保护组件31以及33被连接至未彼此金属连接的不同供给电压网络，再者，在该供给电压节点VDD1与该芯片内部接地电位VSS之间的电压，以及在该供给电压节点VDD2与该芯片内部电位VSS之间的电压，则是会分别地受到一过电压检测器34或35的监控，并且，该等过电压检测器34以及35的每一皆会具有被电连接至一控制总线36的一控制输入端(于每一例子中以箭头标示)，另外，该等npn晶体管组件31-33被使用作为ESD保护组件的基极则是会被电连接至该控制总线36。
若是该等过电压检测器34以及35的其中一检测到在该分别的测量输入端以及该参考输入端间、且超过一正阈值数值、或是未达到一负阈值数值的一电压时，则在该控制总线上的该电压状态乃会由于该分别的过电压检测器而受到切换，因而让所有该等被连接至该控制总线的ESD保护组件31至33会同时被切换至一导通状态。在此例子中，在两个供给电压节点之间的该等ESD保护组件(在此例子中，该ESD保护组件32)，以及在一供给电压节点以及该芯片内部接地节点VSS之间的该等ESD保护组件(在此例子中，该等ESD保护组件31以及33)两者，同时被激活。
图5显示被使用于根据本发明的一ESD保护电路中的一过电压检测器的一第一示范性实施例，而此则是会具有位在一测量输入端M以及一参考输入端R之间包含一齐纳二极管43以及一电阻44的一分压器，且在此例子中，该齐纳二极管乃会进行定向，以使得阴极为电连接至该测量输入端，再者，来自该分压器的一输出信号则是会经由该控制输出端45而进行发射。
若是在该齐纳二极管的操作期间，于该测量输入端以及该参考输入端之间的该正电压会于反向偏压方向上超过一崩溃电压VBD，Z时(这对此齐纳二极管实施例而言为典型的)，则此齐纳二极管即会开始导通，因此，一电流ID乃会在该测量输入端以及该参考输入端之间流动，而该电流ID则是会造成跨越该电阻44的一电压降，再者，于该控制输出端45处的电位可以被用以读取是否一过电压已经于该测量输入端M以及该参考输入端R之间受到检测，并且，具有代表在该测量输入端M以及该参考输入端R间的一过电压的强度的负电压也同样可以利用类似的方式而进行检测，且在此例子中，只要在阳极以及阴极之间的电压一超过该二极管的顺向电压，该二极管即会于操作期间在顺向方向上导通，而此为当该测量输入端以及该参考输入端之间的该电压小于该顺向电压的负位准时的情形。
除了已经解释过的电压/电流变量曲线51之外，图7亦显示如图5中所显示的一过电压检测器结合其所驱动的一npn晶体管组件所产生的结果电压/电流变量曲线52，正如在图7的右手边所描绘的，而在此例子中，X轴叙述在该过电压检测器的该侧量输入端以及该参考输入端之间的电压，以及Y轴叙述显示于图7中的右手边的电流I，且其乃会流入该过电压检测器以及该npn晶体管组件所形成的该结果电路。
该变量曲线52与该变量曲线51不同之处在于，只要该电压V亦超过该其纳二及体的该崩溃电压VBD，Z时，该电流I即会以一简单的方式增加至一npn二极管晶体管的特征的输出数值，在此例子中，一般而言，该崩溃电压VBD，Z乃会少于具有一开放基极的npn晶体管的电压数值VBD，Z以及Vtrigger，而且，除了一电压Vh之外，差动以及绝对传导性乃会利用与具有一开放基极的该npn晶体管组件相似的方式而剧烈地增加。
该过电压检测器亦可以加以设计为在该电压数值方面有一不同的响应，且此为重要的，因为，正在监控，举例而言，具有一3.3V的额定电压(nominal voltage)的一供给电压网络VDD1的一过电压检测器乃应该仅会在比正在监控，举例而言，具有一1.8V的较低额定电压的一供给电压网络VDD2的一过电压检测器更高的电压时产生响应，而此则是可以经由利用具有不同崩溃电压VBD，Z的不同齐纳二及体而加以达成，再者，亦有可能在该侧量输入端以及该参考输入端之间，特别是，在该测量输入端M以及该控制输入端45之间，的路径中使用一另一二极管，以使得该过电压检测器的响应朝向更高的电压移动，此外，当考虑到不同的额定供给电压时，即使是不同于该最小额定供给电压的小量ESD负载也会导致在所有该等被连接至该控制总线的ESD保护组件的该驱动位准中的一增加，因而整体会造成处于一低位准的电压限制。
图6显示被使用于根据本发明的一ESD保护电路的一过电压检测器的一第二示范性实施例，在此例子中，来自图5以及图6、且被提供以相同参考符号的组件以及节点乃会彼此相对应，此外，一对彼此紧邻并联连接的二极管46以及47乃会被配置于该控制输出端以及该参考输入端之间，并且，该对彼此紧邻并联连接的二极管(如在图6中所示)、或该电阻44是否被连接至该参考输入端无关于该对二极管的操作。
当利用二、或多个内部接地节点(举例而言，VSS1以及VSS2)以及经由该等参考输入端而连接至不同内部接地节点的二、或多个过电压检测器时，将该过电压检测器添加至一对彼此紧邻并联连接的二极管可以避免不同的接地节点在该电子电路的操作期间经由该控制总线而被耦接至彼此，另外，在利用显示于图6中的过电压检测器时，仅有当处于该等参考节点处的电位与该二极管顺向电压至少有两倍的差异时，一电导通连接才会经由在该两个过电压检测器的该两个不同参考节点R之间的该控制总线而加以产生。
最终，图8显示于图3中所示的该等ESD保护组件11-13，其于该集成电路的衬垫框架区域中的配置的一例子。四个操作电压VDD1-VDD4经由该等衬垫Pad_VDD1-Pad_VDD4而加以供给，该等ESD保护组件11-13被配置于两个相邻供给网络之间，该等ESD保护组件的该等输入端以及输出端经由宽幅金属总线BUS1-BUS4而被连接至该等供给电压节点，若是一ESD负载发生于该等节点VDD1以及VDD2之间时，则该等ESD保护组件11-13即会被激活，并且，一低阻抗导通ESD保护路径乃会经由该等总线BUS1-BUS4以及该等中间ESD保护组件11-13而加以形成。
Claims (18)
1.一种静电放电保护电路，用于一使用至少一第一以及一第二供给电压的电子电路，包括：
一第一ESD保护组件，其特征在于：
该第一ESD保护组件经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点；
该第一ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第一ESD保护组件经由一输出端而消散自输入端所接收的电荷；
一第二ESD保护组件，其特征在于：
该第二ESD保护组件经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点；
该第二ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第二ESD保护组件经由一输出端而消散自输入端所接收的电荷；
一控制总线，电连接所述的ESD保护组件的所述的控制输入端；以及
一第一过电压检测器，具有：
至少一测量输入端，以用于测量在该第一供给电压节点处的电位；以及
一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。
2.根据权利要求1所述的静电放电保护电路，其特征在于更包括，
一第二过电压检测器具有
至少一测量输入端，以用于测量于该第二供给电压节点处的电位；以及
一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。
3.根据权利要求2所述的静电放电保护电路，其特征在于，
该第一以及第二ESD保护组件为串联连接。
4.根据权利要求3所述的静电放电保护电路，其特征在于，
该静电放电保护电路乃具有相关于一第三供给电压的一第三供给电压节点；
该第一ESD保护组件的输出端乃会电连接至该第二供给电压节点；以及
该第二ESD保护组件的输出端乃会电连接至该第三供给电压节点。
5.根据权利要求4所述的静电放电保护电路，更包括，
一第三过电压检测器，具有
至少一测量输入端，以用于测量在该第三供给电压节点处的电位；以及
一控制输出端，以用于因该已测量电位的作用而驱动该控制总线。
6.根据权利要求5所述的静电放电保护电路，其特征在于，
该三个过电压检测器乃被设计为它们各自会测量在与它们相关的一供给电压节点以及一内部接地节点间的电压。
7.根据权利要求5所述的静电放电保护电路，其特征在于，
该三个过电压检测器的其中之一测量位在该第一供给电压节点与该第二供给电压节点或该第一供给电压节点与该第三供给电压节点之间的电压。
8.根据权利要求1至2其中之一所述的静电放电保护电路，其特征在于，
该第一ESD保护组件的输出端乃会电连接至一内部接地节点；以及
该第二ESD保护组件的输出端乃会电连接至该相同的内部接地节点。
9.根据权利要求8所述的静电放电保护电路，其特征在于更包括，
一第三ESD保护组件，其特征在于，
该第三ESD保护组件经由一输入端而电连接至该第一供给电压节点；
该第三ESD保护组件具有一控制输入端，电连接至该控制总线，以及经由该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第三ESD保护组件经由电连接至该第二供给电压节点的一输出端而消散自输入端所接收的电荷。
10.根据权利要求5所述的静电放电保护电路，其特征在于，
所述的第一、第二及第三过电压检测器其中之一，
具有一额外的参考输入端；以及
被设计为，在该测量输入端以及该参考输入端间的一第一正阈值电压被超过时；及/或在该测量输入端以及该参考输入端间的一第二负阈值电压未被达到时，
让一适合驱动每一ESD保护组件的信号会在该控制输出端产生。
11.根据权利要求10所述的静电放电保护电路，其特征在于，
该第一正阈值电压是一二极管崩溃电压。
12.根据权利要求10所述的静电放电保护电路，其特征在于，
具有所述参考输入端的所述过电压检测器在其测量输入端及其参考输入端间具有一分压器，所述的分压器具有
一二极管，其乃是经由其阴极侧而电连接至该测量输入端；以及
一电阻，其乃被电连接至该二极管的阳极侧，其中，电位乃自该分压器输出至该控制输出端。
13.根据权利要求12所述的静电放电保护电路，其特征在于，
该二极管是一齐纳二极管(zener diodes)。
14.根据权利要求12所述的静电放电保护电路，其特征在于，
具有所述参考输入端的所述过电压检测器在其参考输入端及其控制输出端之间具有一对紧邻并联连接的二极管。
15.根据权利要求9所述的静电放电保护电路，其特征在于，
所述的第一、第二及第三ESD保护组件其中之一具有一双极晶体管组件。
16.根据权利要求15所述的静电放电保护电路，其特征在于，
该双极晶体管组件是一npn双极晶体管组件。
17.根据权利要求4所述的静电放电保护电路，其特征在于，
在所述的静电放电保护电路的一布局中，
该第一供给电压节点乃邻接于该第二供给电压节点；以及
该第二供给电压节点乃邻接于该第三供给电压节点。
18.一种用于使用至少一第一以及一第二供给电压的一电子电路的ESD保护方法，包括下列步骤：
测量于第一供给电压节点处的电位；以及
由于在第一供给电压节点处的已测量电位的作用而
激活一第一ESD保护组件，该第一ESD保护组件的特征在于：
该第一ESD保护组件经由一输入端而电连接至有关于该第一供给电压的一第一供给电压节点；
该第一ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第一ESD保护组件经由一输出端而消散自输入端所接收的电荷，以及在同时间
激活一第二ESD保护组件，该第二ESD保护组件的特征在于：
该第二ESD保护组件经由一输入端而电连接至有关于该第二供给电压的一第二供给电压节点；
该第二ESD保护组件具有一控制输入端，且透过该控制输入端，在ESD负载发生时会被激活；以及
在该已激活状态中，该第二ESD保护组件经由一输出端而消散自输入端所接收的电荷。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102004004789.8 | 2004-01-30 | ||
| DE102004004789A DE102004004789B3 (de) | 2004-01-30 | 2004-01-30 | ESD-Schutzschaltkreis für eine elektronische Schaltung mit mehreren Versorgungsspannungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1649227A CN1649227A (zh) | 2005-08-03 |
| CN1649227B true CN1649227B (zh) | 2011-10-05 |
Family
ID=34112211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510006368.XA Active CN1649227B (zh) | 2004-01-30 | 2005-01-28 | 具有二或多供应电压的电子电路的静电放电保护电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7450358B2 (zh) |
| CN (1) | CN1649227B (zh) |
| DE (1) | DE102004004789B3 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101258597A (zh) * | 2005-07-08 | 2008-09-03 | Nxp股份有限公司 | 具有静电放电保护的集成电路 |
| EP1911093A2 (en) | 2005-07-22 | 2008-04-16 | Nxp B.V. | Path sharing high-voltage esd protection using distributed low-voltage clamps |
| DE102006021847B4 (de) | 2006-05-10 | 2015-07-02 | Austriamicrosystems Ag | Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen |
| CN101697412B (zh) * | 2009-10-30 | 2012-02-01 | 智原科技股份有限公司 | 具有电子过压防护能力的静电放电保护电路 |
| DE102011075626A1 (de) * | 2011-05-11 | 2012-11-15 | Zf Friedrichshafen Ag | Vorrichtung zur Spannungsversorgung und Verfahren zum Abschalten einer Spannungsversorgung |
| GB2501105A (en) * | 2012-04-12 | 2013-10-16 | Eltek As | AC-DC converter overvoltage protection circuit |
| US9831666B2 (en) | 2015-05-15 | 2017-11-28 | Analog Devices, Inc. | Apparatus and methods for electrostatic discharge protection of radio frequency interfaces |
| US10630075B2 (en) * | 2015-10-30 | 2020-04-21 | Intel IP Corporation | Multi-level output circuit having centralized ESD protection |
| CN108054743B (zh) * | 2017-12-22 | 2019-05-10 | 上海艾为电子技术股份有限公司 | 一种负载开关集成电路及电子设备 |
| CN214588833U (zh) * | 2020-12-23 | 2021-11-02 | 威锋电子股份有限公司 | 开关芯片 |
| US11955796B2 (en) | 2022-04-29 | 2024-04-09 | Apple Inc. | Electrostatic discharge network for driver gate protection |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982217A (en) * | 1997-02-19 | 1999-11-09 | Texas Instruments Incorporated | PNP driven NMOS ESD protection circuit |
| US6507471B2 (en) * | 2000-12-07 | 2003-01-14 | Koninklijke Philips Electronics N.V. | ESD protection devices |
| CN1438705A (zh) * | 2002-02-10 | 2003-08-27 | 台湾积体电路制造股份有限公司 | 一种二极管结构及其静电放电防护电路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3913666A1 (de) * | 1989-04-26 | 1990-10-31 | Philips Patentverwaltung | Schaltungsanordnung zum ueberwachen von zwei betriebsspannungen |
| US6385021B1 (en) | 2000-04-10 | 2002-05-07 | Motorola, Inc. | Electrostatic discharge (ESD) protection circuit |
| TW502459B (en) * | 2001-01-03 | 2002-09-11 | Taiwan Semiconductor Mfg | Diode structure with high electrostatic discharge protection and electrostatic discharge protection circuit design of the diode |
| US6801416B2 (en) * | 2001-08-23 | 2004-10-05 | Institute Of Microelectronics | ESD protection system for high frequency applications |
| US6936896B2 (en) * | 2001-12-21 | 2005-08-30 | Freescale Semiconductor, Inc. | Semiconductor apparatus |
| US6757147B1 (en) * | 2002-05-03 | 2004-06-29 | Pericom Semiconductor Corp. | Pin-to-pin ESD-protection structure having cross-pin activation |
| JP4228586B2 (ja) * | 2002-05-21 | 2009-02-25 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| TW560038B (en) | 2002-05-29 | 2003-11-01 | Ind Tech Res Inst | Electrostatic discharge protection circuit using whole chip trigger technique |
| US6724603B2 (en) * | 2002-08-09 | 2004-04-20 | Motorola, Inc. | Electrostatic discharge protection circuitry and method of operation |
-
2004
- 2004-01-30 DE DE102004004789A patent/DE102004004789B3/de not_active Expired - Fee Related
-
2005
- 2005-01-27 US US11/046,295 patent/US7450358B2/en active Active
- 2005-01-28 CN CN200510006368.XA patent/CN1649227B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982217A (en) * | 1997-02-19 | 1999-11-09 | Texas Instruments Incorporated | PNP driven NMOS ESD protection circuit |
| US6507471B2 (en) * | 2000-12-07 | 2003-01-14 | Koninklijke Philips Electronics N.V. | ESD protection devices |
| CN1438705A (zh) * | 2002-02-10 | 2003-08-27 | 台湾积体电路制造股份有限公司 | 一种二极管结构及其静电放电防护电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102004004789B3 (de) | 2005-03-03 |
| US7450358B2 (en) | 2008-11-11 |
| US20050168894A1 (en) | 2005-08-04 |
| CN1649227A (zh) | 2005-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1649227B (zh) | 具有二或多供应电压的电子电路的静电放电保护电路 | |
| KR100801863B1 (ko) | 정전 방전 보호 회로 | |
| JP4322806B2 (ja) | 静電気放電保護回路及び動作方法 | |
| US7580233B2 (en) | Protecting circuits from electrostatic discharge | |
| KR101870995B1 (ko) | 반도체 집적회로의 ｅｓｄ 보호 회로 | |
| TWI425732B (zh) | 積體電路及輸入/輸出(i/o)單元庫以及用於在一積體電路處補償靜電放電(esd)之方法 | |
| US7394631B2 (en) | Electrostatic protection circuit | |
| US7291888B2 (en) | ESD protection circuit using a transistor chain | |
| CN101588062B (zh) | 半导体集成电路的保护电路、其驱动方法及系统 | |
| JP3990352B2 (ja) | 半導体集積回路装置 | |
| US8649134B2 (en) | Electrostatic discharge protection rail clamp with discharge interruption circuitry | |
| KR20130121047A (ko) | 게이트 유전체 보호 | |
| WO2006033993A1 (en) | Apparatus for esd protection | |
| CN101099279A (zh) | 实现可切换的i/o去耦电容功能的局部esd电轨夹 | |
| CN109792147A (zh) | 用于低泄漏应用的esd保护电荷泵有源钳位 | |
| CN100399665C (zh) | 一种电压源的静电放电保护电路 | |
| CN106992172A (zh) | Esd保护集成电路以及esd检测电路 | |
| US7362555B2 (en) | ESD protection circuit for a mixed-voltage semiconductor device | |
| KR20170132371A (ko) | 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치 | |
| CN114123147A (zh) | 一种用于芯片的静电放电保护模块及其装置 | |
| US20070025035A1 (en) | Electrostatic discharge protection circuit with reduced mounting area and junction capacitance | |
| KR101093623B1 (ko) | 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법 | |
| KR100631961B1 (ko) | 정전기 방전 보호 회로 | |
| US20050179088A1 (en) | ESD protective apparatus for a semiconductor circuit having an ESD protective circuit which makes contact with a substrate or guard ring contact | |
| JPH03250918A (ja) | Ｍｉｓｆｅｔ論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |