CN1649114A - 布线基板的制造方法 - Google Patents

布线基板的制造方法 Download PDF

Info

Publication number
CN1649114A
CN1649114A CNA2005100070096A CN200510007009A CN1649114A CN 1649114 A CN1649114 A CN 1649114A CN A2005100070096 A CNA2005100070096 A CN A2005100070096A CN 200510007009 A CN200510007009 A CN 200510007009A CN 1649114 A CN1649114 A CN 1649114A
Authority
CN
China
Prior art keywords
alignment mark
circuit board
dielectric layer
ditch
electricity dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100070096A
Other languages
English (en)
Other versions
CN100405562C (zh
Inventor
由利伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN1649114A publication Critical patent/CN1649114A/zh
Application granted granted Critical
Publication of CN100405562C publication Critical patent/CN100405562C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0008—Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Structure Of Printed Boards (AREA)
  • Laser Beam Processing (AREA)

Abstract

一种布线基板的制造方法，用反射光对高精度地形成了的定位记号进行摄像，根据其摄像结果来进行布线基板工件与曝光用掩膜的相对定位。该方法包括：在板状芯子(2)上顺序层叠导体层(M1)和电介质层(V1)的工序；在电介质层(V1)的主表面上照射激光，形成定位记号(50)的工序；以及从电介质层(V1)的主表面侧对定位记号(50)照射位置检测用的光，并检测反射光，根据其检测结果来进行布线基板工件(1′)与曝光用掩膜的相对定位的工序，在形成定位记号(50)的工序中，形成具有沟(50a)并在该沟(50a)内露出了导体层(M1)的定位记号，其中，该沟(50a)形成如下：一边移动照射位置，使其与环状的预定挖掘区域(58)的周向和径向重合，一边对预定挖掘区域(58)照射激光，把电介质层(V1)挖掘成环状。

Description

布线基板的制造方法
技术领域
本发明涉及布线基板的制造方法。
背景技术
以前，作为用于IC或LSI等芯片连接的多层布线基板，有有机布线基板，这种有机布线基板具有由高分子材料构成的电介质层和导体层交替层叠的构造。近几年，以用激光加工法或照相法穿了孔的通路(ビァ)为中介，取得层间的电连接，并一层一层顺次层叠电介质层和导体层而成的产品，即所谓的沉积(ビルドァップ)布线基板正在成为主流。
作为沉积布线基板的制造方法的特征性的工序，可以列举采用激光加工的通路形成工序和采用图形镀着(パタ一ンメッキ)的导体层形成工序。在导体层形成工序中，采用光刻法技术使镀着抗蚀剂形成图形之后，进行电解镀工序。在使镀着抗蚀剂形成图形的过程中，曝光用掩膜和布线基板工件的相对定位精度就成为在对应布线的细微化方面重要的一环。以前，曝光用掩膜和布线基板工件的相对定位是用透过光对在导体层上形成了的定位记号进行摄像，根据该摄像结果来进行的。
[专利文献1]
特开2001-217546号公报
另一方面，为了提高曝光用掩膜和布线基板工件的相对定位精度，尝试用反射光对定位记号进行摄像。在用透过光进行摄像的方法中，越过添加了添加物的树脂电介质层，对在下一导体层上形成了的定位记号进行摄像。在用反射光进行摄像的方法中，挖掘树脂电介质层，使导体层露出，从而形成定位记号，用反射光读取它。通常，树脂电介质层中添加了硅石等添加物，因而难以提高光的透射率。因此，与透过方式相比，反射方式可望提高定位记号的检测精度，从而可望提曝光用掩膜对高布线基板工件的定位精度。
可是，反射方式中使用的定位记号是在层间连接用的通路形成的同时通过激光加工来挖掘树脂电介质层而形成的，因而定位记号自身就取决于激光加工的加工精度。结果，为了用反射光读取定位记号、提高曝光精度，重要的是提高定位记号自身的形成精度。
发明内容
鉴于上述情况，本发明的课题在于提供一种布线基板的制造方法，用反射光对高精度地形成了的定位记号进行摄像，根据其摄像结果来识别布线基板工件的位置，从而进行曝光工序等。
为了解决上述课题，本发明提供一种布线基板的制造方法，该布线基板具有交替层叠树脂电介质层和导体层而成的布线层叠部，本发明的主要特征在于，包括：在支承基板上顺序层叠导体层和树脂电介质层的工序；在树脂电介质层的主表面上照射激光，形成定位记号的工序；以及从树脂电介质层的主表面侧对定位记号照射位置检测用的光，并检测反射光，根据该检测结果来识别布线基板工件的位置的工序，在形成定位记号的工序中，形成具有该沟并在该沟内露出了导体层的形态的定位记号，其中，该沟形成如下：一边移动照射位置，使其与环状的预定挖掘区域的周向和径向重合，一边对预定挖掘区域照射激光，把树脂电介质层挖掘成环状。「主表面」是指最大面积的面。
上述本发明在于，通过用反射光读取在布线基板工件上形成了的定位记号，来识别该布线基板工件的位置。把树脂电介质层挖掘成环状而形成的定位记号是一边一点一点移动照射位置一边照射激光而形成的。对一个一个的照射位置，激光加工机的加工精度是有影响的，但是作为整个定位记号，就成了偏差平均化了的形式，所以不易反映激光加工机的加工精度。而且，使得与环状的预定挖掘区域的周向和径向重合来照射激光，所以能够在定位记号的沟内侧开口端及外侧开口端的两方中，形成光滑的环状的开口端。因此，可望提高采用反射光的定位记号的检测精度，提高布线基板工件的位置的识别精度。由于这样的理由，按照本发明的制造方法，就能够应对更进一步的布线图形的细微化。
对布线基板工件的位置进行识别的工序，可以作为曝光工序的一部分来进行。用激光挖掘树脂电介质层，形成了定位记号之后，就可以在该树脂电介质层之上形成抗蚀剂。抗蚀剂是用镀着法形成规定图形的布线时的镀着抗蚀剂，或对在树脂电介质层上形成了的金属膜进行化学蚀刻时的蚀刻抗蚀剂，或焊料抗蚀剂。抗蚀剂经过形成由有机感光树脂构成的薄膜的工序、对该薄膜进行曝光的工序、对该薄膜进行显影的工序的各工序，而被付与规定的图形。在曝光工序中，有几种方法。第一种是采用曝光用掩膜的方法。在该方法中，为了进行布线基板工件和曝光用掩膜的相对定位，可以用预先在布线基板工件上形成了的定位记号。另一种方法是采用LDI(Laser Direct Imaging)技术的方法。LDI技术的详细情况通过实施方式的说明即可明白，不过，简单地说，就是直接扫描激光来对抗蚀剂薄膜进行曝光。LDI技术需要用于扫描激光的基准位置。可以用定位记号作为该基准位置。
在一个适当的方式中，可以采用以下方法：在形成定位记号的工序中，沿预定挖掘区域的周向确定内外二列基准线，在各基准线上以规定的角度间隔设定激光的照射位置，对该设定了的照射位置依次照射激光。虽然优选的是环状，但要考虑各种大小和沟宽度。如图5所示，如果在内外二列照射激光的话，就能够既达到高加工效率，又获得尖轮廓的开口端。
具体而言，进行了形成定位记号的工序以后，再进行用对构成导体层的金属有蚀刻力的药液来洗涤定位记号的工序，在定位记号和树脂电介质层的表面上形成非电解镀层的工序，以及在非电解镀层之上层叠电解镀层形成用的干膜抗蚀剂的工序。在形成定位记号的工序中，设定预定挖掘区域，并使得能够抑制干膜抗蚀剂在由激光挖掘形成的沟内随动。在对布线基板工件的位置进行识别的工序中，使检测反射光的摄像机的聚焦对准树脂电介质层的主表面，越过干膜抗蚀剂，对定位记号的沟的开口端进行识别。这样，就能够防止作为镀着抗蚀剂的干膜抗蚀剂进入沟内。即，干膜抗蚀剂成为不翘曲而很好地展开的状态。于是，反射光进行的沟的开口端的识别精度就会提高。由于提高了构成定位记号的沟的开口端的识别精度，布线基板工件的位置的识别精度就会提高。另外，定位记号隔着干膜抗蚀剂进行摄像的情况很多，不过，如果按照避开定位记号来层叠干膜抗蚀剂的方法，就可直接对定位记号进行摄像。
还有，抗蚀剂不仅可以是具有自立性的干膜抗蚀剂，还可以是在布线基板工件上直接涂敷的液状抗蚀剂，在布线基板工件的整面上涂敷液状抗蚀剂的场合，液状抗蚀剂就会进入构成定位记号的沟中，不过，液状抗蚀剂会对沟进行均匀填充，因而与干膜抗蚀剂的情况不同。在干膜抗蚀剂的场合，进入到中途半端的这种情况会极大地妨碍光的反射，结果，定位记号的识别精度就会降低。相比之下，液状抗蚀剂会均匀地进入沟中，不会极大地妨碍光的反射，因而能够使定位记号的识别精度保持良好。此处，即使是液状抗蚀剂，也不会不进入沟中而越过去，因而与干膜抗蚀剂的情况相同，优选的是，以避开定位记号的方式涂敷在布线基板工件上。
对于其它情况，为了解决课题，本发明提供第二种布线基板的制造方法，该布线基板具有交替层叠树脂电介质层和导体层而成的布线层叠部，本发明的主要特征在于，包括：在支承基板上顺序层叠导体层和树脂电介质层的工序；对树脂电介质层进行挖掘，形成定位记号的工序；以及从树脂电介质层的主表面侧对定位记号照射位置检测用的光，并检测反射光，根据该检测结果来识别布线基板工件的位置的工序，在对布线基板工件的位置进行识别的工序中，使检测反射光的摄像机的聚焦对准树脂电介质层的主表面，对定位记号的沟的开口端进行识别。按照本发明，定位记号的识别精度就会改善，布线基板工件的识别精度就会提高。
附图说明
图1是布线基板的一实施方式的俯视图。
图2是其背面图。
图3是表示布线基板剖面构造的一个例子的图。
图4是布线基板工件的整体示意图。
图5是定位记号50的剖面示意图和上面图。
图6是表示预定挖掘区域和激光的照射位置的概念图。
图7是表示用反射光对定位记号进行摄像，进行布线基板工件和曝光用掩膜的相对定位的工序的示意图。
图8是说明误对准量的定义的概念图。
图9是表示实验结果的分布图。
图10是表示在用PET薄膜支承干膜抗蚀剂的状态下进行定位工序、曝光工序的实施方式的示意图。
图11是表示不使曝光用掩膜和干抗蚀剂膜介入而对定位记号进行摄像的实施方式的示意图。
图12是表示分割投影的曝光工序的示意图。
图13是表示LDI技术的曝光工序的示意图。
具体实施方式
以下，参照附图说明本发明的实施方式。
图3是示意性地表示本发明的一实施方式的布线基板1的剖面构造的图。该布线基板在用耐热性树脂板(例如双马来酰亚胺三嗪(ビスマレィミド一トリァジン)树脂板)或纤维强化树脂板(例如玻璃纤维强化环氧树脂)等构成的板状芯子2的两表面上分别形成了按规定的图形而构成布线金属层的芯子导体层M1、M11(简称导体层)。这些芯子导体层M1、M11形成为覆盖板状芯子2的表面的大部分的面导体图形，用作电源层或接地层。另一方面，在板状芯子2上形成了由打孔机等穿设的通孔12，在其内壁面形成了使芯子导体层M1、M11互相导通的通孔导体30。还有，通孔12由环氧树脂等树脂制填充材料31来填充。
还有，在芯子导体层M1、M11的上层分别形成了用热固化性树脂组成物6构成的第一通路层(沉积层(ビルドァップ層)：电介质层)V1、V11。而且，在该表面上通过Cu镀分别形成了具有金属布线7的第一导体层M2、M12。另外，芯子导体层M1、M11和第一导体层M2、M12分别通过通路层34而形成层间连接。同样，在第一导体层M2、M12的上层分别形成了使用了热固化性树脂组成物6的第二通路层(ビルドァップ層：电介质层)V2、V12。在其表面形成了具有金属端子焊盘10、17的第二导体层M3、M13。这些第一导体层M2、M12和第二导体层M3、M13分别通过通路层34形成层间连接。通路层34具有通路孔(ビァホ一ル)34h、在其内周面设置的通路导体34s、设置成靠底面侧与通路导体34s导通的通路焊盘34p、以及在通路焊盘34p的相反侧从通路孔34h的开口周边向外伸出的通路焊盘341。
在板状芯子2的第一主表面MP1上，芯子导体层M1、第一通路层V1、第一导体层M2、以及第二通路层V2形成了第一布线层叠部L1。还有，在板状芯子2的第二主表面MP2上，芯子导体层M11、第一通路层V11、第一导体层M12、以及第二通路层V12形成了第二布线层叠部L2。电介质层和导体层交替层叠，且总是在最上层形成电介质层6，在该第一主表面CP上，分别形成了多个金属端子焊盘10至17。第一布线层叠部L1侧的金属端子10构成用来倒装连接集成电路部件的焊盘(FC焊盘)即焊料结合部。还有，第二布线层叠部L2侧的金属端子17用作背面结合部(PGA焊盘，BGA焊盘)，该背面结合部用于通过针格阵列(PGA)或球格阵列(BGA)把布线基板本身连接于母插件等。
如图1所示，焊料接合部10在布线基板1的第一主表面的大致中央部分排列成格子状，在其上形成了的各焊料焊盘11(图3)共同形成了芯片装载部40。还有，如图2所示，第二导体层M13内的背面接合部17也排列形成为格子状。并且，在各第二导体层M3、M13之上，分别形成了由感光性或热固化性树脂组成物构成的焊料抗蚀剂层8、18(SR1、SR11)。为了使焊料接合部或背面接合部17露出，全都以与各接合部一一对应的形式形成了开口部8、18 a。在第一布线层叠部L1侧形成了的焊料抗蚀剂层8的焊料焊盘11可以由例如Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Sb等实质上不含Pb的焊料构成。而第二布线层叠部L2侧的金属端子焊盘17则从焊料抗蚀剂层18的开口18a内露出而构成。
以下，说明布线基板1的制造工序。
首先，在作为板状芯子2的耐热性树脂板(例如双马来酰亚胺三嗪(ビスマレィミド一トリァジン)树脂板)或纤维强化树脂板(例如玻璃纤维强化环氧树脂)上采用打孔等方法来穿设通孔12，通过图形镀着而形成第一导体层M1、M11和通孔导体30，通孔12由树脂制填充材料31来填充。
其次，对第一导体层M1、M11实施粗化处理以后，层叠(粘合)树脂薄膜，使其覆盖第一导体层M1、M11并使其硬化，得到电介质层V1、V11。树脂薄膜是把添加了硅石等添加物的热固化性树脂组成物进行薄膜化后形成的。在板状芯子2上面顺序层叠第一导体层M1、M11和电介质层V1、V11以后，从其主表面对电介质层V1、V11(通路层)照射激光，以希望的图形形成通路孔34h(所谓激光通路处理)。能够在对该通路孔34h进行穿孔的激光加工工序中，形成用于形成上一层导体层M2、M12的定位记号50(参照图4)。
一般而言，图3所示的布线基板1做成把多个布线基板1连接起来的连接布线基板。即，如图4所示，本实施方式中说明的各工序就成为对把多个制造途中的布线基板1a连接起来的连接布线基板工件1′进行的情况。并且，在布线基板工件1′的非产品部(取代部)设置了多个环状(或圈状)的定位记号50。在本实施方式中，在布线基板工件1′的四角各设有一个。把该定位记号50作为基准，就能够进行布线基板工件1′和曝光用掩膜的相对定位。当然，在一个一个单独制造布线基板1的场合，可以在各布线基板1上单独设置一个或多个定位记号50。
图5表示定位记号50剖面示意图。定位记号50具有把电介质层V1挖掘成环状而形成的沟50a。在沟50a内露出了构成导体层M1的基础导体60。构成定位记号50的沟50a的内径D1和外径D2的差调整为例如20um及以上、100以下即可。若沟50a的宽度太窄，就会导致沟50a的识别性降低、定位记号50的识别精度降低。反过来，若沟50a的宽度太大，如后所述，在干膜抗蚀剂作为镀着抗蚀剂而形成图形的工序中(参照图7)，干膜抗蚀剂就会夹带进入沟5内，导致定位记号50的识别精度降低。
上述的定位记号50可以形成如下。图6表示应该照射激光的预定挖掘区域58和照射位置Km、kn(m、n：自然数)。如图6所示，在形成定位记号50的工序中，一边沿周向移动照射位置一边对预定挖掘区域58照射激光。具体而言，在预定挖掘区域58之上，沿周向确定内外二列基准线T1、T2(基准圆)，在各基准线T1、T2之上以规定的角度间隔设定激光的照射位置Km、kn，对设定了的照射位置Km、kn依次照射激光。结果，激光的照射点就会与环状的预定挖掘区域58的周向和径向重合。
如上所述，通过照射激光，所形成的沟50a的开口端50p、50q(参照图5)就会具有光滑且偏差少的轮廓，并且，该轮廓的真圆度就会增加。能得到这样的轮廓的话，就可望提高曝光装置的摄像设备(CCD摄像机等)的图像识别精度。尤其是，在进行对用反射光对定位记号50进行摄像而得到的像和预先登录了的人工模型进行图形匹配的图像处理、进行布线基板工件1′和曝光用掩膜的相对定位的场合，定位记号50的轮廓的鲜明性及真圆度对图像识别精度的影响大，因而推荐采用本实施方式的激光加工。而且，还可以用反射方式对这样的定位记号50进行摄像而得到多个位置信息，并根据对这些位置信息进行平均而得到的位置信息，进行布线基板工件1′和曝光用掩膜的相对定位。
还有，在激光加工的穿孔工序中，在同样的位置以2脉冲照射激光，并屡次进行。与在同样的地方以2脉冲照射相比，巡回进行同样顺序的扫描的循环加工能够使局部性的加热变小，加工精度变高。在决定图6所示的基准线T1、T2时，首先对在基准线T1上以规定间隔设定了的照射位置Km依次照射激光，接着，对在基准线T2上以规定间隔设定了的照射位置kn依次照射激光，这些扫描重复2次，这样的方法是作为适当的例子出示的。
还有，在形成定位记号50和通路孔34h的激光加工工序中，可以使用准分子激光、二氧化碳激光、Nd：YAG激光等种种激光加工机。在形成定位记号50的过程中，要考虑照射位置Km、kn和预定挖掘区域58的面积等来调整激光的点径。例如，在图6的例子中，把电介质层V1的主表面上的激光的点径调整为定位记号50的沟50的宽度〔径向〕的2/3。还有，在图6的例子中，一个照射位置涉及的照射点的外周边会通过其相邻的照射位置(束的中心)。在这种情况下，优选的是，邻接的一对照射位置的照射点重合的比例(重合率)为约4成左右。
如上所述，通过激光加工形成了定位记号50之后，用三氧化铬溶液或高锰酸钾溶液等来洗涤沟50a内和通路孔34h内(除污垢工序)。这样来除去通路孔34h和沟50a内残余的污垢。除污垢工序结束后，通过软蚀刻来除去在定位记号50的沟50a内露出的基础导体60的表层部和在通路孔34h内露出的通路焊盘34p的表层部。导体层M1实施用于提高电介质层V1的粘接性的粗化处理。预先除去构成导体层M1的表层部的粗化层的话，非电解Cu镀工序中的镀着沉淀性就会改善，进而促成通路的导通连接性。该软蚀刻可以采用例如硫酸或盐酸来进行。还可以采用以下方法：用H2SO4-H2O2或Na2S2O8等氧化性溶液来进行构成导体层M1的Cu的微蚀刻，接着，用硫酸或盐酸进行酸洗。
其次，在电介质层V1的表面上形成非电解Cu镀层56。并且，如图7所示，在非电解Cu镀层56之上层叠电解镀层形成用的干膜抗蚀剂DF。该干膜抗蚀剂DF经曝光·显影而形成图形，用作对电解Cu镀的镀着抗蚀剂。对干膜抗蚀剂DF进行曝光的工序如下。即，从电介质层V1的主表面侧对定位记号50照射位置检测用的光，用CCD摄像机54等摄像设备检测反射光。电介质层V1的表面用上述除污垢工序中使用的药液(碱性高锰酸钾溶液等)来进行粗化。因为定位记号50的沟50a部分的反射率比周围变高，所以能够高精度地识别定位记号50。
由CCD摄像机54对定位记号50进行摄像，根据对像进行处理而得到的位置信息来进行布线基板工件1′和曝光用掩膜52的相对定位。在这里，能够使检测反射光的CCD摄像机54的聚焦对准电介质层V1的主表面。并且，可以越过干膜抗蚀剂DF而对定位记号50进行摄像，从而对定位记号50的沟50的开口端50p、50q(参照图5)进行识别。
优选的是，此时，干膜抗蚀剂DF在沟50a中很好地展开。假如干膜抗蚀剂DF翘曲地进入沟50a内的话，就会导致定位记号50的边(沟50a的开口端50p、50q)的识别精度降低。因此，在形成定位记号50的工序中，要使得能够抑干膜抗蚀剂DF在由激光挖掘的沟50内随动，来设定预定挖掘区域58(沟50a的宽度)。
按照上述方法来进行布线基板工件1′和曝光用掩膜(图示省略)的相对定位，对干膜抗蚀剂DF进行曝光和显影。此后，进行电解Cu镀工序。在干膜抗蚀剂DF未覆盖的部分，选择性地形成电解Cu镀层。电解Cu镀工序结束后，用药液除去干膜抗蚀剂DF。然后，采用快速蚀刻法除去作为用于形成电解Cu镀层的通电路径而利用了的非电解Cu镀层56。这样就能形成具有希望的图形的导体层M2。
另外，如图10所示，也可以保持用薄支承膜51支承干膜抗蚀剂DF的状态，越过干膜抗蚀剂DF、支承薄膜51和曝光用掩膜52三者，照射用于识别定位记号50的光。后续的曝光工序也在图10的状态下进行。如果这样进行的话，曝光用掩膜52就不易附着灰尘等，因而是优选的。按照本发明，布线基板工件1′具有识别性出色的定位记号50，因此，即使在干膜抗蚀剂DF和曝光用掩膜52之间有支承薄膜51，也不会对定位精度产生大的障碍。另外，优选的是，支承薄膜51对于对定位记号50进行摄像时使用的光(例如白光)和对干膜抗蚀剂DF进行曝光时使用的光(i线，h线，g线等)具有良好的透光性(具体为透射率80％及以上)。例如，薄PET膜是适当的。
还有，如图10所示，也可以以避开定位记号50的方式把干膜抗蚀剂DF层叠在布线基板工件1′上，再以避开定位记号50的方式配置曝光用掩膜52。如果这样进行的话，在定位记号50和CCD摄像机54之间没有障碍，因而对比度就不会降低，定位记号50的识别性就会极大地改善。
反复进行以上的步骤，形成第一布线层叠部L1和第二布线层叠部L2以后，形成焊料抗蚀剂层SR1、SR11。接着，在焊料抗蚀剂层SR1、SR11上设置开口8a、18a。再在焊料抗蚀剂层SR1、SR11的开口8a、18a内露出了的导体层M3、M13上实施Ni/Au镀，得到端子焊盘10、17。Ni/Au镀工序结束后，采用丝网印刷法等方法在焊料抗蚀剂层SR1的开口8a内填充Sn-Ag-Cu等无铅焊料膏或Sn-Pb共晶膏，进行回流工序。这样就在端子焊盘10之上形成了焊料焊盘11。按照以上方法来制作图3表示的布线基板1。
曝光工序的其它实施方式
图7、图10和图11中说明了的实施方式是使曝光用掩膜52贴紧或充分靠近布线基板工件1′的曝光方法，以所谓接触曝光为前提，不过，本发明并不限于接触曝光。也可以适当采用例如图12所示，在布线基板工件1′和曝光用掩膜53之间有投影透镜55的曝光方法，即所谓投影曝光。还有，图12表示分成多个区域来进行曝光的分割曝光方式，不过，也可以采用按面板单元对布线基板工件1′统一进行曝光的统一曝光方式。用CCD摄像机54对定位记号50进行摄像，根据该摄像结果来进行布线基板工件1′和曝光用掩膜53的相对定位，在这一点上，投影曝光和接触曝光之间没有不同。
还可以把不使用掩膜的曝光方法用于本发明。如图13所示，不使用掩膜的曝光方法是采用LDI系统70的方法。LDI系统70具有UV激光振荡器64、多面反射镜62、透镜66、CCD摄像机54和XY载物台68。UV激光振荡器64生成的激光经由包括光学多面体62和透镜66的光学系统，以规定的图形照射在布线基板工件1′上。这样就在布线基板工件1′的干膜抗蚀剂上形成潜像。LDI系统70用CCD摄像机54对定位记号50进行摄像，根据该摄像结果对XY载物台68的位置进行控制，调整布线基板工件1′与具有用于照射激光的光栅数据的坐标系的相对位置关系，照射激光。即，在进行不使用掩膜的曝光工序的场合，识别性出色的定位记号50的存在也不可缺少。另外，图13表示光栅扫描方式，不过也可以采用向量扫描(ベクタスキャン)方式。
实验例
为确认本发明的效果，进行了以下的实验。首先，按本实施方式中说明了的步骤，形成多个布线基板工件1′，该布线基板工件1′具有沟50a的内径为0.8mm、外径为1.0mm的定位记号50。对于各布线基板工件1′，以反射方式对定位记号50进行摄像，进行对曝光用掩膜的定位。如图8所示，曝光用掩膜使用形成了图形的掩膜，能够以干膜抗蚀剂DF同心状地包围定位记号50的形式来进行曝光·显影。还有，放置布线基板工件1′的载物台从定位记号50的摄像时开始至干膜抗蚀剂DF的显影时为止，保持不动。
曝光·显影工序结束后，如图8所示，对于各布线基板工件1′，对形成图形为环状的干膜抗蚀剂D的中心坐标和定位记号50的中心坐标的偏差量即误对准量MA进行测量。还有，作为比较例，采用在导体层M1上形成了φ1.0mm的Cu接合部的布线基板工件，用透过光、用来自板状芯子侧的透过光对该Cu接合部进行摄像，以与上述同样的步骤对干膜抗蚀剂进行曝光·显影，测量误对准量MA。图9表示结果。
图9(a)为环状的定位记号50的情况，图9(b)为比较例的情况。由该结果可知，如果按照用反射光对根据本发明的方法而形成了的定位记号50进行摄像的方法，与透过方式(比较例)相比，误对准量MA的偏差小。即，定位记号50的识别性良好，曝光用掩膜和布线基板工件的定位精度高。

Claims (4)

1.一种布线基板(1)的制造方法，该布线基板具有交替层叠树脂电介质层(V1、V2、V11、V12)和导体层(M1、M2、M3、M11、M12、M13)而成的布线层叠部(L1、L2)，该方法的特征在于，
包括：在支承基板(2)上顺序层叠导体层(M1)和树脂电介质层(V1)的工序；在树脂电介质层(V1)的主表面上照射激光，形成定位记号(50)的工序；以及从树脂电介质层(V1)的主表面侧对定位记号(50)照射位置检测用的光，并检测反射光，根据该检测结果来识别布线基板工件(1′)的位置的工序，
在形成定位记号(50)的工序中，形成具有沟(50a)并在所述沟(50a)内露出了导体层的形态的定位记号(50)，其中，所述沟(50a)形成如下：一边移动照射位置，使其与环状的预定挖掘区域(58)的周向和径向重合，一边对预定挖掘区域(58)照射激光，把树脂电介质层(V1)挖掘成环状。
2.根据权利要求1所述的布线基板(1)的制造方法，其中，在所述形成定位记号(50)的工序中，沿所述预定挖掘区域(58)的周向确定内外二列基准线(T1、T2)，在各基准线(T1、T2)上以规定的角度间隔设定激光的照射位置(kn、Km)，对该设定了的照射位置(kn、Km)依次照射激光。
3.根据权利要求1所述的布线基板(1)的制造方法，其中，
进行了所述形成定位记号(50)的工序以后，再进行
用对构成所述导体层(M1)的金属有蚀刻力的药液来洗涤所述定位记号(50)的工序；
在所述定位记号(50)和所述树脂电介质层(V1)的表面上形成非电解镀层(56)的工序；以及
在所述非电解镀层(56)之上层叠电解镀层形成用的干膜抗蚀剂(DF)的工序，
在所述形成定位记号(50)的工序中，设定所述预定挖掘区域(58)，并使得能够抑制所述干膜抗蚀剂(DF)在由激光挖掘形成的所述沟(50a)内随动，
在对所述布线基板工件(1′)的位置进行识别的工序中，使检测反射光的摄像机(54)的聚焦对准所述树脂电介质层(V1)的主表面，越过所述干膜抗蚀剂(DF)，对所述定位记号(50)的所述沟(50a)的开口端(50p、50q)进行识别。
4.根据权利要求1所述的布线基板(1)的制造方法，其中，该布线基板具有交替层叠树脂电介质层(V1、V2、V11、V12)和导体层(M1、M2、M3、M11、M12、M13)而成的布线层叠部(L1、L2)，该方法的特征在于，
包括：在支承基板(2)上顺序层叠导体层(M1)和树脂电介质层(V1)的工序；对树脂电介质层(V1)进行挖掘，形成定位记号(50)的工序；以及从树脂电介质层(V1)的主表面侧对定位记号(50)照射位置检测用的光，并检测反射光，根据该检测结果来识别布线基板工件(1′)的位置的工序，
在对布线基板工件(1′)的位置进行识别的工序中，使检测所述反射光的摄像机(54)的聚焦对准所述树脂电介质层(V1)的主表面，对所述定位记号(50)的沟(50a)的开口端(50p、50q)进行识别。
CNB2005100070096A 2004-01-30 2005-01-31 布线基板的制造方法 Active CN100405562C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004023998 2004-01-30
JP200423998 2004-01-30
JP20055510 2005-01-12
JP2005005510A JP4590272B2 (ja) 2004-01-30 2005-01-12 配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1649114A true CN1649114A (zh) 2005-08-03
CN100405562C CN100405562C (zh) 2008-07-23

Family

ID=34889306

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100070096A Active CN100405562C (zh) 2004-01-30 2005-01-31 布线基板的制造方法

Country Status (4)

Country Link
US (1) US7115435B2 (zh)
JP (1) JP4590272B2 (zh)
CN (1) CN100405562C (zh)
TW (1) TWI328991B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203092B (zh) * 2006-12-15 2011-06-29 英业达股份有限公司 差分对识别方法
CN111479380A (zh) * 2020-04-26 2020-07-31 青岛歌尔智能传感器有限公司 电路板组件、打码偏移的检测方法及装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892625B2 (en) * 2006-07-20 2011-02-22 Dyconex Ag Method of fabricating an electrical connecting element, and an electrical connecting element
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
TWI385772B (zh) * 2007-03-30 2013-02-11 Ngk Spark Plug Co 配線基板的製造方法
US20100002115A1 (en) * 2008-07-03 2010-01-07 Xinqiao Liu Method for Fabricating Large Photo-Diode Arrays
TWI459436B (zh) * 2008-10-27 2014-11-01 Tpk Touch Solutions Inc The Method of Making Double - sided Graphic Structure of Touch Circuit
CN104427791B (zh) * 2013-09-06 2018-07-13 欣兴电子股份有限公司 线路板与其制作方法
JP6208054B2 (ja) * 2014-03-10 2017-10-04 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6276809B2 (ja) * 2016-07-28 2018-02-07 Ckd株式会社 基板位置検出装置
TWI787613B (zh) * 2020-06-01 2022-12-21 安諾電子股份有限公司 導電線路選鍍方法
JP7520615B2 (ja) 2020-07-27 2024-07-23 キヤノン株式会社 マーク形成方法、パターン形成方法、及びリソグラフィ装置
CN112888175B (zh) * 2020-12-18 2022-03-18 珠海崇达电路技术有限公司 一种超大背板内外层图形的制作方法
JP7439001B2 (ja) * 2021-02-19 2024-02-27 矢崎総業株式会社 フレキシブルプリント基板、フレキシブルプリント基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0233997A (ja) * 1988-07-25 1990-02-05 Fujikura Ltd 多層基板における積層板の製造方法
US5136152A (en) * 1990-12-19 1992-08-04 Hoetron, Inc. Hybrid optical pickup with integrated power emission and reading photodetectors
JPH04312995A (ja) * 1991-02-06 1992-11-04 Nec Toyama Ltd 銅張り積層板の製造方法
US5593606A (en) * 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
JPH09191168A (ja) * 1996-01-10 1997-07-22 Yamamoto Seisakusho:Kk プリント配線基板の導通孔の加工方法
JP2001036254A (ja) * 1999-05-17 2001-02-09 Ibiden Co Ltd 多層配線板の製造方法
JP2001217546A (ja) 2000-01-31 2001-08-10 Tanaka Kikinzoku Kogyo Kk 多層プリント配線板の製造方法
JP3328630B2 (ja) * 2000-03-06 2002-09-30 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP3489816B2 (ja) * 2000-03-09 2004-01-26 シャープ株式会社 光ピックアップ装置
JP4792673B2 (ja) * 2001-07-27 2011-10-12 凸版印刷株式会社 高密度多層ビルドアップ配線板の製造方法
JP2003101063A (ja) * 2001-09-20 2003-04-04 Sony Corp 複合光学素子、受光素子装置及び複合光学素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101203092B (zh) * 2006-12-15 2011-06-29 英业达股份有限公司 差分对识别方法
CN111479380A (zh) * 2020-04-26 2020-07-31 青岛歌尔智能传感器有限公司 电路板组件、打码偏移的检测方法及装置
CN111479380B (zh) * 2020-04-26 2022-04-22 青岛歌尔智能传感器有限公司 电路板组件、打码偏移的检测方法及装置

Also Published As

Publication number Publication date
US7115435B2 (en) 2006-10-03
US20050170631A1 (en) 2005-08-04
JP2005244182A (ja) 2005-09-08
TWI328991B (en) 2010-08-11
CN100405562C (zh) 2008-07-23
TW200531609A (en) 2005-09-16
JP4590272B2 (ja) 2010-12-01

Similar Documents

Publication Publication Date Title
CN100405562C (zh) 布线基板的制造方法
JP5172409B2 (ja) 配線基板の製造方法
US20080283277A1 (en) Wiring board manufacturing method and wiring board
CN101355852B (zh) 印刷电路板制造系统及其制造方法
KR20130127976A (ko) 워크피스들 상에 패턴들을 생성하기 위한 장치
CN1211813A (zh) 曝光图形掩模及其制造方法
CN101282622B (zh) 电路板及其制造方法
US8186050B2 (en) Printed wiring board manufacturing method
JP2006212825A (ja) 配線基板及びｌｅｄヘッド
JP2004031528A (ja) 多層配線基板の製造方法
CN1750740B (zh) 印刷电路衬底的部件安装方法
JP2001007460A (ja) フレキシブル基板の認識マーク構造
JP2008124336A (ja) 半導体チップの外形認識方法および位置補正方法
JP2012209284A (ja) 配線基板の製造方法
US5976974A (en) Method of forming redundant signal traces and corresponding electronic components
KR100616658B1 (ko) 카메라 모듈및 그 제조방법
US20200077521A1 (en) Circuit board
CN102548243A (zh) 制作电路板凸点的方法、系统及电路板
CN1116697C (zh) 膜载体的制造方法和在该方法中使用的掩膜及膜载体
CN102348324B (zh) 布线图案之间具有馈通导体的电子模块
CN116367427A (zh) 一种ccd钻机的对位方法以及印制电路板
CN100501990C (zh) 基板结构及其制造方法
CN108401361B (zh) 电路板与其制作方法
JPH01287937A (ja) フィルムキャリアテープ
CN118538678A (zh) 封装基板及其制法与整版面结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant