CN101282622B - 电路板及其制造方法 - Google Patents

电路板及其制造方法 Download PDF

Info

Publication number
CN101282622B
CN101282622B CN2008101087740A CN200810108774A CN101282622B CN 101282622 B CN101282622 B CN 101282622B CN 2008101087740 A CN2008101087740 A CN 2008101087740A CN 200810108774 A CN200810108774 A CN 200810108774A CN 101282622 B CN101282622 B CN 101282622B
Authority
CN
China
Prior art keywords
substrate
layer
bronze medal
circuit board
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101087740A
Other languages
English (en)
Other versions
CN101282622A (zh
Inventor
廖国成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008101087740A priority Critical patent/CN101282622B/zh
Publication of CN101282622A publication Critical patent/CN101282622A/zh
Application granted granted Critical
Publication of CN101282622B publication Critical patent/CN101282622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明提供一种电路板及其制造方法。具体而言公开了一种具有内埋式导电线路的电路板的制造方法。在一基板的表面上形成一内埋的导电线路层,并在该导电线路层的接垫上电镀一层铜,由此增加接垫的高度,以利后续灌胶的工艺。

Description

电路板及其制造方法
技术领域
本发明涉及一种电路板及其制造方法,更特别涉及一种具有内埋式导电线路的电路板及其制造方法。
背景技术
近年来由于电子元件已经变得多功能且体积越来越小,封装基板的技术也快速的发展,以便实现轻、薄、短、小以及高度密集的线路图案。特别地,如此轻、薄、短、小以及高度密集的线路图案是需要使用在芯片尺寸封装构造(chip scale package;CSP)的产品群上。为了能够在小尺寸的基板上形成密集的线路图案,一般系采用压合的方式在基板上形成内埋式的导电线路。
参考图1a至1g,现有在基板上形成内埋式导电线路的制造方法为先在一载板110上形成一铜层120,该铜层120上具有突起的结构122,该些突起结构122的图案与欲在基板上形成的导电线路的图案相对应(见图1a与1b)。接着将载板110与一软的基板,例如是B阶段(B stage)的BT(Bismaleimide Triazine)基板130压合,使得铜层120上的突起结构122埋入基板130的一表面132。基板130的另一表面134亦可根据需要与另一具有突起结构142的铜层140压合(见图1c)。再将载板110从铜层120、140上移除,并利用蚀刻的方式将铜层120、140薄化,使得基板130的表面132、134裸露出,此时原先在铜层120、140上的突起结构122、142仍保留在基板130的表面132、134并与基板表面132、134齐平。这些埋入在基板130的表面132、134上的突起结构122、142最后会形成基板130上的导电线路层(见图1d)。
接着,利用蚀刻或钻孔的方式在基板130上形成通孔150,并利用无电电镀的方式在基板130的表面132、134以及通孔150的内壁上形成一铜层160(见图1e)。再于基板表面132、134上形成一层干膜170以做为电镀的遮蔽层,以使得基板表面132、134上的导电线路层,亦即埋在基板表面132、134上的结构122、142被干膜170所覆盖,而通孔150则被裸露出。之后再于通孔150的内壁上电镀一层铜180(见图1f)。接着将干膜170以及以无电电镀的方式形成在基板表面132、134上的铜层160移除。最后在基板表面132、134上形成一防焊层190,并将欲做为接垫的结构122裸露出同时上一层有机保焊剂(organic solderability preservative;OSP),以用来与外界的电路,例如一芯片焊接(见图1g)。
然而,由于所形成的接垫122与基板130的表面132齐平且防焊层190一般均具有一个不小的厚度,当芯片通过锡球与接垫122电性连接时,锡球会仅有部分的高度露出防焊层190(未显示),这会使得芯片与基板130之间的间隙(Die Gap)过小,在封装时使得底胶(underfill)或封模黑胶(Moldingcompound)不易填满芯片与基板130之间的间隙,因此造成孔洞(void)的产生。
有鉴于此,便有需要提出一种具有内埋式导电线路的电路板的制造方法,以解决上述问题。
发明内容
本发明的目的在于提供一种具有内埋式导电线路的电路板的制造方法,其中接垫的高度可通过电镀加以增加。
为达上述目的,本发明的具有内埋式导电线路的电路板的制造方法为先在一载板上形成一铜层,该铜层具有突起的结构,该些突起结构的图案与欲在基板上形成的导电线路的图案相对应。接着将载板与B阶段的BT基板压合,使得铜层上的突起结构埋入基板的一表面。再将载板从铜层上移除,并利用蚀刻的方式将铜层薄化,使得基板的表面裸露出,此时原先在铜层上的突起结构仍保留在基板的表面,并与基板表面齐平。
接着,在基板上形成通孔,并利用无电电镀的方式在基板的表面以及通孔的内壁上形成一铜层。再于基板表面上形成一层干膜,并使得作为接垫的部分突起结构以及通孔裸露出。之后再对基板进行电镀,使得通孔的内壁以及接垫上形成一层铜。接着将干膜以及以无电电镀的方式形成在基板表面上的铜层移除。最后在基板表面上形成一防焊层,并将已电镀上铜层的接垫裸露出。
本发明的另一目的在于提供一种以上述的方法所制造出的电路板。
根据本发明的具有内埋式导电线路的电路板的制造方法,由于接垫已通过电镀一铜层来增高,使得芯片利用锡球与接垫电性连接时,锡球会有更多部分的高度露出防焊层,由此增加芯片与基板之间的间隙,在封装时让底胶或封模黑胶更易填满芯片与基板之间的间隙,避免孔洞的产生。另外,由于通孔以及接垫可在同一个电镀工艺中被镀上一铜层,因此并不需要额外的电镀工艺来对接垫进行增高,仅需要在干膜上对应到接垫的位置处开口以裸露出接垫即可。
为了让本发明的上述和其他目的、特征、和优点能更明显,下文特举本发明实施例,并配合所附图示,作详细说明如下。
附图说明
图1a至1g为已知具有内埋式导电线路的电路板的制造方法。
图2a至2g为本发明的具有内埋式导电线路的电路板的制造方法。
附图标记说明
110  载板          120  铜层
122  突起结构      130  基板
132  表面          134  表面
140  铜层          142  突起结构
150  通孔          160  铜层
170  遮蔽层        180  铜层
190  防焊层        210  载板
220  铜层          222  突起结构
226  区域          230  基板
232  表面          234  表面
240  铜层          242  突起结构
250  通孔          260  铜层
270  遮蔽层        280  铜层
290  防焊层
具体实施方式
参考图2a至2g,本发明的具有内埋式导电线路的电路板的制造方法为先在一载板210上形成一金属层220,例如是一铜层,该铜层220具有突起的结构222,该些突起结构222的图案与欲在基板上形成的导电线路的图案相对应(见图2a与2b)。接着将载板210与一软的基板,例如是B阶段(B stage)的BT(Bismaleimide Triazine)基板230压合,使得铜层220上的突起结构222埋入基板230的一表面232。基板230的另一表面234亦可根据需要与另一具有突起结构242的铜层240压合(见图2c)。再将载板210从铜层220、240上移除,并利用蚀刻的方式将铜层220、240薄化,使得基板230的表面232、234裸露出,此时原先在铜层220、240上的突起结构222、242仍保留在基板230的表面232、234,并与基板表面232、234齐平。这些埋在基板230的表面232、234上的突起结构222、242最后会形成基板230上的导电线路,其中若干突起结构222裸露于基板表面232的部分界定为区域226,其具有较大的面积可供与外界电路,例如一芯片电性连接之用(见图2d)。
接着,利用蚀刻或钻孔的方式在基板230上形成通孔250,并利用无电电镀的方式在基板230的表面232、234以及通孔250的内壁上形成一铜层260(见图2e)。再于基板表面232、234上形成一层干膜270以做为电镀的遮蔽层,并使得区域226以及通孔250裸露出。之后再对基板230进行电镀,使得通孔250的内壁以及区域226上形成一层金属280,例如是一层铜(见图2f)。接着将干膜270以及以无电电镀的方式形成在基板表面232、234上的铜层260移除。最后在基板表面232、234上形成一防焊层290,并将已镀上铜层280的区域226裸露出同时上一层有机保焊剂,以形成本发明的具有内埋式导电线路的电路板(见图2g)。
本发明的电路板包含有基板230,其具有镀有铜层280的通孔250。导电线路层222内埋在基板230且裸露于表面232上,其中导电线路层222具有区域226,其与基板230的表面232齐平。铜层280则形成于区域226上,以突出于基板230的表面232。另外,在基板230的表面232上还形成有防焊层290,其裸露出区域226上的铜层280。
根据本发明的具有内埋式导电线路的电路板的制造方法,由于做为接垫的区域226已通过电镀一铜层280来增高,使得芯片利用锡球与区域226电性连接时,锡球会有更多部分的高度露出防焊层290(未显示),由此增加芯片与基板230之间的间隙,在封装时让底胶更易填满芯片与基板230之间的间隙,避免孔洞的产生。另外,由于通孔250以及接垫226可在同一个电镀工艺中被镀上一铜层280,因此并不需要额外的电镀工艺来对接垫226进行增高,仅需要在干膜270上对应到接垫226的位置处开口以裸露出接垫226即可,并不影响成本或工艺。
虽然本发明已以前述优选实施例揭示,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与修改。因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (11)

1. 一种制造电路板的方法,包含下列步骤:
提供一基板,该基板具有两相对的第一表面与第二表面;
形成内埋在该基板的第一表面上的一导电线路层,该导电线路层具有裸露于该第一表面的一第一区域;
在该基板的第一表面上形成一遮蔽层,并裸露出该第一区域;
对该基板进行电镀,使得该第一区域上形成一第二铜层;
将该遮蔽层移除;及
在该基板的第一表面上形成一防焊层,并裸露出该第二铜层。
2. 如权利要求1所述的方法,还包含:
在该基板上形成一通孔,
其中该遮蔽层裸露出该通孔,该通孔被镀上该第二铜层。
3. 如权利要求1所述的方法,其中在形成内埋在该基板的第一表面上的一导电线路层的步骤之后,该第一区域与该基板的第一表面齐平。
4. 如权利要求1所述的方法,其中形成内埋在该基板的第一表面上的一导电线路层的步骤包含:
提供一载板;
在该载板上形成具有突起结构的一第一铜层;
将该载板与该基板压合,使得该第一铜层的突起结构埋入该基板的第一表面;
将该载板移除;及
薄化该第一铜层以使该基板的第一表面裸露出。
5. 如权利要求4所述的方法,其中薄化该第一铜层的方法为蚀刻方法。
6. 如权利要求1所述的方法,其中该遮蔽层为一干膜。
7. 如权利要求2所述的方法,还包含:
在该遮蔽层形成于该基板的第一表面上之前,对该基板进行无电电镀,以在该基板的第一表面及通孔上形成一第三铜层;及
在该第一区域上形成该第二铜层之后,将形成于该基板的第一表面上的第三铜层移除。
8. 一种电路板,其包含:
一基板,具有一第一表面;
一导电线路层,内埋在该基板且裸露于该基板的第一表面上,其中该导电线路层具有一第一区域;
一金属层,形成于该第一区域上,并突出于该基板的第一表面;及
一防焊层,形成于该基板的第一表面上,并裸露出该金属层。
9. 如权利要求8所述的电路板,其中该基板具有一通孔,该通孔镀有一铜层。
10. 如权利要求8所述的电路板,其中该第一区域与该基板的第一表面齐平。
11. 如权利要求8所述的电路板,其中该金属层为一铜层。
CN2008101087740A 2008-05-29 2008-05-29 电路板及其制造方法 Active CN101282622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101087740A CN101282622B (zh) 2008-05-29 2008-05-29 电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101087740A CN101282622B (zh) 2008-05-29 2008-05-29 电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN101282622A CN101282622A (zh) 2008-10-08
CN101282622B true CN101282622B (zh) 2011-04-06

Family

ID=40014829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101087740A Active CN101282622B (zh) 2008-05-29 2008-05-29 电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN101282622B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437565B2 (en) 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543780B (zh) * 2011-12-21 2014-10-08 深南电路有限公司 封装基板加工方法
TWI482541B (zh) * 2013-12-10 2015-04-21 Subtron Technology Co Ltd 線路板及其製作方法
CN104135822A (zh) * 2014-06-10 2014-11-05 上海美维电子有限公司 高密度互连印制线路板的制作工艺
CN106960798B (zh) * 2016-01-08 2019-05-24 恒劲科技股份有限公司 封装基板的制作方法
CN106998629A (zh) * 2016-01-25 2017-08-01 深南电路股份有限公司 一种电路板制作方法及电路板
TWI576030B (zh) * 2016-06-24 2017-03-21 南亞電路板股份有限公司 印刷電路板及其製作方法
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法
CN115190701B (zh) * 2022-05-13 2023-06-02 广州广芯封装基板有限公司 一种埋入式线路封装基板及其加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9437565B2 (en) 2014-12-30 2016-09-06 Advanced Seminconductor Engineering, Inc. Semiconductor substrate and semiconductor package structure having the same

Also Published As

Publication number Publication date
CN101282622A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
CN101282622B (zh) 电路板及其制造方法
CN102640283B (zh) 具有嵌入式管芯的半导体封装及其制造方法
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
US7436074B2 (en) Chip package without core and stacked chip package structure thereof
JP4146864B2 (ja) 配線基板及びその製造方法、並びに半導体装置及び半導体装置の製造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US7705471B2 (en) Conductive bump structure of circuit board and method for forming the same
US20080102410A1 (en) Method of manufacturing printed circuit board
US20090294027A1 (en) Circuit board process
CN101286457A (zh) 布线板及其制造方法
TWI384925B (zh) 內埋式線路基板之結構及其製造方法
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
KR100736636B1 (ko) 전자소자 패키지용 인쇄회로기판 및 그 제조방법
JP2009528707A (ja) 多層パッケージ構造物及びその製造方法
CN101290890B (zh) 具有内埋式导电线路的电路板及其制造方法
US7405146B2 (en) Electroplating method by transmitting electric current from a ball side
CN100442465C (zh) 不具核心介电层的芯片封装体制程
KR20090070699A (ko) 코어리스 패키지 기판 및 제조 방법
US7560306B2 (en) Manufacturing process for chip package without core
TWI471984B (zh) 具有內埋式導電線路之電路板及其製造方法
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant