CN1645594A - 在源漏区域形成两种厚度硅化物的工艺 - Google Patents

在源漏区域形成两种厚度硅化物的工艺 Download PDF

Info

Publication number
CN1645594A
CN1645594A CN 200410093452 CN200410093452A CN1645594A CN 1645594 A CN1645594 A CN 1645594A CN 200410093452 CN200410093452 CN 200410093452 CN 200410093452 A CN200410093452 A CN 200410093452A CN 1645594 A CN1645594 A CN 1645594A
Authority
CN
China
Prior art keywords
source
silicide
grid
zone
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200410093452
Other languages
English (en)
Other versions
CN100530597C (zh
Inventor
胡恒升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CNB2004100934525A priority Critical patent/CN100530597C/zh
Publication of CN1645594A publication Critical patent/CN1645594A/zh
Application granted granted Critical
Publication of CN100530597C publication Critical patent/CN100530597C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明属集成电路制造工艺技术领域。为了优化硅化物模块工艺，在源漏极区域生长不同厚度硅化物，在源漏除了接触孔区域以外的其它区域的硅化物厚度较薄以满足晶体管浅结的要求。而在栅极和源漏形成接触孔的区域的硅化物厚度较厚以满足低电阻的要求。为此用介质膜在生长某一种厚度硅化物的时候覆盖住需要保护的有源区区域，同时在源漏区域有两种不同的结深。有不同的途径可以实现这一目的，根据需要加以选择。

Description

在源漏区域形成两种厚度硅化物的工艺
技术领域
本发明属于集成电路制造工艺技术领域，具体涉及在晶体管有源区的源漏极区域形成两种厚度的硅化物的工艺。
背景技术
随着集成电路的不断发展，晶体管的最小线宽不断缩小。目前主流工艺0.18μm技术就是指栅极的长度为0.18微米。在线宽不断缩小的同时，为了提高晶体管的性能，源/漏结的深度也在不断减小，在0.18微米工艺下结的深度只有数十~一百几十纳米。相应的，在0.18um工艺下，硅化物的厚度一般在55nm左右；在0.13um工艺下，硅化物厚度一般在40nm左右；而在90nm工艺下，硅化物厚度一般在28nm左右。
目前的集成电路制造工艺中都使用硅化物工艺技术来减少源漏区域和多晶电极的电阻。无论是0.35/0.25微米技术的钛硅化物(TiSi2)还是0.18/0.13微米技术的钴硅化物(CoSi2)都用到了两步硅化物形成工艺。在首先PVD淀积形成硅化物所需的金属后，通过第一次较低温度的快速热退火(RTP1)处理淀积的金属形成高电阻的硅化物。然后通过化学溶剂APM(氨水和双氧水混合)/SPM(硫酸和双氧水混合)去除在场氧化层和栅极侧壁边墙(spacer)上残留的或未反应的金属(即多余金属)，并留下产生的硅化物(这一步称为选择性腐蚀)。最后通过第二次较高温度的快速热退火(RTP2)处理以形成低电阻的硅化物。而对于镍硅化物(NiSi)来说，通常在PVD淀积形成硅化物所需的金属后，只用一步RTP工艺，形成低电阻的NiSi，随后通过选择性湿法工艺将残余或未反应的金属给腐蚀掉。
但是随着结深的不断变浅，如果晶体管源漏区域硅化物的厚度太大，会造成结漏电增大，从而影响器件的工作。而如果厚度减薄则会造成接触电阻变大，同样不利于获得好性能的器件。
发明内容
本发明的目的在于提出一种在晶体管源漏区域使用两种厚度硅化物的工艺，以保证器件对浅结深的要求，并保证对接触电阻的要求以及结漏电的要求。
本发明提出的在晶体管源漏区域使用两种厚度硅化物的工艺，是在源漏区域其它部分使用较薄的硅化物，以减少结深并保证漏电，满足器件浅结的要求，而在源漏接触孔的区域和栅极区域使用相对较厚的硅化物以保证低电阻的要求，与此相对应需要在源漏区域形成两个结深不同的区域。结深较浅的区域与薄硅化物对应，结深较深的区域与厚硅化物对应。通过调节这两个区域的硅化物厚度和结深，来控制漏电和电阻。这样有助于提高器件的性能。
上述工艺中，所述其源漏区域它部分是指除了接触孔以外的源漏区域，该区域的宽度大致可为30-120nm。本发明中，栅极区域和源漏接触孔区域的硅化物厚度与源漏区域其它部分的硅化物厚度之比大于1。
为了能够在源漏区域形成不同厚度的硅化物，需要分两次形成硅化物。方法之一是，通过淀积介质膜作为掩膜，首先挡住有源区域中栅极区域和源漏接触孔区域，通过金属溅射和退火使源漏其它区域形成硅化物，然后淀积介质膜挡住已形成硅化物的源漏其它区域；经刻蚀暴露出栅极区域和源漏接触孔区域后，再进行金属溅射和退火，使栅极区域和源漏接触孔区域形成比源漏其它区域厚的另一厚度硅化物；方法之二是通过淀积介质膜作为掩膜，首先挡住源漏其它区域，通过金属溅射和退火，使栅极区域和源漏接触孔区域形成硅化物，然后淀积介质膜挡住已形成硅化物的栅极区域和源漏接触孔区域，经刻蚀暴露出源漏其它区域后，再通过金属溅射和退火使源漏其它区域形成比栅极区域和源漏接触孔区域薄的另一厚度硅化物。
上述源漏其它区域形成的硅化物的厚度可控制在10~70nm；上述栅极区域和源漏接触孔区域形成的硅化物的厚度可控制在12~100nm。上述形成的硅化物可为多种金属硅化物，如Ti硅化物、Co硅化物和Ni硅化物以用于不同等级的工艺。实现上述要求的主要工艺步骤可以有多种选择：
对形成不同厚度Ti、Co硅化物的工艺，主要步骤是：
(A)栅极侧墙(Spacer)形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)再次在硅片表面淀积介质；
(F)通过刻蚀打开栅极区域和源漏接触孔区域；
(G)再次经过HF漂洗后，低温溅射所需金属；
(H)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(I)通过刻蚀再次打开源漏其它区域，然后通过高温快速热退火，实现需要的低电阻硅化物；
或者，上述步骤B也可以通过光刻、刻蚀令介质覆盖住源漏其它区域，宽度可为30-120nm，打开栅极区域和源漏接触孔区域；上述步骤F通过刻蚀打开栅极区域和源漏接触孔区域，此时相应改为通过刻蚀打开源漏其它区域，宽度可为30-120nm。上述步骤I)相应改为通过刻蚀再次打开栅极区域和源漏接触孔区域。
上述过程中之步骤A、E所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤C、G所用溅射的金属厚度在6-40nm之间；步骤D、H所用低温热退火对于Ti在600-800℃之间、对于Co在400-600℃之间；步骤I所用高温热退火对于Ti在700-900℃之间、对于Co在650-850℃之间。
或者
(A)栅极侧墙形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)通过高温快速热退火，在源漏其它区域实现需要的低电阻硅化物；
(F)再次在硅片表面淀积介质；
(G)通过刻蚀打开栅极区域和源漏接触孔部分；
(H)再次经过HF漂洗后，低温溅射所需金属；
(I)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(J)通过高温快速热退火，在栅极区域和源漏接触孔部分实现需要的低电阻硅化物；
(K)通过刻蚀再次打开源漏其它区域；
或者，上述步骤B也可以通过光刻、刻蚀令介质覆盖住源漏其它区域，宽度可为30-120nm，打开栅极区域和源漏接触孔区域；上述步骤G通过刻蚀打开栅极区域和源漏接触孔区域，此时相应改为通过刻蚀打开源漏其它区域，宽度可为30-120nm。上述步骤K)相应改为通过刻蚀打开栅极区域和源漏接触孔区域。
上述过程中之步骤A、F所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤C、H所用溅射的金属厚度在6-40nm之间；步骤D、I所用低温热退火对于Ti在600-800C之间、对于Co在400-600C之间；步骤E、J所用高温热退火对于Ti在700-900C之间、对于Co在650-850C之间。
对形成不同厚度Ni硅化物的工艺技术，实现上述要求的主要工艺步骤是：
(A)栅极侧墙形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)再次在硅片表面淀积介质；
(F)通过刻蚀打开栅极区域和源漏接触孔区域；
(G)再次经过HF漂洗后，低温溅射所需金属；
(H)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(I)通过刻蚀再次打开源漏其它区域；
或者，上述步骤B通过光刻、刻蚀令介质覆盖住栅极区域和源漏区域接触孔区域，打开源漏其它区域，宽度可为30-120nm；可改为通过光刻、刻蚀令介质覆盖住源漏其它区域，宽度可为30-120nm，打开栅极区域和源漏接触孔区域。上述步骤F通过刻蚀打开栅极区域和源漏接触孔区域，此时相应改为通过刻蚀打开源漏其它区域，宽度可为30-120nm。上述步骤I相应改为栅极区域和源漏区域接触孔区域。
上述过程中步骤A、E所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤3、7所用溅射的金属厚度在6-40nm之间；步骤D、H所用低温热退火对于Ni在400-700℃之间；
本发明提供了多种途径实现硅化物工艺，同时可以对晶体管不同有源区区域的硅化物厚度进行控制，有利于优化晶体管性能。
附图说明
图1所示为栅极spacer形成后，用介质覆盖整个硅片的示意图；
图2所示为通过光刻、刻蚀令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，宽度可为30-120nm的示意图；
图3所示为经过HF漂洗后，低温溅射所需金属后的示意图；
图4所示为通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉后的示意图；
图5所示为再次在硅片表面淀积介质后的示意图；
图6所示为通过刻蚀打开栅极区域和源漏接触孔区域后的示意图；
图7所示为再次经过HF漂洗后，低温溅射所需金属后的示意图；
图8所示为通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉后的示意图；
图9所示为通过刻蚀再次打开源漏其它区域，然后通过高温快速热退火，实现需要的低电阻硅化物的示意图；
附图标号：1为晶体管源极、2为晶体管栅极、3为晶体管漏极、4为介质一、5为金属一、6为硅化物、7为介质二、8为金属二、9有两个不同深度的源漏结、10为栅极侧墙。
具体实施方式
实施例1
以通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，形成不同厚度Ti、Co硅化物的工艺为例，描述本发明的具体实施过程，具体步骤为：
1、在栅极spacer形成后，用20nmSiO2、SiN或者SiON介质覆盖整个硅片，如图1所示；
2、随后通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，宽度为60nm，如图2所示；
3、经过HF漂洗后，溅射所需金属，如10nmCo/8nmTiN，如图3所示；
4、然后通过RTP1，如500℃，30s形成硅化物，再将不需要的金属给腐蚀掉，如图4所示；
5、再次在硅片表面淀积如20nmSiO2、SiN或者SiON介质，如图5所示；
6、然后通过(干法或者湿法)刻蚀打开栅极区域和源漏接触孔区域，如图6所示；
7、经过HF漂洗后，溅射所需金属，如15nmCo/8nmTiN，以形成较厚的硅化物，如图7所示；
8、然后通过RTP1(低温快速退火)，如500℃，30s形成硅化物，再将不需要的金属给腐蚀掉，如图8所示；
9、通过(干法或者湿法)再次打开源漏其它区域，然后通过RTP2(高温快速退火)，如850℃，30s实现需要的低电阻硅化物，如图9所示。
实施例2
以形成不同厚度Ti、Co硅化物的工艺技术为例，描述本发明的具体实施过程。先通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，形成低电阻硅化物后，再打开栅极区域和源漏接触孔区域形成低电阻硅化物。具体步骤为：
1、在栅极spacer形成后，用20nmSiO2、SiN或者SiON介质覆盖整个硅片；
2、通过光刻、刻蚀令介质覆盖住栅极区域和源漏接触孔部分，打开源漏其它区域，宽度为60nm；
3、经过HF漂洗后，低温溅射所需金属，如10nmCo/8nmTiN；
4、然后通过RTP1，如500℃，30s形成硅化物，再将不需要的金属给腐蚀掉；
5、通过高温快速热退火如850℃，30s实现需要的低电阻硅化物，在源漏其它区域实现需要的低电阻硅化物；
6、再次在硅片表面淀积如20nmSiO2、SiN或者SiON介质；
7、通过刻蚀打开栅极区域和源漏接触孔区域；
8、再次经过HF漂洗后，低温溅射所需金属如15nmCo/8nmTiN，以形成较厚的硅化物；
9、通过低温快速热退火RTP1，如500℃，30s形成硅化物，并将不需要的金属给腐蚀掉；
10、通过高温快速热退火如850℃，30s，在栅极区域和源漏接触孔区域实现需要的低电阻硅化物；
11、通过刻蚀再次打开源漏其它区域。
实施例3
以通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，形成不同厚度Ni硅化物的工艺为例，描述本发明的具体实施过程，具体步骤为：
1、在栅极spacer形成后，用20nmSiO2、SiN或者SiON介质覆盖整个硅片；
2、通过光刻、刻蚀，令介质覆盖住栅极区域和源漏区域接触孔区域，打开源漏其它区域，宽度为60nm；
3、经过HF漂洗后，低温溅射所需金属如10nmNi/8nmTiN；
4、通过低温快速热退火如400℃，30s形成硅化物，并将不需要的金属给腐蚀掉；
5、再次在硅片表面用20nmSiO2、SiN或者SiON介质覆盖整个硅片；
6、通过刻蚀打开栅极区域和源漏区域接触孔区域；
7、再次经过HF漂洗后，低温溅射所需金属如15nmNi/8nmTiN；
8、通过低温快速热退火，如400℃，30s形成硅化物，并将不需要的金属给腐蚀掉；
9、通过刻蚀再次打开源漏其它区域。

Claims (10)

1.在晶体管的有源区形成不同厚度硅化物的工艺，其特征在于栅极区域和源漏接触孔区域的硅化物厚度与源漏区域其它部分的硅化物厚度之比大于1，所述源漏区域其它部分是指源漏区域除了接触孔区域外的其它部分。
2、根据权利要求1所述的形成不同厚度硅化物的工艺，其特征在于通过淀积介质膜作为掩膜，首先挡住有源区域中栅极区域和源漏接触孔区域，通过金属溅射和退火使源漏其它区域形成硅化物，然后淀积介质膜挡住已形成硅化物的源漏其它区域，经刻蚀暴露出栅极区域和源漏接触孔区域，再通过金属溅射和退火使栅极区域和源漏接触孔区域形成比源漏其它区域的部分厚的另一厚度硅化物。
3、根据权利要求1所述的形成不同厚度硅化物的工艺，其特征在于通过淀积介质膜作为掩膜，首先挡住有源区域中源漏其它区域，通过金属溅射和退火使栅极区域和源漏接触孔区域形成了硅化物后，再淀积介质膜挡住已形成硅化物的栅极区域和源漏接触孔区域，经刻蚀暴露出源漏其它区域后，再通过金属溅射和退火使源漏其它区域形成比栅极区域和源漏接触孔区域薄的另一厚度硅化物。
4、根据权利要求1、2或3所述的形成不同厚度硅化物的工艺，其特征在于所述源漏其它区域形成的硅化物的厚度控制在10~70nm；所述栅极区域和源漏接触孔区域形成的硅化物的厚度控制在12~100nm；所述形成的硅化物为Ti硅化物、Co硅化物或Ni硅化物，以用于不同等级的工艺。
5、根据权利要求4所述的形成不同厚度硅化物的工艺，其特征在于对Ti、Co硅化物工艺技术的主要步骤是：
(A)栅极侧墙形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)再次在硅片表面淀积介质；
(F)通过刻蚀打开栅极区域和源漏接触孔区域；
(G)再次经过HF漂洗后，低温溅射所需金属；
(H)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(I)通过刻蚀再次打开源漏其它区域，然后通过高温快速热退火，实现需要的低电阻硅化物；
上述过程中，步骤A、E所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤C、G所用溅射的金属厚度在6-40nm之间；步骤D、H所用低温热退火对于Ti在600-800C之间，对于Co在400-600C之间；步骤I所用高温热退火对于Ti在700-900C之间，对于Co在650-850C之间。
6、根据权利要求5所述的形成不同厚度硅化物的工艺，其特征在于上述的步骤(B)通过通过光刻、刻蚀令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域，改为通过光刻、刻蚀令介质覆盖住源漏其它区域，打开栅极区域和源漏接触孔区域。上述步骤(F)通过刻蚀打开栅极区域和源漏接触孔区域，此时相应改为通过刻蚀打开源漏其它区域；上述步骤(I)相应改为通过刻蚀再次打开栅极区域和源漏接触孔区域。
7、根据权利要求4所述的形成不同厚度硅化物的工艺，其特征在于对Ti、Co硅化物工艺的主要步骤是：
(A)栅极侧墙形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)通过高温快速热退火，在源漏其它区域实现需要的低电阻硅化物；
(F)再次在硅片表面淀积介质；
(G)通过刻蚀打开栅极区域和源漏接触孔部分；
(H)再次经过HF漂洗后，低温溅射所需金属；
(I)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(J)通过高温快速热退火，在栅极区域和源漏接触孔部分实现需要的低电阻硅化物；
(K)通过刻蚀再次打开源漏其它区域；
上述过程中，步骤A、F所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤C、H所用溅射的金属厚度在6-40nm之间；步骤D、I所用低温热退火对于Ti在600-800C之间，对于Co在400-600C之间；步骤E、J所用高温热退火对于Ti在700-900C之间，对于Co在650-850C之间。
8、根据权利要求7所述的形成不同厚度硅化物的工艺技术，其特征在于上述的步骤B)通过光刻、刻蚀令介质覆盖住栅极区域和源漏接触孔部分，打开源漏其它区域，改为通过光刻、刻蚀令介质覆盖住源漏其它区域，打开栅极区域和源漏接触孔部分；上述步骤(G)通过刻蚀打开栅极区域和源漏接触孔区域，相应改为通过刻蚀打开源漏其它区域；上述步骤(K)相应改为通过刻蚀打开栅极区域和源漏接触孔部分。
9、根据权利要求4所述的形成不同厚度硅化物的工艺，其特征在于对Ni工艺的主要步骤是：
(A)栅极侧墙形成后，用介质覆盖整个硅片；
(B)通过光刻、刻蚀，令介质覆盖住栅极区域和源漏接触孔区域，打开源漏其它区域；
(C)经过HF漂洗后，低温溅射所需金属；
(D)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(E)再次在硅片表面淀积介质；
(F)通过刻蚀打开栅极区域和源漏接触孔区域；
(G)再次经过HF漂洗后，低温溅射所需金属；
(H)通过低温快速热退火形成硅化物，并将不需要的金属给腐蚀掉；
(I)通过刻蚀再次打开源漏其它区域；
上述过程中步骤A、E所用介质为SiO2、SiN或者SiON，厚度在10-30nm之间；步骤C、G所用溅射的金属厚度在6-40nm之间；步骤D、H所用低温热退火对于Ni在400-700C之间。
10、根据权利要求9所述的形成不同厚度硅化物的工艺技术，其特征在于上述的步骤(B)通过光刻、刻蚀令介质覆盖住栅极区域和源漏区域接触孔部分，打开源漏其它区域，改为通过光刻、刻蚀令介质覆盖住源漏其它区域，打开栅极区域和源漏接触孔部分，上述步骤(F)通过刻蚀打开栅极区域和源漏接触孔区域，相应改为通过刻蚀打开源漏其它区域；上述步骤I)相应改为栅极区域和源漏区域接触孔部分。
CNB2004100934525A 2004-12-23 2004-12-23 在源漏区域形成两种厚度硅化物的工艺 Expired - Fee Related CN100530597C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100934525A CN100530597C (zh) 2004-12-23 2004-12-23 在源漏区域形成两种厚度硅化物的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100934525A CN100530597C (zh) 2004-12-23 2004-12-23 在源漏区域形成两种厚度硅化物的工艺

Publications (2)

Publication Number Publication Date
CN1645594A true CN1645594A (zh) 2005-07-27
CN100530597C CN100530597C (zh) 2009-08-19

Family

ID=34869416

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100934525A Expired - Fee Related CN100530597C (zh) 2004-12-23 2004-12-23 在源漏区域形成两种厚度硅化物的工艺

Country Status (1)

Country Link
CN (1) CN100530597C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110610B (zh) * 2009-12-25 2012-04-25 北大方正集团有限公司 一种降低金属氧化物半导体管栅极寄生电阻的方法
CN102446744A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种去除形成镍硅化物后多余镍的方法
CN103137451A (zh) * 2011-11-23 2013-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US8629510B2 (en) 2011-03-03 2014-01-14 International Business Machines Corporation Two-step silicide formation

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102110610B (zh) * 2009-12-25 2012-04-25 北大方正集团有限公司 一种降低金属氧化物半导体管栅极寄生电阻的方法
US8629510B2 (en) 2011-03-03 2014-01-14 International Business Machines Corporation Two-step silicide formation
US8647954B2 (en) 2011-03-03 2014-02-11 International Business Machines Corporation Two-step silicide formation
US8652914B2 (en) 2011-03-03 2014-02-18 International Business Machines Corporation Two-step silicide formation
CN102446744A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种去除形成镍硅化物后多余镍的方法
CN103137451A (zh) * 2011-11-23 2013-06-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103137451B (zh) * 2011-11-23 2015-12-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
CN100530597C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
CN1260817C (zh) 含有绝缘栅场效应晶体管的半导体器件及其制造方法
CN1260786C (zh) 形成硅化钴的方法和装置组
US10361281B2 (en) Method to improve reliability of replacement gate device
CN100336186C (zh) 形成硅化镍层以及半导体器件的方法
CN1118864C (zh) 利用相变来制造半导体器件的方法
CN1183580C (zh) 半导体装置的制造方法和半导体装置
CN1812076A (zh) 制造半导体器件的方法
WO2011044776A1 (zh) 半导体器件的形成方法
CN1667817A (zh) 用于制造垂直dram中的钨/多晶硅字线结构的方法及由此制造的器件
JP2006524438A (ja) シリコンを導入することによって、仕事関数を微調整したメタルゲート構造を形成する方法
CN1943027A (zh) Cmos硅化物金属栅集成
CN1805153A (zh) 半导体器件及其制造方法
CN1499646A (zh) 半导体器件和半导体器件的制造方法
CN1893002A (zh) 半导体器件的制造方法和半导体器件
CN1873922A (zh) 一种具有高k栅介质层和硅化物栅电极的半导体器件的制造方法
CN1218283A (zh) 利用有选择的外延生长方法的半导体器件制造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
TW201015624A (en) Method for fabricating a semiconductor device and semiconductor device therefrom
CN111640792A (zh) 半导体器件及其制造方法
CN1591901A (zh) 半导体装置
TWI267942B (en) MONOS device having buried metal silicide bit line
CN101728266B (zh) 沟渠式功率半导体的制作方法
CN1645594A (zh) 在源漏区域形成两种厚度硅化物的工艺
TW200910466A (en) Semiconductor process for trench power MOSFET
TWI308779B (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090819

Termination date: 20161223