CN1638366A - 一种设置判决反馈均衡器环延时的方法及通信系统 - Google Patents

一种设置判决反馈均衡器环延时的方法及通信系统 Download PDF

Info

Publication number
CN1638366A
CN1638366A CNA2004101042281A CN200410104228A CN1638366A CN 1638366 A CN1638366 A CN 1638366A CN A2004101042281 A CNA2004101042281 A CN A2004101042281A CN 200410104228 A CN200410104228 A CN 200410104228A CN 1638366 A CN1638366 A CN 1638366A
Authority
CN
China
Prior art keywords
signal
data
clock
dff
recovery circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101042281A
Other languages
English (en)
Other versions
CN100496032C (zh
Inventor
阿弗希·莫太茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies Fiber IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN1638366A publication Critical patent/CN1638366A/zh
Application granted granted Critical
Publication of CN100496032C publication Critical patent/CN100496032C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03484—Tapped delay lines time-recursive
    • H04L2025/0349—Tapped delay lines time-recursive as a feedback filter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03535—Variable structures
    • H04L2025/03547—Switching between time domain structures
    • H04L2025/03566—Switching between time domain structures between different tapped delay line structures
    • H04L2025/03579—Modifying the tap spacing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种数据通信的方法和设备，包括：判决反馈均衡器均衡所接收的数据，以减小接收数据中与信道相关的失真。从均衡数据中产生时钟提取信号。可以通过调节时钟提取信号的相位，以补偿接收数据在均衡过程中的处理延时。时钟提取信号可用于给判决反馈均衡器的重定时器计时，以产生恢复数据。

Description

一种设置判决反馈均衡器环延时的方法及通信系统
技术领域
本发明涉及一种设置判决反馈均衡器的环延时的方法及通信系统，具体涉及用时钟与数据恢复的相位调节来设置判决反馈均衡器的环延时。
背景技术
相关申请的交叉引用：
本专利申请要求享有于2003年12月19日提交的申请号为No.60/530968、发明名称为“用时钟与数据恢复的相位调节来设置判决反馈均衡器的环延时”的美国临时专利申请提出的权利要求，本申请引用了该美国申请所公开的内容，并将其结合于本申请文件中。
本申请涉及2003年12月19日提交的申请号为No.60/531403、发明名称为“用于光信道均衡的连续时间滤波器-判决反馈均衡器的结构”的美国临时专利申请；还涉及2003年12月19日提交的申请号为No.60/531402、发明名称为“针对高速应用的判决反馈均衡器及时钟与数据恢复电路”的美国临时专利申请，本申请引用了上述两件美国申请所公开的内容，并将其结合于本申请文件中。
许多高速串行通信系统在通信介质中仅传输数据。也就是说，这些系统不传输接收器用来恢复数据的时钟信号。因此，高速串行通信系统的接收器通常包括了时钟与数据恢复电路，该电路产生与输入数据同步的时钟信号。时钟则用来采样或恢复个别数据位。
然而在运行中，随着数据速率和信道长度的增加，许多通信介质固有的带宽限制性将使数据的失真度增大。例如，带宽受限的信道将扩展发射脉冲的宽度。如果扩展后脉冲的宽度超过信号持续时间，相邻的脉冲可能出现重叠，从而降低了接收器的性能。因此，一般的高速接收器还包括自适应均衡器，例如可消除或减少信道产生的符号间干扰的判决反馈均衡器。
在传统的接收器中，用从时钟与数据恢复电路中提取的时钟来驱动判决反馈均衡器的重定时器，以便恢复均衡数据。然而，判决反馈均衡器操作路径中的延时变化会导致时钟与数据恢复电路和输入数据之间失去同步。
发明内容
一方面，本发明提供一种通信系统，该系统包括判决反馈均衡器，以及与此均衡器相连的时钟与数据恢复电路；所述均衡器适于减小接收数据中与信道相关的失真；所述时钟与数据恢复电路可从均衡数据中生成相位偏差可调的时钟提取信号，以补偿均衡器中的操作延时。在本发明这一方面中，判决反馈均衡器包括重定时器，该重定时器响应时钟提取信号，从均衡数据中产生恢复均衡数据。
另一方面，本发明提供一种通信系统，该系统包括适于减小接收数据中与信道相关的失真的判决反馈均衡器、时钟与数据恢复电路及实时优化器。在本发明这一方面中，时钟与数据恢复电路与可从均衡数据中产生时钟提取信号的均衡器相连。判决反馈均衡器的重定时器则根据时钟提取信号从均衡数据中产生恢复均衡数据。在本发明的这一方面中，通信系统还包括实时优化器，它与产生相位调节信号的时钟与数据恢复电路相连，其中时钟与数据恢复电路根据相位调节信号来调节时钟提取信号的相位，以补偿判决反馈均衡器中的处理延时。
根据本发明的第一方案，提供一种通信系统，包括：
判决反馈均衡器，它适于减小接收数据中与信道相关的失真，其中判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，时钟与数据恢复电路从均衡数据中产生相位偏移可调的时钟提取信号，以补偿判决反馈均衡器中的处理延时，其中判决反馈均衡器包括重定时器，它根据时钟提取信号从均衡数据中产生恢复均衡数据。
作为一种选择，判决反馈均衡器包括加法器，加法器通过将均衡反馈信号和接收数据叠加，产生叠加信号，减小信道相关失真。
作为另一选择，判决反馈均衡器还包括与加法器相连的分割器；其中，分割器通过将叠加信号转换为二进制信号而生成均衡数据，时钟与数据恢复电路从二进制信号中产生相位偏移可调的时钟提取信号。
作为又一选择，均衡器的重定时器包括与分割器和时钟与数据恢复电路相连的触发器，其中触发器根据时钟提取信号从二进制信号中产生恢复的均衡数据。
作为进一步选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号与均衡数据的相位差，产生相位误差信号；
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号；以及
连接在压控振荡器和相位监测器之间的延时器，用于调节时钟提取信号的相位。
作为更进一步选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和均衡数据的相位差，产生相位误差信号；以及
压控振荡器，它产生作为相位误差信号函数的时钟提取信号，其中相位监测器根据相位偏移信号来调节相位误差信号，以调节时钟提取信号的相位。
根据本发明的第二方案，提供一种通信系统，包括：
发射器，用于通过通信介质发射信息信号；以及
与通信介质相连的接收器，用于接收发射出的信息信号，其中接收器包括：
判决反馈均衡器，它适于减小接收数据中与信道相关的失真，其中判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，时钟与数据恢复电路从均衡数据中产生相位偏移可调的时钟提取信号，以补偿判决反馈均衡器中的处理延时；其中判决反馈均衡器包括重定时器，该重定时器根据时钟提取信号从均衡数据中产生恢复的均衡数据。
作为一种选择，判决反馈均衡器包括加法器，加法器通过将均衡反馈信号和接收数据叠加，产生叠加信号，减小信道相关失真。
作为另一选择，判决反馈均衡器还包括与加法器相连的分割器；其中，分割器通过将叠加信号转换为二进制信号而生成均衡数据，时钟与数据恢复电路从二进制信号中生成时钟提取信号。
作为又一选择，均衡器的重定时器包括与分割器和时钟与数据恢复电路相连的触发器，该触发器根据时钟提取信号从二进制信号中产生恢复的均衡数据。
作为进一步选择，均衡器还包括与重定时器相连的乘法器，其中均衡器将均衡系数引入恢复的均衡数据中，以产生均衡反馈信号。
根据本发明的第三方案，提供一种通信系统，包括：
判决反馈均衡器，它适于减小接收数据中与信道相关的失真，该判决反馈均衡器包括：
加法器，用于叠加均衡反馈信号和接收数据；
与加法器相连的分割器，用于将叠加信号转换为二进制信号；
与分割器相连的重定时器，重定时器根据时钟提取信号从二进制信号中产生恢复均衡数据；以及
与重定时器相连的乘法器，乘法器将均衡系数引入恢复的均衡数据中，以产生均衡反馈信号；以及
与分割器相连的时钟与数据恢复电路，时钟与数据恢复电路从二进制信号中产生时钟提取信号，并且时钟与数据恢复电路调节时钟提取信号的相位，以补偿判决反馈均衡器中的处理延时。
作为一种选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和二进制信号的相位差，产生相位误差信号；
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号；以及
连接在压控振荡器和相位监测器之间的延时器，用于调节时钟提取信号的相位。
作为另一选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和二进制信号的相位差，产生相位误差信号；以及
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号，其中相位监测器根据相位偏移信号调节相位误差信号，以调节时钟提取信号的相位。
根据本发明的第四方案，提供一种通信系统，包括：
判决反馈均衡器，它适于减小接收数据中与信道相关的失真，其中判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，该时钟与数据恢复电路从均衡数据中产生时钟提取信号，其中判决反馈均衡器包括重定时器，它响应时钟提取信号，从均衡数据中生成恢复均衡数据；以及
与时钟与数据恢复电路相连的实时优化器，实时优化器产生相位调节信号，其中时钟与数据恢复电路根据相位调节信号调节时钟提取信号的相位，以补偿判决反馈均衡器中的处理延时。
作为选择，判决反馈均衡器可以包括加法器，用于叠加均衡反馈信号与接收数据，生成均衡数据。
作为另一选择，所述系统还可以包括监控电路，用于生成均衡数据的误差平方和信号，其中实时优化器调节相位调节信号，以减小误差平方和信号。
作为又一选择，判决反馈均衡器还可以包括与加法器相连的分割器，分割器将叠加信号转换为二进制信号，其中时钟与数据恢复电路从二进制信号中产生相位偏移可调的时钟提取信号。
作为进一步选择，均衡器的重定时器可以包括与分割器和时钟与数据恢复电路相连的触发器，该触发器根据时钟提取信号从二进制信号中产生恢复均衡数据。
作为更进一步选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和均衡数据的相位差，产生相位误差信号；
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号；以及
连接在压控振荡器和相位监测器之间的延时器，用于调节时钟提取信号的相位。
作为再一个选择，时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和均衡数据的相位差，产生相位误差信号；以及
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号，其中相位监测器根据相位偏移信号调节相位误差信号，以调节时钟提取信号的相位。
根据本发明的第五方案，提供一种减小接收数据中与信道相关的失真的方法，包括：
将接收到的数据提供给判决反馈均衡器；
根据接收数据，判决反馈均衡器产生二进制信号；
产生相位延时信号；
根据相位延时信号，从二进制信号中提取时钟信号；以及
根据时钟信号，重定时二进制信号。
作为选择，采用实时优化器产生相位延时信号。
作为另一选择，产生相位延时信号，包括对从压控振荡器到相位监测器的信号进行延时。
作为又一选择，产生相位延时信号，包括根据判决反馈均衡器发出的软判决信号，产生失真误差信号。
作为再一选择，实时优化器通过处理失真误差信号，产生相位延时信号。
附图说明
以下结合附图，通过实施例，对本发明的技术方案、各技术特征及优点，作进一步详细说明。
图1是根据本发明的典型实施例的高速接收器的简化框图，该高速接收器集成了判决反馈均衡器和时钟与数据恢复电路；
图2是图1所示接收器的开环图；
图3是图2所示沿开环图中的多个点上的时序图，图示说明了通过根据本发明的典型实施例的接收器组件的处理延时的例子；
图4是时钟与数据恢复电路的简化框图，该时钟与数据恢复电路的相位偏移是可调节的，用于图1所示的本发明的典型实施例的接收器中。
图5是根据本发明的另一个典型实施例高速接收器的简化方框图，该高速接收器集成了判决反馈均衡器和时钟与数据恢复电路以及误差生成电路，其中误差生成电路用于优化相位偏移可调的时钟与数据恢复电路；
图6是根据本发明的一个典型实施例时钟与数据恢复电路的简化框图，该时钟与数据恢复电路用于图1所示的接收器中，其延时是可调的。。
图7是根据本发明的一个典型实施例的光通信系统的简化框图。
根据一般惯例，附图中的各种特征不是按比例绘制的。相反，为清楚起见可任意延长或缩短各个特征的尺度。此外，整个说明书和图中的同一标号表示相同的特征。
具体实施方式
本发明提供了多个具有时钟与数据恢复和判决反馈均衡功能的高速接收器实施例。在其中一个实施例中(参考图1)，带有一个分接头的判决反馈均衡器110与时钟与数据恢复电路120组合，构成高性能的接收器100。在这个实施例中，加法器130将输入数据信号140和均衡反馈信号150叠加。分割器160将加法器(软判决)的输出转换成二进制信号160(a)。
在这个实施例中，由分割器160输出的二进制信号直接驱动触发器170的数据输入和时钟与数据恢复电路120。时钟与数据恢复电路120因此是从分割器输出的二进制信号160(a)中生成时钟提取信号，而不象传统的接收器一样从输入数据140中生成时钟提取信号。时钟与数据恢复电路120输出的时钟提取信号则被用来给判决反馈均衡器的触发器170计时，触发器根据时钟提取信号从二进制信号160(a)中恢复数据。
因此，时钟与数据恢复电路120自动地排列时钟提取脉冲的上升沿，例如，分割器160输出的二进制信号160(a)中有过渡沿。因此，图示的实施例保持触发器170驱动数据与时钟(即时钟提取)之间的正确的定时关系，以保证正确的数据恢复，而不需要额外的延时匹配处理过程。
如图所示的实施例中，乘法器180再将触发器170输出的恢复均衡数据按均衡系数(g1)的比例生成均衡反馈信号150。均衡系数值取决于输入数据中存在的符号间干扰的程度。通常，当符号间干扰增强时，均衡系数(通常为负值)的绝对值将增大。在一个实施例中，实时优化环(图中未示出)，例如最小均方优化环，监视输入信号的误码率，并根据误码率的变化调节均衡系数的值。
然后加法器130将均衡反馈信号150(一般为负数)和输入数据140叠加。加法器从当前符号中按一定比例减去前次符号的一部分，以减小或消除信道产生的失真，例如符号间干扰失真。因此，在该实施例中，均衡数据(即消除了符号间干扰的数据)驱动时钟与数据恢复电路120。
结果，时钟与数据恢复电路120锁定二进制信号160(a)比传统的接收器锁定输入数据更容易。然而在这个实施例中，判决反馈均衡器处理路径中的延时会导致时钟与数据恢复电路与二进制信号不同步，从而破坏接收器的输出。
例如，图2是图1所示判决反馈均衡器的开环图，它在输入到判决反馈触发器170之间的处理路径中有一中断，其中判决反馈触发器170在这个例子中由时钟信号210(CLK)定时。图3示出了图2所示开环图的处理路径中不同点处的时序波形的例子。在运行中，判决反馈均衡器的各个部件都将产生延时，因而造成均衡器处理路径中的延时增加。
例如，在这个实施例中，判决反馈触发器170根据时钟信号(CLK)锁定输入数据信号(D1)。在图2所示的实施例中，时钟与数据恢复电路120可以产生触发器时钟信号(CLK)210，该触发器时钟信号(CLK)的前沿与触发器数据信号(D1)的过渡沿对齐。但是由于受时钟与数据恢复电路的设计和实际制作中多因素的限制，通常输入数据信号(D1)和时钟信号(CLK)的相位之间存在微小的偏差。在一个实施例中，触发器170锁定时钟信号(CLK)的下降沿，经过触发器时钟的延时Q(在图3的开环时序图中表示为tC2Q)后，发出触发器输出信号(D2)。在这个实施例中，输入数据信号(D1)中的过渡和触发器时钟信号的下降沿之间的相位偏移在图3的开环时序图中被表示为tDC2。
同样地，加法器130将反馈均衡信号与输入数据叠加，产生软判决(D3)信号，该软判决(D3)信号相对于均衡信号(D2)有一个加法器延时(tsu)。在这个实施例中，加法器的输出信号(D3)驱动分割器，该分割器的输出信号上又有一个分割器延时，如图中(tSL)所示)。因此判决反馈均衡器的处理路径中的总延时可用如下公式(1)表示：
tDFE＝tDC2+tC2Q+tSU+tSL    (1)
因此，如果判决反馈均衡器环的总延时(tDFE)等于一个完整周期，分割器输出的二进制信号(D4)的过渡沿则正好与触发器前次输入(D1)的过渡点对齐。然而，如果判决反馈均衡器环的总延时(tDFE)不等于一个完整周期，那么分割器输出的二进制信号(D4)的过渡沿相对于触发器前次输入(D1)的过渡沿有一位移。
而且，在这个例子中，时钟与数据恢复电路120将时钟提取信号(CLK)210的前沿移位到与输入数据(D1)对齐。随后，时钟提取信号(CLK)前沿的移位将改变输入数据信号(D1)的过渡和触发器时钟信号的下降沿之间间距(tDC2)，以及判决反馈均衡器处理路径中的总延时(tDFE)。
在实际中，如果判决反馈均衡器处理路径中的总延时(tDFE)不等于输入数据的一个周期，那么时钟提取信号(CLK)的总位移()CLK)正比于均衡系数(g1)，如公式(2)所示：
    )CLK＝K*(T-tDFE)2         (2)
其中K是正比于均衡系数(g1)的常数。因此，如果判决反馈均衡器处理路径中的总延时(tDFE)不等于输入数据的一个周期，那么随着均衡度的增加(即g1增加，则K增加)，时钟提取信号的位移也将增加。在运行时，如果时钟提取的位移太大，那么时钟与数据恢复电路会与输入数据和接收器不同步，并且可能会破坏接收器的输出。
此外，判决反馈均衡器处理路径中的延时和使接收器性能最优的输入数据周期(T)之间的移位不会为零，而是取决于接收数据。因此，根据本发明典型实施例的高速接收器，它能够调节判决反馈均衡器处理路径申的总延时，以提高接收器的性能。
例如，在一个实施例中，时钟与数据恢复电路产生一个与输入数据信号同频率的时钟提取信号。时钟与数据恢复电路还将时钟提取信号的其中一沿，例如上升沿，与输入数据信号的过渡沿对齐。在这个实施例中，时钟与数据恢复电路还调节时钟提取信号的相位，以优化判决反馈均衡器处理路径中的总延时，从而减小接收器的误码率和对符号间干扰的敏感度。
图4是时钟与数据恢复电路400的简化方框图，时钟与数据恢复电路产生频率与输入数据410频率同步、相位可变的时钟提取信号405。在该实施例中，时钟与数据恢复电路400包括相位监测器420。该相位监测器，例如，在第一输入端接收输入数据信号410(例如图1中分割器输出的二进制信号160(a))，在第二输入端接收压控振荡器450的输出405。在一个实施例中，相位监测器420确定压控振荡器450的输出405与输入数据信号410之间的相位关系。
例如，在一个实施例中，相位监测器420将输入数据信号410的过渡与压控振荡器450的输出405的上升或下降沿进行比较。作为例子，相位监测器420产生正比于两个输入信号之间的相位关系的相位误差信号。
电荷泵430然后产生一个电流信号，该电流信号的大小随相位监测器420产生的误差信号的大小呈函数关系变化。环过滤器440则过滤掉电荷泵430输出的电流信号的高频部分，并将过滤后的信号送到压控振荡器450。
在一个实施例中，如果输入数据信号410超前于压控振荡器450的输出信号405，则压控振荡器450的输出信号405的频率小于输入数据信号410的频率。在这个实例中，电荷泵430增加它的输出电流，以提供使压控振荡器450输出信号405频率增加的控制信号。
随着压控振荡器450输出信号405频率的增加，它的边沿更快到达(即边沿提前)。因此，例如，压控振荡器450输出信号405的上升沿可更好地与输入数据信号410的过渡沿或其它参考点同步。因此，反馈可确保输入数据信号和压控振荡器的输出信号之间达到期望的频率关系，以通过数据重定时器(例如图1所示的触发器170)重定时输入数据，。
此外，在一个实施例中，利用相位调节信号460，在监测到的输入数据信号和压控振荡器输出之间的相位关系中产生一个偏移量。例如，如果输入数据信号410和压控振荡器450输出信号405的相位正好对齐，偏差注入信号为五度相位偏移，那么相位监测器420将输出相应于两个信号之间的五度相位差的相位误差信号。
信道产生的失真还会增加接收器的误码率。结果，信号失真可以是这样产生的，即在一些实施例中，判决反馈均衡器处理路径中的总延时的最优值与输入数据的一个周期不是严格相等。因此，在一个实施例中，可优化相位调节信号，以补偿判决反馈均衡器处理路径中的延时和接收信号中的信道产生的失真。
例如，图5所示的高速接收器500包括，比如监视器电路505，它跟踪判决反馈均衡器中加法器130输出的的软判决数据中的失真。在这个实施例中，监视器电路505从软判决数据中产生失真误差信号505(a)。实时优化器550可以利用失真误差信号来调节时钟与数据恢复电路120的相位偏移信号，以提高接收器500的性能。
在一个实施例中，监视器电路505可包括模数转换器510，它将判决反馈均衡器中加法器130输出的模拟软判决信号转换为数字信号。在一个实施例中，模数转换器根据低速参考时钟，以相对低速对模拟软判决采样。参考时钟520可以是，例如，由稳定振荡源(例如石英)发出的低频信号。
在一个实施例中，采用延时锁定环(图中未示出)将低频参考时钟520的过渡沿与给判决反馈均衡器中触发器170计时的时钟信号的过渡沿对齐，以保证监视器电路505与判决反馈均衡器完全同步。本申请人共同拥有的(in commonly owned)2003年12月19日提交的申请号为No.60/531095、名称为″高频二进制相位监测器″的美国临时专利申请中，公开了一种适用于同步参考时钟520和时钟260的延时锁定环。本申请引用了该美国申请所公开的内容，并将其结合于本申请文件中。
数字限幅器530将模数转换器510输出的量化软判决与极限值进行比较，产生二进制信号(例如1或-1)，如果量化信号小于极限值则二进制信号为低值，如果量化信号大于等于极限值则二进制信号为高值。组合器540通过将模数转换器输出的量化软判决510(a)与数字限幅器输出的二进制信号530(a)相减，产生误差信号540(a)。
在一些实施例中，将误差信号540(a)先平方，然后累加，得到误差平方和信号。在这个实施例中，采用实时优化器550来减小误差平方和信号的值，作为时钟与数据恢复电路120的相位偏移的函数。
如本领域的技术人员所知悉，有多种方法可以用来调节时钟与数据恢复电路的相位。例如，图6是时钟与数据恢复电路600的简化方框图，它包括连接在压控振荡器450和相位监测器420之间的延时器610，延时器用来调节振荡器450输出的时钟提取信号的相位，以补偿图1所示的判决反馈均衡器处理路径中的延时变化。在这个实施例中，再次采用实时优化器550来改变延时部件610的延时，以减小前述的有关图5中均衡数据的误差平方和。
可将本发明集成的判决反馈均衡器和时钟与数据恢复电路，集成到各种应用中。例如，参照图7，所述典型的集成判决反馈均衡器和时钟与数据恢复电路，可应用到光通信系统700的光接收器组件710中。光通信系统700包括光发射器720和将光信号传送到光接收器组件710的光纤网730。本领域技术人员知悉，本发明并不局限于单个光发射器和接收器。而实际的光通信系统可有一个或多个光发射器以及一个或多个光接收器。
图中的接收路径包括光探测器735、传感电阻器740、一个或多个放大器750、时钟与数据恢复电路760和判决反馈均衡器765。光探测器735可以是任何已知现有技术的光探测器。这些现有技术的探测器将输入的光信号转化为相应的可电检测的电输出信号。
举例来说，发射路径包括一个或多个与光发射器775相连的增益级770。在一个实施例中，模拟数据源提供了调制光发射器输出的模拟数据信号。在其它的实施例中，也可采用基带数字调制和频率调制。在这个实施例中，增益级放大输入数据信号，然后放大的数据信号再去驱动光发射器775。
增益级770可包含多级增益，并可接收一个或多个控制信号，所述控制信号用于控制光发射器输出信号的各种不同参数。光发射器可以是，例如，光发射二极管、或表面发射激光、或在高速比如10吉比特每秒(Gbps)或更高速运行的边缘发射激光。
接收光缆730将光数据信号传送到光探测器735。在运行中，当发射光束入射到光探测器的光接收表面区域时，将产生电子空穴对。加在光探测器上的偏压产生强度正比于入射光强度的电子流。在一个实施例中，此电流流过传感电阻器740，并产生一个电压。
传感电阻器740输出的电压通过一个或多个放大器750放大。放大器750的输出驱动判决反馈均衡器765。如图5所示，判决反馈均衡器包括，例如，分割器，该分割器产生驱动时钟与数据恢复电路的二进制信号。时钟与数据恢复电路从二进制信号中产生时钟提取信号，它与判决反馈均衡器的重定时器(如图5所示)相连，以重定时均衡数据。
本领域的技术人员会明白，在不偏离本发明的精髓或基本特征的情况下，本发明还可以有其它特定的实施方式。因此，本文所述的实施例可应用于不同的接收器、判决反馈均衡器和时钟与数据恢复电路。例如，可采用不同的延时技术为时钟与数据恢复电路提供延时。因此本发明考虑了所述的所有方面，但并不局限于所述的所有方面。本发明要求保护的范围通过所附权利要求给予说明，对本发明进行的所有等效变换都包含在本发明的权利要求范围内。

Claims (10)

1.一种通信系统，包括：
判决反馈均衡器，适于减小接收数据中与信道相关的失真，其中所述判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，其中，所述时钟与数据恢复电路从均衡数据中产生相位偏移可调的时钟提取信号，以补偿判决反馈均衡器的处理延时；所述判决反馈均衡器包括重定时器，所述重定时器根据时钟提取信号从均衡数据中产生恢复均衡数据。
2.如权利要求1所述的通信系统，其中，所述判决反馈均衡器包括加法器，所述加法器将均衡反馈信号与接收数据叠加，产生叠加信号，以减小信道相关失真。
3.如权利要求2所述的通信系统，其中，所述判决反馈均衡器还包括与加法器相连的分割器，所述分割器通过将叠加信号转换为二进制信号而产生均衡数据，并且所述时钟与数据恢复电路从二进制信号中产生相位偏移可调的时钟提取信号。
4.如权利要求3所述的通信系统，其中，所述均衡器的重定时器包括触发器，该触发器与分割器和时钟与数据恢复电路相连，并且所述触发器根据时钟提取信号从二进制信号中产生恢复均衡数据。
5.一种通信系统，包括：
发射器，该发射器通过通信介质发射信息信号；以及
与通信介质相连的接收器，用于接收发射的信息信号，其中，所述接收器包括：
判决反馈均衡器，适于减小接收数据中与信道相关的失真，所述判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，所述时钟与数据恢复电路从均衡数据中产生相位偏移可调的时钟提取信号，以补偿判决反馈均衡器的处理延时，并且所述判决反馈均衡器包括重定时器，所述重定时器根据时钟提取信号从均衡数据中产生恢复均衡数据。
6.如权利要求5所述的通信系统，其中，所述判决反馈均衡器包括加法器，所述加法器通过将均衡反馈信号与接收数据叠加，产生叠加信号，以减小信道相关失真。
7.一种通信系统，包括：
判决反馈均衡器，适于减小接收数据中与信道相关的失真，所述判决反馈均衡器包括：
加法器，该加法器将均衡反馈信号与接收数据进行叠加；
与加法器相连的分割器，其中所述分割器将叠加信号转换为二进制信号；
与分割器相连的重定时器，其中所述重定时器根据时钟提取信号从二进制信号中产生恢复均衡数据，以及
与重定时器相连的乘法器，其中所述乘法器将均衡系数引入恢复均衡数据中，以产生均衡反馈信号；以及
与分割器相连的时钟与数据恢复电路，其中所述时钟与数据恢复电路从二进制信号产生时钟提取信号，并且所述时钟与数据恢复电路调节时钟提取信号的相位，以补偿判决反馈均衡器中的处理延时。
8.如权利要求7所述的通信系统，其中，所述时钟与数据恢复电路包括：
相位监测器，用于根据时钟提取信号和二进制信号的相位差，产生相位误差信号；
压控振荡器，用于产生作为相位误差信号函数的时钟提取信号；以及
连接在压控振荡器和相位监测器之间的延时器，用于调节时钟提取信号的相位。
9.一种通信系统，包括：
判决反馈均衡器，适于减小接收数据中与信道相关的失真，所述判决反馈均衡器产生均衡数据；以及
与均衡器相连的时钟与数据恢复电路，所述时钟与数据恢复电路从均衡数据中产生时钟提取信号，并且所述判决反馈均衡器包括重定时器，所述重定时器根据时钟提取信号从均衡数据中产生恢复均衡数据；以及
与时钟与数据恢复电路相连的实时优化器，所述实时优化器产生相位调节信号，并且所述时钟与数据恢复电路根据相位调节信号来调节时钟提取信号的相位，以补偿判决反馈均衡器的处理延时。
10.一种减小接收数据中与信道相关的失真的方法，包括：
将接收到的数据提供给判决反馈均衡器；
根据接收数据，判决反馈均衡器产生二进制信号；
产生相位延时信号；
根据相位延时信号，从二进制信号中提取时钟信号；以及
根据时钟信号，重定时二进制信号。
CNB2004101042281A 2003-12-19 2004-12-17 一种设置判决反馈均衡器环延时的方法及通信系统 Expired - Fee Related CN100496032C (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US53096803P 2003-12-19 2003-12-19
US53140303P 2003-12-19 2003-12-19
US53140203P 2003-12-19 2003-12-19
US60/531,403 2003-12-19
US60/531,402 2003-12-19
US60/530,968 2003-12-19
US10/774,725 US7330508B2 (en) 2003-12-19 2004-02-09 Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
US10/774,725 2004-02-09

Publications (2)

Publication Number Publication Date
CN1638366A true CN1638366A (zh) 2005-07-13
CN100496032C CN100496032C (zh) 2009-06-03

Family

ID=34528253

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101042281A Expired - Fee Related CN100496032C (zh) 2003-12-19 2004-12-17 一种设置判决反馈均衡器环延时的方法及通信系统

Country Status (4)

Country Link
US (1) US7330508B2 (zh)
EP (1) EP1545043B1 (zh)
CN (1) CN100496032C (zh)
DE (1) DE602004020859D1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136739B (zh) * 2006-08-31 2010-08-11 澜起科技（上海）有限公司 时钟和数据恢复
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复
CN112600625A (zh) * 2020-12-08 2021-04-02 复旦大学 测距通信一体的空间激光外差相干解调处理模块和方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7822113B2 (en) * 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
US7623600B2 (en) 2004-06-02 2009-11-24 Broadcom Corporation High speed receive equalizer architecture
US7167410B2 (en) * 2005-04-26 2007-01-23 Magnalynx Memory system and memory device having a serial interface
US7702053B2 (en) * 2005-05-05 2010-04-20 Broadcom Corporation State based algorithm to minimize mean squared error
US7577193B2 (en) * 2005-06-28 2009-08-18 Intel Corporation Adaptive equalizer
US7599396B2 (en) * 2005-07-11 2009-10-06 Magnalynx, Inc. Method of encoding and synchronizing a serial interface
US8074126B1 (en) * 2006-06-07 2011-12-06 Marvell International Ltd. Non-intrusive eye monitor system
KR100791635B1 (ko) 2006-09-28 2008-01-04 고려대학교 산학협력단 고속 적응형 이퀄라이저
US7756235B2 (en) * 2006-09-29 2010-07-13 Agere Systems Inc. Methods and apparatus for digital compensation of clock errors for a clock and data recovery circuit
JP5174493B2 (ja) * 2008-03-06 2013-04-03 株式会社日立製作所 半導体集積回路装置及びアイ開口マージン評価方法
KR100965767B1 (ko) 2008-09-08 2010-06-24 주식회사 하이닉스반도체 클럭 복원 회로를 구비하는 결정 피드백 등화기 및 클럭 복원 방법
US8401063B2 (en) 2008-10-24 2013-03-19 Stmicroelectronics S.R.L. Decision feedback equalization scheme with minimum correction delay
US8249139B2 (en) * 2009-06-24 2012-08-21 Himax Technologies Limited Apparatus for data receiving and method for adjusting the same in real time
US8181058B2 (en) * 2010-01-06 2012-05-15 Oracle America, Inc. Clock-data-recovery technique for high-speed links
US8259784B2 (en) * 2010-03-26 2012-09-04 Realtek Semiconductor Corp. High-speed continuous-time feedback equalizer for serial link receiver
US8737491B1 (en) * 2010-08-20 2014-05-27 Cadence Design Systems, Inc. Analog-to-digital converter based decision feedback equalization
US8737490B1 (en) 2010-08-20 2014-05-27 Cadence Design Systems, Inc. Analog-to-digital converter based decision feedback equalization
US8509299B2 (en) 2011-07-21 2013-08-13 National Semiconductor Corporation Decision feedback equalizer operable with multiple data rates
US9385858B2 (en) * 2013-02-20 2016-07-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Timing phase estimation for clock and data recovery
JP6476659B2 (ja) * 2014-08-28 2019-03-06 富士通株式会社 信号再生回路および信号再生方法
US9215104B1 (en) * 2014-09-26 2015-12-15 Intel Corporation Floating taps for decision feedback equalizer
TWI565283B (zh) * 2014-10-15 2017-01-01 創意電子股份有限公司 時脈資料回復電路與方法
CN106533646B (zh) * 2015-09-09 2019-05-31 创意电子股份有限公司 序列器/解序列器中的时钟数据恢复系统
CN106301285A (zh) * 2016-08-03 2017-01-04 深圳大学 基于重定时的固定系数有限冲击响应滤波器结构
US11231740B2 (en) * 2019-02-06 2022-01-25 Credo Technology Group Limited Clock recovery using between-interval timing error estimation
US11424968B1 (en) * 2021-06-10 2022-08-23 Credo Technology Group Limited Retimer training during link speed negotiation and link training

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19510618A1 (de) * 1994-05-19 1995-11-23 Hammerstein Gmbh C Rob Kraftfahrzeugsitz, der im vorgeklappten Zustand der Rückenlehne längsverschiebbar ist
JP3532855B2 (ja) * 1998-01-28 2004-05-31 バートランド・フォーレ・コンポーネンツ・リミテッド 多機能車両シート用回転リクライナー制御機構
US6064272A (en) * 1998-07-01 2000-05-16 Conexant Systems, Inc. Phase interpolated fractional-N frequency synthesizer with on-chip tuning
JP3946882B2 (ja) * 1998-09-18 2007-07-18 富士通株式会社 信号処理回路及び信号処理回路の制御方法
US6139104A (en) * 1999-01-29 2000-10-31 Johnson Controls Technology Company Multiple function seat back adjusting mechanism
US6238002B1 (en) * 1999-10-08 2001-05-29 Johnson Controls Technology Company Seat reclining mechanism with integrated seat armrest features
JP2001256728A (ja) * 2000-03-10 2001-09-21 Fujitsu Ltd 半導体装置
SE517967C2 (sv) * 2000-03-23 2002-08-06 Ericsson Telefon Ab L M System och förfarande för klocksignalgenerering
JP3532861B2 (ja) * 2001-02-06 2004-05-31 松下電器産業株式会社 Ｐｌｌ回路
US7486894B2 (en) 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7184478B2 (en) * 2003-06-19 2007-02-27 Applied Micro Circuits Corporation High speed circuits for electronic dispersion compensation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136739B (zh) * 2006-08-31 2010-08-11 澜起科技（上海）有限公司 时钟和数据恢复
CN105830386A (zh) * 2013-12-19 2016-08-03 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN105830386B (zh) * 2013-12-19 2019-04-19 赛灵思公司 数据接收器和用于将数据接收器实现在集成电路中的方法
CN111512369A (zh) * 2017-11-02 2020-08-07 康杜实验室公司 多通道数据接收器的时钟数据恢复
CN111512369B (zh) * 2017-11-02 2022-05-10 康杜实验室公司 多通道数据接收器的时钟数据恢复装置及方法
CN112600625A (zh) * 2020-12-08 2021-04-02 复旦大学 测距通信一体的空间激光外差相干解调处理模块和方法

Also Published As

Publication number Publication date
EP1545043A3 (en) 2006-02-22
EP1545043B1 (en) 2009-04-29
DE602004020859D1 (de) 2009-06-10
EP1545043A2 (en) 2005-06-22
US20050135470A1 (en) 2005-06-23
US7330508B2 (en) 2008-02-12
CN100496032C (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
CN1638366A (zh) 一种设置判决反馈均衡器环延时的方法及通信系统
US7974337B2 (en) High speed receive equalizer architecture
CN1638367A (zh) 集成判决反馈均衡器及时钟数据恢复电路
CN1103532C (zh) 利用参考信号的均衡方法和均衡器及改进的高清晰度电视
CN1655483A (zh) 连续时间滤波器－用于光信道均衡的决策反馈均衡器
US7961823B2 (en) System and method for adjusting multiple control loops using common criteria
US8184686B2 (en) System and method for recovering data received over a communication channel
US20060256892A1 (en) Threshold adjust system and method
KR102500169B1 (ko) Adc 기반 수신기
CN1496076A (zh) 数据通信方法，数据发射设备，数据接收设备和数据发射程序
CN1229951C (zh) 具有综合时钟相位检测器的接收机
CN1271814C (zh) 对相位控制进行采样的方法
CN1177418C (zh) 光学双二进制传输用的代码变换电路及光发射器和接收器
CN1691655A (zh) 高速应用的决策反馈均衡器和时钟数据恢复电路
US7436882B2 (en) Decision feedback equalizer and clock and data recovery circuit for high speed applications
CN1237719C (zh) 消除控制电路接收的信号中的自抖动的锁相环电路和方法
CN1236561C (zh) 由数据信号恢复时钟信号的锁相回路
WO2022002045A1 (zh) 信号的处理方法及装置、存储介质、电子装置
CN114500200B (zh) 数字信号处理方法、动态均衡方法、装置、介质以及设备
CN1486563A (zh) 判决反馈均衡器装置
US11637684B2 (en) Clock extraction in systems affected by strong intersymbol interference
TWI253260B (en) Signal processing apparatus capable of enhance correctness of feedbacked signal
CN1582535A (zh) 通过多重积分来编码和译码信号的调制码系统和方法
EP1560389B1 (en) Method and receiver for optical or electromagnetic signals with iterative equalization and error correction
Mir et al. Adaptive Referencing Multitap Filter for TX-IQ Imbalance and Residual ISI Tolerance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180510

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: Irvine, California, USA

Patentee before: Zyray Wireless Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090603

Termination date: 20171217