CN1636250A - 熔丝技术及操作方法 - Google Patents
熔丝技术及操作方法 Download PDFInfo
- Publication number
- CN1636250A CN1636250A CNA038042266A CN03804226A CN1636250A CN 1636250 A CN1636250 A CN 1636250A CN A038042266 A CNA038042266 A CN A038042266A CN 03804226 A CN03804226 A CN 03804226A CN 1636250 A CN1636250 A CN 1636250A
- Authority
- CN
- China
- Prior art keywords
- storage
- cell element
- memory
- address
- mram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 210000004027 cell Anatomy 0.000 claims abstract description 189
- 230000015654 memory Effects 0.000 claims abstract description 112
- 210000000352 storage cell Anatomy 0.000 claims abstract description 64
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 230000005055 memory storage Effects 0.000 claims abstract description 31
- 238000003860 storage Methods 0.000 claims description 141
- 230000002950 deficient Effects 0.000 claims description 84
- 238000010276 construction Methods 0.000 claims description 35
- 238000012360 testing method Methods 0.000 claims description 15
- 238000012163 sequencing technique Methods 0.000 claims description 14
- 230000014759 maintenance of location Effects 0.000 claims description 11
- 230000006698 induction Effects 0.000 claims description 6
- 238000009434 installation Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 4
- 206010011968 Decreased immune responsiveness Diseases 0.000 claims description 3
- 230000007547 defect Effects 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000012956 testing procedure Methods 0.000 claims 2
- 238000004321 preservation Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 230000005291 magnetic effect Effects 0.000 description 24
- 239000000872 buffer Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005138 cryopreservation Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
要制造不包括任何具缺陷存储储存胞元的一半导体存储装置系为一难事，一解决的方法是，在一装置上产生较所需为多的储存胞元，并且将该具缺陷储存胞元以该冗余储存胞元进行取代，而此解决方案，除了要求该取代储存胞元的地址之外，系亦要求该具缺陷储存胞元的地址在一内存中被保存，本发明则是教示非易失存储胞元，特别是磁阻性随机存取内存(MRAM)胞元的使用，以用以储存该等地址，而非易失存储胞元系可以有效地取代当前所使用之激光熔丝，并且，亦可以提供在该装置的制造期间，消除该激光熔丝熔烧步骤的优点。
Description
发明所属之技术领域
本发明系一般而言相关于集成电路，并且，系特别地相关于在存储储存装置中，
使用非易失存储胞元以作为熔丝组件的替代。
发明背景
随着集成电路之装填变得越来越复杂以及密集，于该积体装置中发生一故障或是缺陷的机率系亦随之增加，而此通常仅系简单的由于在该集成电路上装置数量的增加所造成，并且，由于存储储存装置系倾向于极端地且密集地进行封装，因此，此系为存储储存装置，例如动态随机存取内存(DRAM)、静态RAM、磁性电阻RAM(MRAM)等，的一特别的问题，一通常用于处理该增加之失败机率的技术系于该集成电路上包括有冗余组件，举例而言，存储储存装置系可以包含用于取代有缺陷之区段以及数组的额外储存胞元区段以及数组。
一种使用冗余存储区段以及数组的方法系为，利用激光熔丝以储存有缺陷之存储储存胞元的存储地址，因此，当该有缺陷之存储储存胞元进行存取时，电路系会将该存取更改方向至没有缺陷的一冗余储存胞元，然而，激光熔丝的使用系需要一额外的制造步骤，而在此制造步骤中，在该存储储存装置中的存储储存胞元系进行扫瞄，并且有缺陷的储存胞元系加以标示，以及其位置写入(烧断)该激光熔丝，而此额外的制造步骤，就时间以及金钱而论，其系皆会增加该储存装置的成本。
此外，因为该激光熔丝系于该制造程序期间以及封装开始之前进行写入，因此，在该集成电路完成封装之后，该激光熔丝并无法进行更新，所以，万一有额外的存储储存胞元在使用期间变成有缺限的话，则其地址并无法被写入(被储存进入该激光熔丝)，而且，冗余储存胞元也无法进行取代，这则会使得该存储储存装置无法再使用。
是以，系已经有对能够用于储存关于有缺陷之存储储存胞元之信息，并且亦具备有在该储存装置已经使用后，更新关于有缺陷之存储储存胞元之信息的能力的方法以及设备的需求。
内容
根据本发明的一观点，本发明系提供一半导体存储装置，其包括一第一内存，以用于将逻辑资料数值储存于储存胞元之中，一地址解码器，其系耦接至该第一内存，而该地址解码器系包括用以译码提供至该存储装置之地址位以及用以选择一储存胞元的电路，一冗余控制器，其系耦接至该地址解码器，而该冗余控制器则系包括一第二内存，用以储存具缺陷存储储存胞元的一地址列表，以及一冗余存储储存胞元，以用于每一具缺陷的存储储存胞元，其中，该第二内存系包括非易失存储胞元，一冗余地址解码器，其系耦接至该冗余控制器，而该冗余地址解码器系包括用以译码该等取代存储储存胞元之该等地址位、并进而选择在冗余内存中的一冗余存储储存胞元的电路，以及一冗余内存，其系耦接至该冗余地址解码器，而该冗余内存系包括冗余存储储存胞元。
根据本发明的另一观点，本发明系提供一种在一半导体存储装置中提供缺陷容忍度的方法，该方法器包括：测试存储储存胞元之缺陷，决定具缺陷之存储储存胞元，将具缺陷存储储存胞元保存至非易失内存，以及使冗余存储储存胞元与该具缺陷存储储存胞元产生相关。
本发明系提供数种优点。举例而言，藉由利用本发明的一较佳实施例，系使得储存在该非易失内存中之信息，在该继储存装置已经加以封装之后并且已经于使用中，仍然可以进行更新，而此亦使得新的具缺陷存储胞元之地址可以被增加至一具缺陷存储胞元地址列表中，并且，也使得该存储储存装置可以连续的使用，否则的话，这将会导致该存储储存装置被丢弃。而此更新该具缺陷存储胞元地址列表的能力，则系使得对新的具缺陷存储胞元之周期性检查，以及将任何新的具缺陷存储胞元增加至该具缺陷存储胞元列表都成为可能。
此外，由于该非易失内存相较于该激光熔丝系具有较小的尺寸，因此，当与使用激光熔丝来储存信息的状况相较时，使用本发明之一较佳实施例系考虑到较大的信息密度，而该较大的信息密度则使得用以保存相同量的地址信息所需要的兼容脚位(footprint)较少，
再者，藉由使用本发明的一较佳实施例，系可以节省制造成本，因为在制造程序期间为了熔烧该激光容的额外步骤系已不再需要，事实上，藉由使用本发明的一较佳实施例，系会允许该存储储存装置的完整制造以及封装，然后，也使得该储存装置可以在往后时间的进行测试。
另外，藉由使用本发明之一较佳实施例，其系可以有交叉点数组架构，或是MRAM FET架构的选择，是以，使用者系可以使用任何一目前正在使用的既存装置架构，而不需要改变任何特别的装置架构。
简单图式 说明
本发明上述之特征藉由接下来关连于附加图式的考虑系将会有更清楚的了解，其中
第1图：其系显示习知半导体存储电路的一方块图，而该半导体存储电路系以一冗余存储空间以及功能性逻辑为特征，以支持利用来自该冗余储存空间之存储储存胞元来取代有缺陷之存储储存胞元；
第2A图：其系图例说明在根据本发明之一较佳实施例中，被配置在一桥接建构中之四MRAM储存胞元的一方块图，而该桥接建构则是配置于用于储存一二进元数值之一交叉点数组架构之中；
第2B图：其系图例说明在根据本发明之一较佳实施例中，被配置在一桥接建构中之四MRAM储存胞元的一方块图，而该桥接建构则是配置于用于储存一二进元数值之一MRAM FET架构之中；
第3图：其系图例说明根据本发明之一较佳实施例，显示为两个分压器之来自第二图的该四MRAM储存胞元的一方块图；
第4A图至第4B图：其系图例说明在根据本发明之一较佳实施例中，被配置在一桥接建构中之两个以及一MRAM储存胞元的方块图，而该桥接则是配置于用于储存一二进元数值之一交叉点数组架构之中；
第4C图至第4D图：其系图例说明在根据本发明之一较佳实施例中，被配置在一桥接建构中之两个以及一MRAM储存胞元的方块图，而该桥接则是配置于用于储存一二进元数值之一MRAM FET架构之中；
第5图：其系图例说明根据本发明之一较佳实施例，用于保护储存在一非易失内存中之一资料位群组的一错误编码码数组；以及
第6图：其系图例说明根据本发明之一较佳实施例，用于决定有缺陷之存储胞元以及将其地址增加至一非易失内存的一算法。
实施方式
各种实施例的制造以及使用系于之后有详尽的讨论，然而，应该要了解的是，本发明系在于提供许多可于广泛变化的特殊上下文中具体化实施之可应用的具发明性技术，所讨论的特殊实施例系仅是制造以及使用本发明之特殊举例方式，因此，并不会限制本发明的范围。
不管逻辑信息是如何被储存于存储储存装置之中，无论是经由一电压或是经由磁性，其系倾向于极端密集地进行装载，而这密集的承载量系亦使得在一大小不断减少的储存装置中之不断增加的信息储存量成为可能。
随着在一单一储存装置中的储存胞元数量的增加，在该储存装置中之一或各多个储存胞元中出现缺陷的机率亦随之增加，由于一单一储存装置有越来越多的储存胞元，因此，能发现不具缺陷之储存胞元之一储存装置的机率已经渐渐趋近于零，如此的结果是，有许多的方法以及设备已经发展出来，以增加存储储存装置的产率，其中的一方法是，包含比所需更多个存储储存胞元，然后，以此额外的储存胞元来取代有缺陷的储存胞元，而当提及以另一储存胞元来取代一单一具缺陷储存胞元时，其通常是以另一区段或数组的储存胞元取代包含该具缺陷储存胞元的整个区段或数组的储存胞元。
利用上述的方法，被认为具缺陷之存储储存胞元的地址系会被略过，而来自该额外组之存储储存胞元的不具缺陷存储储存胞元，通常称为冗余内存，则用于取代其位置。每当一具缺陷之存储储存胞元系进行存取时(无论是读取或是写入)，该具缺陷存储储存胞元的地址系受到标记，并且该读取或写入存取系会被改变方向至该取代的存储储存胞元。
该等具缺陷存储储存胞元之该等地址系一般而言被维持在一熔丝库中，不论是藉由激光或是藉由较一般正常操作所使用之电流为大的电流而加以烧断者。而该等具缺陷存储储存胞元之该等地址则通常是在该存储储存装置已经被制造完成之后，在该储存装置经历功能性测试时才加以决定的，此系通常完成在将该储存装置放置于其最终的封装之前，在其中，每一个别存储胞元的功能性系会加以测试，并且，具缺陷存储储存胞元之该等地址则是会被写入至该熔丝库中，而沿着该等具缺陷存储胞元的该等地址旁边的写入则系为用于取代每一该具缺陷储存胞元之储存胞元的地址，若该等熔丝系为激光变化时，则一激光系被用于熔烧该等熔丝，若是该等熔丝系经由一电流而加以烧断时，则一适当数值的电流系加以使用。在测试完成之后，接着，该存储储存装置系进行封装，并且，一般而言，不会再有对该熔丝库的更进一步更新。
现在，请参阅第1图，其系为显示一习知半导体存储电路100的图式，其系以一冗余存储空间以及必要的功能性逻辑为特征，以支持利用来自该冗余存储储存中间之冗余存储储存胞元来取代具缺陷之存储储存胞元。该半导体存储电路100系包括一地址缓冲器115，一行解码器120，一列解码器125，一内存数组130，一输出缓冲器135，一冗余控制器140，一冗余行解码器145，以及一冗余内存150。
一n个位的存储地址系经由一地址总线110而施加至该地址缓冲器115，该n个位之地址的一部分系被施加至该行解码器120，同时，剩余的部分则被施加至该列解码器125，该行解码器120以及该列解码器125系会译码该地址位，并且，在该内存数组130中标示出列以及行地址，而位在所指定地址的储存资料数值系会自该内存数组130中被读取出来，并且，通过而到达该输出缓冲器135。而类似的操作系亦被用于将一资料数值写入一指定的存储地址中。
该冗余控制器140系包括一存储电路(未显示)，以用于储存在该内存数组130中具缺陷存储储存胞元的地址，一比较电路(未显示)，以用于将输入地址与储存在该存储电路中之该具缺陷记储存胞元的地址进行比较，以及一侦测电路(未显示)，以用于侦测在该记电路中熔丝的状态。该比较电路系经由该地址缓冲器15而被供以该地址位，并且，系会产生一失能信号，以用于当来自该地址缓冲器115之该地址匹配于储存在该存储电路中之一具缺陷记储存胞元的一地址时，失能该行解码器1220以及致能该冗余行解码器145，因此，当该地址代表一具缺陷存储储存胞元时，则来自该冗余内存150的一存储储存胞元系会取代在该内存数组130中之该具缺陷记储存胞元而被存取。
来自该冗余控制器140的该存储电路系被用于储存在该内存数组130中该等具缺陷存储储存胞元的该等地址，而该存储电路则是使用熔丝，以维持该地址信息。在该存储储存装置之制造程序的测试阶段期间，具缺陷存储储存胞元系会进行侦测，并且，其地址系会被储存于该存储电路之中，正如先前所述，在该存储电路中，该等熔丝系可以是需要一高能激光以进行烧断的激光熔丝，或是其亦可以是使用一高电流以进行烧断的电熔丝。
使用熔丝以储存具缺陷存储储存胞元之该存储地址的缺点是，正常而言，熔丝系无法进行更新，这表示，若是额外的存储储存胞元在正常操作期间变成有缺陷时，则具缺陷存储储存胞元之列表即无法为最新的内容，而此系由于特殊设备，例如，需要用以烧断该等熔丝而耦接至该储存装置的激光以及大电流源等，的需要所引起，因为如此之设备系通常需要对其试图要烧断之熔丝的进行直接的存取，所以，一旦该集成电路被至入其封装之中的话，则一般而言，对该熔丝的该直接存取系即失去。
使用熔丝以储存具缺陷记储存胞元之该等存储地址的另一选择则是非易失内存。非易失内存系为，举例而言，但不受限于此，快闪可程序化内存、可抹除且可程序化只读存储器(EPROM)、电子抹除式可程序化只读存储器(EEPROM)、电阻性内存、磁阻性随机存取内存(MRAM)等。不同于熔丝，非易失内存之使用系可以容易地整合进入既存的记储存装置之中，举例而言，包括一区块之非易失内存的一存储电路，例如来自该冗余控制器140之该存储电路，系可以被用以取代包括一区块之熔丝的一存储电路。下面的讨论所牵涉系为MRAM存储装置，然而，其它形式的非易失内存系可以用以取代MRAM，因此，本发明不应被建构为限制于MRAM内存装置。
MRAM半导体存储装置系使用结合传统半导体技术以及磁学的自旋电子学，不同于使用一电荷来指示一二进元“1”或“0”的存在，其系使用一电子的自旋，而如此之一自旋电子装置的例子系为一磁阻性随机存取内存(MRAM)储存装置，其系包括位在不同金属层中而彼此垂直的导线，该等导线交叉的位置系已知为交叉点(cross-point)，而在该等垂直的导线之间则是一磁性堆栈，该磁性堆栈系被至于该交叉点，并被该等导线夹在中间。
再者，流经该等导线其中之一的一电流系会包括有一环绕该导线的磁场，而此感应磁场则可以排列(或定向)在该磁性堆栈中磁极的排列(方向性)，右手定则是决定流经一垂直方向之电流所感应产生之磁场方向的方法，此右手定则对于熟习此技艺之人而言，系为相当熟习，至于流经另一条导线的一不同电流则会包括另外的磁场，并且，可以重新排列在此磁性堆栈中之磁场的两极，二进制信息，表示为“1”或“0”，即储存为该磁性堆栈中磁性双极的不同排列，流经两条导线的电流系需要选择性地程序化一特别的磁性堆栈。
在该磁性堆栈中该磁性双极的排列系会改变该磁性堆栈的电阻，举例而言，若是一二进元“0”被储存在该磁性堆栈中时，则该磁性堆栈的电阻系将会不同于若一二进元“1”被储存于该磁性堆栈中时该相同磁性堆栈的电阻。被侦测的是该磁性堆栈的电阻，而其系亦决定储存于其中的逻辑数值。
现在，请参阅第2A图，其系图例说明在根据本发明之一较佳实施例中，被配置在用于储存一单一位信息以作为一熔丝之替代的一交叉点数组架构中之MRAM内存储存胞元建构200的图式。MRAM存储储存胞元建构200系包括配置于一交叉点数组架构中的四个别MRAM存储储存胞元202、204、206、以及208，而该交叉点数组架构系为用于配置MRAM存储储存胞元之数种标准架构的其中之一，并且，系以为熟习此技艺之人所熟知。
每一MRAM存储储存胞元系耦接至两条导线，该储存胞元之一端耦接一条，举例而言，MRAM存储储存胞元202之一端系被耦接至导线“LA”210，而另一端则被耦接至导线“LC”214，该等四MRAM存储储存胞元202、204、206、以及208系耦接至四条导线：“LA”210、“LB”212、“LC”214、以及“LD”216，而该等导线系被用于程序化该等MRAM存储储存胞元，以及也读取储存在该等MRAM存储储存胞元中的数值，同时，该等MRAM存储储存胞元系亦可以藉由施加造成该MRAM存储储存胞元中之一穿遂氧化层(未显示)之破坏的一写入电压而进行写入，此系一般而言称为一过驱动电压(overdriving the voltage)。
根据本发明的一较佳实施例，为了表示一种状态，该MRAM存储储存胞元系以下列之方式进行程序化：MRAM储存胞元202系进行程序化，以维持一二进元数值“0”，MRAM储存胞元204系进行程序化，以维持一二进元数值“1”，MRAM储存胞元206系进行程序化，以维持一二进元数值“1”，以及MRAM储存胞元208系进行程序化，以维持一二进元数值“0”，而为了表示另一种状态，该等MRAM存储储存胞元系加以程序化为一互补数值：MRAM储存胞元202系维持在“1”，MRAM储存胞元204系维持在“0”，MRAM储存胞元206系维持在一二进元数值“0”，以及MRAM储存胞元208则维持在一二进元数值“1”。上述所讨论之被程序化进入该个别MRAM存储胞元中的该等数值系为一较佳数值组，然而，其它数值的结合系亦有可能，并且，系亦相同地为可操作。
在一交叉点数组中，该等MRAM存储储存胞元的特别配置系会于该读取电压透过导线“LC”214以及“LD”216而施加时，产生两个分压器，此配置系通常被称为一桥接建构，而该桥接建构系由于其会产生较高的信号数值而为较佳。储存在该等MRAM存储储存胞元中之该等数值系可以经由一简单的动态随机存取内存(DRAM)闩锁型感应放大器(latch type sense amp)而加以侦测，感应放大器系用于侦测储存在MRAM存储储存胞元中之逻辑数值，并且，系以为熟习此技艺之人所熟知。根据本发明的一较佳实施例，用于侦测储存在该等MRAM存储储存胞元中之该等数值的施加电压系大约相等于一单一MRAM胞元之击穿电压(breakdown voltage)的两倍。
该交叉点数组架构，正如在第2A图所讨论，系为MRAM存储装置所使用之两种架构的其中之一，而第二种架构则一般而言称之为MRAMFET(场效晶体管)架构。该MRAM FET架构系相似于该交叉点数组架构，除了一FET系会存在于该MRAM储存胞元以及用以控制该FET的第二条导线之间之外，因此，基本的MRAM FET单元系包括耦接至一MRAM储存胞元一第一导线，其中该MRAM储存胞元则耦接至一FET，该FET在耦接至一第二导线，以及系包括一电源供应。
现在，请参阅第2B图，其系图例说明在根据本发明之一较佳实施例中，被配置在用于储存一单一位信息以作为一熔丝之替代的一MRAMFET架构中之MRAM内存储存胞元建构250的图式。MRAM存储储存胞元建构250系包括被配置于一MRAM FET架构中的四个别MRAM存储储存胞元252、254、256、以及258，而每一MRAM存储储存胞元系耦接至一单一导线以及一FET，其中，该导线耦接该MRAM存储储存胞元之一端，而该FET耦接另一端。举例而言，MRAM存储储存胞元252之一端系被耦接导线“LC”260，而另一端耦接至该FET 265，然后，该FET 265再依次耦接至一第二导线，同时，该FET 265系亦被耦接至“VDD”，该架构之电源供应。除了该等FETs之外，本发明之该MRAM FET配置系相似于该交叉点数组配置。
现在，请参阅第3图，其系图例说明在根据本发明之一较佳实施例中，当读取电压透过导线“LC”214以及“LD”216而施加时，产生自MRAM存储储存胞元架构之两个分压器的图式。
需要注意的是，当该读取电压施加时，该等MRAM存储储存胞元的真实配置并不会改变，并且，第3图之图式系为该等MRAM存储储存胞元之一逻辑重新配置，以使得该分压器更容易观察以及分析。根据本发明之一较佳实施例，大约为静止电压(2*Veq)之两倍的一读取电压系被施加至导线“LC”214，以及一接地电压系被施加至导线“LD”216，此电压降系会产生两个分压器，并且，该等导线“LA”210以及“LB”212系可以被用来读取储存在该等MRAM存储储存胞元中的该等数值。
根据本发明之一较佳实施例，一电压系可以在该感应放大器进行侦测，而该电压系会正比于在该等MRAM存储储存胞元中电阻k的改变，正如先前所讨论的，MRAM存储储存胞元之电阻系根据其磁性双极的排列而有所改变，因此，在感应放大器的该电压系可以表示为：Vsig＝2*Veq*k/(2+k)，其中，Veq系为该静止电压，以及k系为该MRAM存储储存胞元之电阻的改变。
利用四MRAM存储储存胞元来表示一单一熔丝的状态系为一较佳的储存胞元数量，因为相较于使用少于四储存胞元的配置，使用四储存胞元系可以提供一较大的可使用读取电压界限，亦即，Visg强度，至于大于四储存胞元的配置，其系为有可能，但是，其却不会大量地增加该读取电压界限，再说，其较大地尺寸则会降低藉由使用非易失内存，相对于熔丝，所获得之尺寸效益。然而，具有除了四以外数量之MRAM存储储存胞元的配置也是有可能。
现在，请参阅第4A图，其系图例说明在根据本发明之一较佳实施例中，被配置在用于储存一单一位信息以作为一熔丝之替代的一交叉点数组架构中之MRAM内存储存胞元建构400的图式。该MRAM存储储存胞元建构400系包括配置于一交叉点数组架构中，具有三条导线“LA”406、“LC”408、以及“LD”410的二个别MRAM存储储存胞元402以及404。需要注意的是，此建构400系实质上为在第二图中所讨论之该建构200的一半。
根据本发明的一较佳实施例，为了表示一种可能熔丝状态，MRAM储存胞元402系进行程序化，以维持一二进元数值“0”，在此同时，MRAM储存胞元404则是进行程序化，以维持一二进元数值“1”，而为了表示另一可能熔丝状态，MRAM储存胞元402系维持在“1”，MRAM储存胞元404则维持在“0”。上述所讨论之被程序化进入该个别MRAM存储胞元中的该等数值系为一较佳数值组，然而，其它数值的结合系亦有可能，并且，系亦相同地为可操作。
在一交叉点数组中，该等MRAM存储储存胞元的该特别配置系会于该读取电压透过导线“LC”408以及“LD”410而施加时，产生一分压器，而储存在该等MRAM存储储存胞元中之该等数值则是可以经由一简单的动态随机存取内存(DRAM)闩锁型感应放大器(latch type senseamp)而加以侦测。或者，额外的MRAM胞元系可以被用做为结合该等MRAM胞元402以及404以建构一桥接建构的参考胞元(组件)，如前所讨论的一样，该等参考胞元将不会真的被用于储存资料，其仅只是用于该桥接的建构而已。
现在，请参阅第4B图，其系图例说明在根据本发明之一较佳实施例中，被配置在用于储存一单一位信息以作为一熔丝之替代的一交叉点数组架构中之一单一MRAM内存储存胞元建构450的图式。该单一MRAM存储储存胞元建构450系包括具有二条导线“LA”454以及“LC”456的一别MRAM存储储存胞元452。需要注意的是，此建构450系实质上为在第4A图中所讨论之该建构400的一半。
根据本发明的一较佳实施例，为了表示一种可能熔丝状态，MRAM储存胞元452系进行程序化，以维持一二进元数值“0”，而为了表示另一可能熔丝状态，MRAM储存胞元452则系维持在“1”。上述所讨论之被程序化进入该个别MRAM存储胞元中的该等数值系为一较佳数值组，然而，其亦有可能将所使用的数值反转，以代表该熔丝状态，而本发明系亦相同地为可操作。储存在该MRAM胞元452中之该数值系利用当其被用作为正常存储胞元时，用于侦测储存在MRAM胞元中数值的标准技术而加以侦测。
另外，额外的MRAM胞元系可以用做为结合该等MRAM胞元452以建构一桥接建构的参考胞元(组件)，如前所讨论的一样，该等参考胞元将不会真的被用于储存资料，其仅只是用于该桥接的建构而已。
现在，请参阅第4C图以及第4D图，其系图例说明在根据本发明之一较佳实施例中，被配置在用于储存一单一位信息以作为一熔丝之替代的一MRAM FET架构中，两个MRAM内存储存胞元建构470以及一MRAM内存储存胞元建构490的图式。第4C图以及第4D图系分别相似于第4A图以及第4B图，并且，系实质上显示与使用该MRAM FET架构相同的电路而非该交叉点数组架构。
用于取代该等熔丝的该等非易失存储胞元系其本身即为存储储存胞元，就跟在该存储胞元装置中的剩余内存一样，因此，它们系亦可以为具缺陷者，如此的结果是，为了致能在该非易失存储胞元中的缺陷侦测，该非易失内存系可以藉由一错误侦测码或是一错误修正码而加以保护。一错误侦测码系可以侦测一错误之出现，而一错误修正码则是可以侦测也同时修正错误(在设定限制范围内)，若使用一错误修正时，则只要具缺陷位的数量没有超过可修正错误的数量，非易失内存之具缺陷区块的使用即可以继续，错误侦测以及错误修正码系以为熟习此技艺之人所熟知。
现在请参阅第5图，其系为图例说明在根据本发明之一较佳实施例中，用于保护储存在一非易失内存中之一资料位群组的一错误修正码数组500的图式。根据本发明之一较佳实施例，该较佳的错误修正码系已知为汉明码(hamming code)，然而，有许多其它的修正码系可用来取代该汉明码，并且，它们其中的任何一系皆可加以使用，而本发明也并不会损失任何的功能性。
该电路500系显示一汉明码的执行，则此即表示，15个已编码位系被用以保护11个资料位，这意味着，当编码时，11个资料位系会变成15个已编码位，而四额外的位则提供用以保护该11个资料位的编码信息。根据本发明的一较佳实施例，该15个已编码位的每一系被储存在相似于第二图、第四图、以及第4B图中所讨论之结构的MRAM存储储存胞元建构之中，举例而言，已编码位第15号将会被储存在一结构510中，而剩下的14体编码位则储存在剩下的结构中。
一系列的互斥或(exclusive-or，XOR)区块，举例而言，XOR区块515，系会执行用于测试该等已编码位的一译码操作，该等XOR区块的特殊配置系取决于所使用的该特别汉明码，并且，显示在第5图中的配置系为特别用于汉明码(15，11)者。一系列的结果位S0 520、S1 525、S2 530、以及S3 535系提供该译码操作的结果，若是所有该等结果位系皆为零时，则该已编码位中没有任何一是有缺陷的，但，若有一或多个该结果位为1时，则该一或多个已编码位系为具缺陷者。至于真实的译码操作以及决定哪一(哪些)已编码位系为有缺陷者，这都不在本发明的范围之内。
既然该等具缺陷存储胞元之该等地址系被储存在非易失内存之中，因此，在制造期间由于测试以及将该具缺陷存储胞元地址熔烧进入熔丝所导致的额外步骤即不再为必须。根据本发明之一较佳实施例，其系可以规律间隔地、或是于系统起始时，执行所有存储储存胞元的测试，以定位以及标示具缺陷之存储储存胞元，而当一新的具缺陷存储储存胞元被侦测到时，该存储储存胞元的地址系可以被储存在该非易失内存之中。使用此技术的一优点是，当存储储存胞元随着时间而变得具有缺陷时，该具缺陷的存储储存胞元系可以被冗余存储储存胞元所取代，而不是整个存储储存装置的取代。
现在，请参阅第6图，其系为在根据本发明之一较佳实施例中，用于侦测具缺陷存储胞元以及更新具缺陷存储胞元列表之一算法600的一流程图。根据本发明之一较佳实施例，该算法600系于包含该存储储存胞元之电子装置的处理组件上执行。
该电子装置系可以加以建构，以周期性地执行该算法600，在一预先指示的操作小时数，或是在一固定数量的激活循环之后。
该电子装置系藉由对在该存储储存装置中的所有存储胞元执行一扫瞄(方块605)而起始，有许多方法可以测试存储胞元：包括将特殊的数值写入每一存储胞元中并且再度读取该数值，然后比较该结果、移动壹测试(walking one test)、移动零测试(walking zero test)等。在扫瞄完所有的存储胞元之后，该具缺陷胞元系加以标示(方块610)，并且，该具缺陷胞元会与在该储存装置中已经存在的具缺陷胞元列表进行比较(方块615)。
若是有任何新的具缺陷胞元出现的话，则该新的具缺陷胞元的地址系会被增加至储存在该非易失内存中之该具缺陷胞元列表之中(方块620)，而在该新的具缺陷胞元被增加至该具缺陷胞元列表中之后，则必须要寻找取代的胞元(方块625)，而此程序的部分系会牵涉到对取代内存进行检查，以决定是否有任何未被分配的取代内存存在(方块630)，若存在有足够的取代内存时，则该取代内存系会被分配至该新的具缺陷存储胞元，并且该取代存储胞元的地址也会被储存进该具缺陷胞元列表之中(方块635)，若没有存在多余的取代内存时，则该具缺陷胞元即无法被取代，而该存储储存装置会被视为具有缺陷(方块640)，并且，若该电子装置要被使用的话，则需要取代。
当此发明此所举图式做为参考而进行叙述时，该叙述并不是以一限制的概念而加以建构，对熟习此存储之人而言，在以该叙述做为参考的情形下，所举实施例的各式修饰以及结合，以及本发明的其它实施例，系皆为显而易见，因此，所附权利要求系包含了任何如此的修饰或实施例。
Claims (30)
1.一种半导体存储装置，其系包括：
一第一内存，其系用于将逻辑资料数值储存于储存胞元之中；
一地址解码器，其系耦接至该第一内存，而该地址解码器系包括用以译码提供至该存储装置之地址位以及用以选择一储存胞元的电路；
一冗余控制器，其系耦接至该地址解码器，而该冗余控制器系包括一第二内存，用以储存具缺陷存储储存胞元的一地址列表，以及一冗余存储储存胞元，以用于每一具缺陷的存储储存胞元，其中，该第二内存系包括非易失、电阻性存储胞元；
一冗余地址解码器，其系耦接至该冗余控制器，而该冗余地址解码器系包括用以译码该等取代存储储存胞元之该等地址位、并进而选择在冗余内存中的一冗余存储储存胞元的电路；以及
一冗余内存，其系耦接至该冗余地址解码器，而该冗余内存系包括冗余存储储存胞元。
2.根据权利要求第1项所述之半导体装置，其中该冗余控制器系更进一步包括一比较器，以对该等地址位以及该具缺陷存储储存胞元之地址列表进行比较。
3.根据权利要求第1项所述之半导体装置，其中，当该等地址位以及在该列表中之一具缺陷存储胞元之间发生匹配时，该冗余控制器系会失能该地址解码器，并且致能该冗余地址解码器。
4.根据权利要求第3项所述之半导体装置，其中该冗余存储储存胞元系用于在该匹配存在时，取代该具缺陷储存胞元。
5.根据权利要求第1项所述之半导体装置，其中该冗余存储储存胞元系包括一单一别储存胞元。
6.根据权利要求第1项所述之半导体装置，其中该冗余存储储存胞元系包括复数个别储存胞元，以及该复数储存胞元系被用以储存该具缺陷内存的资料。
7.根据权利要求第1项所述之半导体装置，其中该列表系储存有包含一具缺陷储存胞元之一整个储存胞元区段、以及用于每一具缺陷区段之一整个取代储存胞元区段的地址。
8.根据权利要求第1项所述之半导体装置，其中该冗余内存以及该第一内存系由相同型态之存储胞元所制成。
9.根据权利要求第1项所述之半导体装置，其中该冗余内存以及该第一内存系由不同型态之存储胞元所制成。
10.根据权利要求第1项所述之半导体装置，其中该等电阻性存储胞元系为磁阻性随机存取内存(MRAM)胞元。
11.根据权利要求第10项所述之半导体装置，其中一闩锁型态(latch-type)感应放大器(sense amp)系用于检索储存在该等MRAM胞元中的信息。
12.根据权利要求第10项所述之半导体装置，其中用于检索储存在该等MRAM胞元中之信息的施加电压系大略相等于一单一MRAM胞元之击穿电压(breakdown voltage)的两倍。
13.根据权利要求第10项所述之半导体装置，其中该等MRAM胞元系被安排于一交叉点数组(cross-point array)架构中。
14.根据权利要求第10项所述之半导体装置，其中该等MRAM胞元系被安排于一MARM FET架构中。
15.根据权利要求第10项所述之半导体装置，其中用于写入储存在该等MRAM胞元中之信息的电压系足够以突破该等MRAM胞元之穿遂氧化层(tunneloxide layer)。
16.根据权利要求第10项所述之半导体装置，其中该等MRAM胞元系于一桥接建构中加以实施。
18.根据权利要求第17项所述之半导体装置，其中该桥接建构系包括四个别MRAM胞元。
19.根据权利要求第18项所述之半导体装置，其中该桥接建构系包括二个别MRAM胞元。
20.根据权利要求第18项所述之半导体装置，其中该桥接建构系包括一MRAM胞元。
21.根据权利要求第1项所述之半导体装置，其中每一储存在该列表中的地址系利用一错误修正码(error-correcting code)而进行编码。
22.根据权利要求第21项所述之半导体装置，其中该错误修正码系为一汉明码(Hamming code)。
23.根据权利要求第1项所述之半导体装置，其中该非易失存储胞元在该半导体存储装置的正常操作期间，系可以被程序化。
24.一种包括如权利要求第1项所述之一半导体存储装置的电路。
25.一种包括如权利要求第1项所述之一半导体存储装置的电子装置。
26.一种在一半导体存储装置中提供缺陷容忍度的方法，该方法系包括：
测试存储储存胞元之缺陷；
决定具缺陷之存储储存胞元；
保存具缺陷存储储存胞元至非易失内存；以及
使冗余存储储存胞元与该具缺陷存储储存胞元产生相关。
27.根据权利要求第26项所述之方法，其中该测试步骤系包括在该装置中执行该等存储储存胞元的扫瞄测试。
28.根据权利要求第26项所述之方法，其中该决定步骤系包括标示在该测试步骤中失败的该等存储储存胞元。
29.根据权利要求第26项所述之方法，其中该保存步骤系包括：
将该具缺陷存储储存胞元之存储地址与一具缺陷存储储存胞元列表的内容进行比较；以及
将对该列表为新之该等存储地址保存至该列表。
30.根据权利要求第26项所述之方法，其中在非易失内存中之一列表系包含具缺陷的以及取代存储储存胞元的地址，该相关步骤系包括：
寻找对该列表为新之该具缺陷存储储存胞元的冗余存储储存胞元；以及
保存该冗余存储储存胞元的地址以及对该列表为新之该具缺陷存储储存胞元的地址。
31.根据权利要求第30项所述之方法，其中该相关步骤系更进一步包括，在没有足够之取代存储储存胞元可用于对该列表为新之所有该具缺陷存储储存胞元时，将该半导体存储装置标示为具缺陷的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/079,774 | 2002-02-19 | ||
| US10/079,774 US6801471B2 (en) | 2002-02-19 | 2002-02-19 | Fuse concept and method of operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1636250A true CN1636250A (zh) | 2005-07-06 |
| CN100505106C CN100505106C (zh) | 2009-06-24 |
Family
ID=27733094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB038042266A Expired - Fee Related CN100505106C (zh) | 2002-02-19 | 2003-02-18 | 非易失性冗余地址存储器 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6801471B2 (zh) |
| EP (1) | EP1476880B1 (zh) |
| JP (1) | JP2005518628A (zh) |
| KR (1) | KR100613535B1 (zh) |
| CN (1) | CN100505106C (zh) |
| DE (1) | DE60300777T2 (zh) |
| TW (1) | TWI277098B (zh) |
| WO (1) | WO2003071554A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101510445B (zh) * | 2009-03-19 | 2012-11-21 | 无锡中星微电子有限公司 | 存储器坏块表的保存方法以及装置 |
| CN110895645A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 目标修正码确定方法、装置、电子设备及存储介质 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7036068B2 (en) * | 2001-07-25 | 2006-04-25 | Hewlett-Packard Development Company, L.P. | Error correction coding and decoding in a solid-state storage device |
| US6981196B2 (en) * | 2001-07-25 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Data storage method for use in a magnetoresistive solid-state storage device |
| US20030023922A1 (en) * | 2001-07-25 | 2003-01-30 | Davis James A. | Fault tolerant magnetoresistive solid-state storage device |
| US6973604B2 (en) * | 2002-03-08 | 2005-12-06 | Hewlett-Packard Development Company, L.P. | Allocation of sparing resources in a magnetoresistive solid-state storage device |
| US20030172339A1 (en) * | 2002-03-08 | 2003-09-11 | Davis James Andrew | Method for error correction decoding in a magnetoresistive solid-state storage device |
| JP2004023062A (ja) * | 2002-06-20 | 2004-01-22 | Nec Electronics Corp | 半導体装置とその製造方法 |
| US7062695B2 (en) * | 2003-05-23 | 2006-06-13 | Lsi Logic Corporation | Memory implementation for handling integrated circuit fabrication faults |
| US7068533B2 (en) * | 2004-09-30 | 2006-06-27 | Infineon Technologies Ag | Resistive memory cell configuration and method for sensing resistance values |
| US20060245230A1 (en) * | 2005-04-29 | 2006-11-02 | Ambroggi Luca D | Memory module and method for operating a memory module |
| US7761773B2 (en) * | 2005-06-30 | 2010-07-20 | Sigmatel, Inc. | Semiconductor device including a unique identifier and error correction code |
| US7777261B2 (en) * | 2005-09-20 | 2010-08-17 | Grandis Inc. | Magnetic device having stabilized free ferromagnetic layer |
| US7973349B2 (en) | 2005-09-20 | 2011-07-05 | Grandis Inc. | Magnetic device having multilayered free ferromagnetic layer |
| US7859034B2 (en) * | 2005-09-20 | 2010-12-28 | Grandis Inc. | Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer |
| US7362644B2 (en) * | 2005-12-20 | 2008-04-22 | Magic Technologies, Inc. | Configurable MRAM and method of configuration |
| KR100819005B1 (ko) | 2007-02-16 | 2008-04-03 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 |
| KR100909902B1 (ko) * | 2007-04-27 | 2009-07-30 | 삼성전자주식회사 | 플래쉬 메모리 장치 및 플래쉬 메모리 시스템 |
| US7957179B2 (en) * | 2007-06-27 | 2011-06-07 | Grandis Inc. | Magnetic shielding in magnetic multilayer structures |
| US7760538B1 (en) * | 2008-03-04 | 2010-07-20 | Xilinx, Inc. | Non-volatile SRAM cell |
| US7894248B2 (en) | 2008-09-12 | 2011-02-22 | Grandis Inc. | Programmable and redundant circuitry based on magnetic tunnel junction (MTJ) |
| JP5595514B2 (ja) * | 2009-11-20 | 2014-09-24 | ラムバス・インコーポレーテッド | Ｄｒａｍエラー訂正用のビット交換技術 |
| US8547736B2 (en) * | 2010-08-03 | 2013-10-01 | Qualcomm Incorporated | Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction |
| US8848422B2 (en) | 2011-04-25 | 2014-09-30 | Panasonic Corporation | Variable resistance nonvolatile memory device and driving method thereof |
| US8638596B2 (en) * | 2011-07-25 | 2014-01-28 | Qualcomm Incorporated | Non-volatile memory saving cell information in a non-volatile memory array |
| KR20130021760A (ko) | 2011-08-23 | 2013-03-06 | 삼성전자주식회사 | 자기터널접합 브레이크 다운을 이용한 안티퓨즈 회로, 및 이를 포함하는 반도체 장치 |
| KR101938210B1 (ko) | 2012-04-18 | 2019-01-15 | 삼성전자주식회사 | 낸드 플래시 메모리, 가변 저항 메모리 및 컨트롤러를 포함하는 메모리 시스템의 동작 방법 |
| US9734921B2 (en) | 2012-11-06 | 2017-08-15 | Rambus Inc. | Memory repair using external tags |
| KR20160062809A (ko) * | 2014-11-25 | 2016-06-03 | 삼성전자주식회사 | 재쓰기를 이용하여 로우 비트 에러 레이트를 개선하는 메모리 시스템 및 그에 따른 재쓰기 방법 |
| US10395748B2 (en) | 2016-06-15 | 2019-08-27 | Micron Technology, Inc. | Shared error detection and correction memory |
| DE102016112765B4 (de) | 2016-07-12 | 2024-04-25 | Infineon Technologies Ag | Magnetspeicherbauelement und Verfahren zum Betreiben desselben |
| KR102587648B1 (ko) * | 2018-07-23 | 2023-10-11 | 삼성전자주식회사 | 적층형 메모리 장치, 이를 포함하는 메모리 시스템 및 적층형 메모리 장치의 테스트 방법 |
| EP3964940A4 (en) * | 2020-04-01 | 2022-08-17 | Changxin Memory Technologies, Inc. | READ/WRITE METHOD AND STORAGE DEVICE |
| CN113495675B (zh) | 2020-04-01 | 2023-08-11 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
| CN113495674B (zh) | 2020-04-01 | 2023-10-10 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
| EP3985494B1 (en) | 2020-04-01 | 2024-01-17 | Changxin Memory Technologies, Inc. | Read-write method and memory device |
| EP3964941B1 (en) | 2020-04-01 | 2024-02-28 | Changxin Memory Technologies, Inc. | Read-write method and memory device |
| CN113495671B (zh) | 2020-04-01 | 2023-10-17 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
| CN113495672B (zh) | 2020-04-01 | 2023-08-11 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
| CN113495677B (zh) * | 2020-04-01 | 2023-10-10 | 长鑫存储技术有限公司 | 读写方法及存储器装置 |
| EP3936996A4 (en) | 2020-04-01 | 2022-07-06 | Changxin Memory Technologies, Inc. | READ-WRITE METHOD AND STORAGE DEVICE |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2629697B2 (ja) * | 1987-03-27 | 1997-07-09 | 日本電気株式会社 | 半導体記憶装置 |
| US5179536A (en) * | 1989-01-31 | 1993-01-12 | Fujitsu Limited | Semiconductor memory device having means for replacing defective memory cells |
| JP2730375B2 (ja) * | 1992-01-31 | 1998-03-25 | 日本電気株式会社 | 半導体メモリ |
| KR950000275B1 (ko) * | 1992-05-06 | 1995-01-12 | 삼성전자 주식회사 | 반도체 메모리 장치의 컬럼 리던던시 |
| DE69326154T2 (de) * | 1993-11-30 | 2000-02-24 | Stmicroelectronics S.R.L., Agrate Brianza | Integrierte Schaltung für die Programmierung einer Speicherzelle eines nicht flüchtigen Speicherregisters |
| JP2914171B2 (ja) * | 1994-04-25 | 1999-06-28 | 松下電器産業株式会社 | 半導体メモリ装置およびその駆動方法 |
| US5771195A (en) * | 1995-12-29 | 1998-06-23 | Sgs-Thomson Microelectronics, Inc. | Circuit and method for replacing a defective memory cell with a redundant memory cell |
| US5758056A (en) * | 1996-02-08 | 1998-05-26 | Barr; Robert C. | Memory system having defective address identification and replacement |
| KR100220556B1 (ko) * | 1996-10-30 | 1999-09-15 | 윤종용 | 단 펄스 형태의 리던던시 신호를 사용하는 디코더회로 |
| JP2956634B2 (ja) * | 1997-01-27 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置の冗長アドレス選択方式および半導体記憶装置 |
| JP3749789B2 (ja) * | 1998-06-08 | 2006-03-01 | 株式会社東芝 | 半導体記憶装置 |
| JP3522116B2 (ja) * | 1998-08-04 | 2004-04-26 | 富士通株式会社 | 複数ビットのデータプリフェッチ機能をもつメモリデバイス |
| US6084807A (en) * | 1999-11-08 | 2000-07-04 | Choi; Jin H. | Memory device with global redundancy |
| JP2001210091A (ja) * | 1999-11-18 | 2001-08-03 | Toshiba Microelectronics Corp | 半導体記憶装置 |
| US6584589B1 (en) * | 2000-02-04 | 2003-06-24 | Hewlett-Packard Development Company, L.P. | Self-testing of magneto-resistive memory arrays |
| US6634003B1 (en) * | 2000-02-10 | 2003-10-14 | Lsi Logic Corporation | Decoding circuit for memories with redundancy |
| DE60020210D1 (de) * | 2000-02-14 | 2005-06-23 | St Microelectronics Srl | Nichtflüchtige Speicheranordnung mit konfigurierbarer Zeilenredundanz |
| JP4345204B2 (ja) * | 2000-07-04 | 2009-10-14 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| KR100413762B1 (ko) * | 2001-07-02 | 2003-12-31 | 삼성전자주식회사 | 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법 |
| US7219271B2 (en) * | 2001-12-14 | 2007-05-15 | Sandisk 3D Llc | Memory device and method for redundancy/self-repair |
| US6567300B1 (en) * | 2002-02-22 | 2003-05-20 | Infineon Technologies, Ag | Narrow contact design for magnetic random access memory (MRAM) arrays |
| JP3866588B2 (ja) * | 2002-03-01 | 2007-01-10 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
-
2002
- 2002-02-19 US US10/079,774 patent/US6801471B2/en not_active Expired - Lifetime
-
2003
- 2003-02-13 TW TW092103023A patent/TWI277098B/zh not_active IP Right Cessation
- 2003-02-18 JP JP2003570364A patent/JP2005518628A/ja active Pending
- 2003-02-18 CN CNB038042266A patent/CN100505106C/zh not_active Expired - Fee Related
- 2003-02-18 DE DE60300777T patent/DE60300777T2/de not_active Expired - Lifetime
- 2003-02-18 EP EP03742532A patent/EP1476880B1/en not_active Expired - Lifetime
- 2003-02-18 KR KR1020047012777A patent/KR100613535B1/ko active IP Right Grant
- 2003-02-18 WO PCT/EP2003/001630 patent/WO2003071554A2/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101510445B (zh) * | 2009-03-19 | 2012-11-21 | 无锡中星微电子有限公司 | 存储器坏块表的保存方法以及装置 |
| CN110895645A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 目标修正码确定方法、装置、电子设备及存储介质 |
| CN110895645B (zh) * | 2018-09-12 | 2022-04-19 | 长鑫存储技术有限公司 | 目标修正码确定方法、装置、电子设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI277098B (en) | 2007-03-21 |
| CN100505106C (zh) | 2009-06-24 |
| JP2005518628A (ja) | 2005-06-23 |
| KR100613535B1 (ko) | 2006-08-16 |
| EP1476880A2 (en) | 2004-11-17 |
| TW200303553A (en) | 2003-09-01 |
| EP1476880B1 (en) | 2005-06-01 |
| WO2003071554A3 (en) | 2003-12-24 |
| WO2003071554A2 (en) | 2003-08-28 |
| DE60300777T2 (de) | 2006-05-11 |
| DE60300777D1 (de) | 2005-07-07 |
| US6801471B2 (en) | 2004-10-05 |
| KR20040083525A (ko) | 2004-10-02 |
| US20030156469A1 (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1636250A (zh) | 熔丝技术及操作方法 | |
| US7036068B2 (en) | Error correction coding and decoding in a solid-state storage device | |
| US20030023922A1 (en) | Fault tolerant magnetoresistive solid-state storage device | |
| US20050120265A1 (en) | Data storage system with error correction code and replaceable defective memory | |
| US7107507B2 (en) | Magnetoresistive solid-state storage device and data storage methods for use therewith | |
| US10108509B2 (en) | Dynamic enabling of redundant memory cells during operating life | |
| US6219286B1 (en) | Semiconductor memory having reduced time for writing defective information | |
| KR101535460B1 (ko) | 배드 블록 리맵핑 기능을 갖는 불휘발성 메모리 장치 및 그배드 블록 리맵핑 방법 | |
| US7627792B2 (en) | Memory built-in self repair (MBISR) circuits/devices and method for repairing a memory comprising a memory built-in self repair (MBISR) structure | |
| US20050289442A1 (en) | Error correction in ROM embedded DRAM | |
| US6973604B2 (en) | Allocation of sparing resources in a magnetoresistive solid-state storage device | |
| JP4023811B2 (ja) | メモリシステム | |
| US7325157B2 (en) | Magnetic memory devices having selective error encoding capability based on fault probabilities | |
| US6643195B2 (en) | Self-healing MRAM | |
| WO2006059797A1 (en) | Semiconductor memory device with redundancy function | |
| US20040153903A1 (en) | Method and circuit arrangement for memory error processing | |
| US11327860B2 (en) | Memory device and methods for programming and reading memory device | |
| US7472330B2 (en) | Magnetic memory which compares compressed fault maps | |
| US20040141389A1 (en) | Solid state storage device and data storage method | |
| US7079430B2 (en) | Memory device with built-in error-correction capabilities | |
| CN1520597A (zh) | 非易失性存储器和通过附加修改的空存储单元加速测试地址解码器的方法 | |
| CN117636990A (zh) | 具有用于基于页面的修复的冗余的存储器装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120917 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151223 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090624 Termination date: 20200218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |