CN1633714A - 2f2存储器件的系统和方法 - Google Patents
2f2存储器件的系统和方法 Download PDFInfo
- Publication number
- CN1633714A CN1633714A CN02808776.3A CN02808776A CN1633714A CN 1633714 A CN1633714 A CN 1633714A CN 02808776 A CN02808776 A CN 02808776A CN 1633714 A CN1633714 A CN 1633714A
- Authority
- CN
- China
- Prior art keywords
- forms
- layer
- memory device
- type layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000000758 substrate Substances 0.000 claims description 90
- 238000007667 floating Methods 0.000 claims description 62
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 229910052721 tungsten Inorganic materials 0.000 claims description 17
- 239000010937 tungsten Substances 0.000 claims description 17
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- 239000002019 doping agent Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 229910008484 TiSi Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 11
- 239000000463 material Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 150000003657 tungsten Chemical class 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000001393 microlithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Static Random-Access Memory (AREA)
Abstract
公开了一种用于存储器件的方法和器件，所述存储器件具有减小了的存储单元的外形尺寸平方。这种外形尺寸平方可以允许将类似于吉字节或更大容量的存储器件制造在一个芯片或管芯上。所公开的方法和器件连同它们的变化，相对于其它仅在两维中制造的存储器件来说，利用了三维的方法。由此，所公开的方法和器件连同其变化包括水平和垂直组件。
Description
本发明涉及半导体制造领域，更具体地说，涉及2F2闪存。
由于计算机变得日益复杂，改进存储器存储量的需求也增加了。与此同时，人们也一直致力于减小计算机和存储器件的尺寸。因此，存储器件制造的目标就是增加每单位面积上存储单元的数量。
存储器件包括存储单元块或者存储单元阵列。存储单元存储一比特信息。比特通常由二进制数字0和1来表示。闪存器件是非易失性半导体存储器件，其中在存储单元的一个单一单元或者一个块中的内容是电可编程的，并且可以在单一操作中进行读或写。闪存器件具有功率低且操作快的特性，这使得它们对于便携设备是理想的。闪存通常用于以下便携设备中，诸如膝上型或笔记本计算机、数字音频播放器以及个人数字助理(PDA)设备。
在闪存中，带电的浮动栅是一种逻辑状态，通常由二进制数字1来表示，而不带电的浮动栅是相反的逻辑状态，通常由二进制数字0来表示。电荷可以通过任意的方法注入或者写入浮动栅，这些方法例如包括雪崩注入、沟道注入、Fowler-Nordheim隧道以及沟道热电子注入(channel hot electron injection)。
存储单元和闪存单元可以根据其最小外形尺寸(F)和单元面积(F2)来描述其特性。例如，标准的NOR闪存单元通常以10平方的特征单元(feature cell)来举例，而标准的NAND闪存单元是以接近4.5平方的特征单元来举例。通常，DRAM(动态随机存取存储器)单元在8F2和6F2之间。单元面积(F2)根据众所周知的方法来确定，并且沿存储单元的x和y维表示多种的外形数量。在No.6,043,562号U.S.专利中公开了一种适宜的外形尺寸的举例说明。
存储器件可以使用2维结构或者3维结构来创建。2维结构还可以称为平面结构。通常，3维结构产生的单元尺寸要小于平面结构产生的单元尺寸。SRAMs和DRAMs已经使用3维结构设计而成，然而只有几乎没有闪存单元使用3维结构进行制造。大多数的闪存单元还是使用平面结构进行制造。虽然某些闪存单元已经使用3维结构来制造，但是尺寸范围通常在4.5F2到8F2，这样的尺寸范围并不比使用平面结构制造的闪存单元的尺寸显著更小。
由此，需要一种三维的闪存器件，所述闪存器件具有减小的外形尺寸平方的单元面积。
依照本发明的一个实施例，公开了一种存储单元。该存储单元包括源极、垂直沟道、漏极和水平浮动栅。垂直沟道形成在源极的上方。漏极形成在垂直沟道的上方。水平浮动栅形成在至少一部分漏极的上方。
依照本发明的又一个实施例，公开一种存储单元。所述存储单元包括源极、垂直沟道、漏极、水平浮动栅以及垂直选择栅。所述垂直沟道形成在源极的上方。所述漏极形成在垂直沟道的上方。所述水平浮动栅形成在至少一部分漏极的上方。所述垂直选择栅与水平浮动栅正交地形成。
依照本发明的又一个实施例，公开了一种存储单元。所述存储单元包括第一晶体管和选择晶体管。所述第一晶体管包括源极、漏极和栅电路。所述选择晶体管与第一晶体管耦合并包括源极、漏极和栅电路。所述选择晶体管的栅电路与第一晶体管的栅电路正交地形成。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括第一n型层、p型层以及第二n型层。所述p型层在第一n型层的上方形成。所述第二n型层在所述p型层的上方形成，形成垂直沟道。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括水平的第一n型层、p型层、水平第二n型层、水平浮动栅以及垂直选择栅。水平第一n型层形成在基底的上方。p型层形成在第一n型成的上方。所述水平第二n型层形成在p型层的上方。水平浮动栅形成在基底上方。垂直选择栅形成在基底上方。p型层形成垂直沟道。第一n型层形成埋入式源极，而第二n型层形成漏极。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括埋入式源极、垂直沟道、漏极、浮动栅以及选择栅。埋入式源极形成在基底上方。垂直沟道形成在该埋入式源极的上方。漏极形成在该垂直沟道的上方。浮动栅形成在基底上方。在基底中形成的沟槽里，选择栅与浮动栅正交地形成。所述存储器件具有2F2的外形尺寸平方。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括基底、第一n型层、p型层、第二n型层、浮动栅、沟槽以及选择栅。所述基底具有至少一个半导体层。在该基底的上方形成所述第一n型层。在该第一n型层的上方形成所述p型层。在该p型层的上方形成所述第二n型层。在该基底的上方形成所述浮动栅。在该基底中形成所述沟槽。在该沟的侧壁上形成所述选择栅。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括第一n型层、p型层、第二n型层、选择沟、垂直选择栅、位线、自对准浮动栅以及字线。所述p型层形成在n型层的上方。所述第二n型层形成在该p型层中。所述选择沟形成在该基底的上方。所述垂直选择栅在该选择沟中形成。位线形成在该第二n型层的上方。所述自对准浮动栅在该n型层上方形成。所述字线在基底和位线的上方形成。
依照本发明的又一个实施例，公开了一种存储器件。所述存储器件包括第一n型层、p型层、第二n型层、选择沟、钨层、隔离区、隧道氧化物层、多晶硅层以及氧化物层。所述第一n型层在基底上方形成。所述p型层在该n型层的上方形成。所述第二n型层在p型层的上方形成。所述选择沟在该基底中形成。所述垂直选择栅在该选择沟中形成。所述钨层在至少一部分第二n型层的上方形成。所述隔离区在该钨层的上方形成。所述隧道氧化物层在至少一部分基底的上方形成。所述多晶硅层在该隧道氧化物层上形成。所述氧化物层在该多晶硅层上形成。
依照本发明的又一个实施例，公开了一种制造存储器件的方法，其中所述存储器件具有2F2的外形尺寸平方。所述方法包括：提供一基底。在该基底上方形成第一n型层。在该第一n型层上方形成p型层。在该p型层上方形成第二n型层。在该基底的上方形成浮动栅。在所述存储器件中形成沟槽。在该沟槽中形成选择栅。
依照本发明的又一个实施例，公开了一种制造埋入式源极的方法。所述方法包括：提供具有基底的晶片。所述晶片的外围使用阵列掩模(array mask)来覆盖。源极区域上涂有掺杂剂。执行外延淀积以形成p型沟道。
依照本发明的又一个实施例，公开了一种制造存储器件的方法。所述方法包括：提供具有基底的晶片。在该基底上方形成埋入式源极。在该埋入式源极的上方形成垂直沟道。执行单元注入。在该基底上方形成隧道氧化物层。在该隧道氧化物层的上方形成第一聚层。在该第一聚层的上方形成氮化物层。将字线形成图案到所述存储器件上。在该存储器件中形成STI区域。消除所述氮氧化物层。在所述存储器件的表面形成氧化物-氮化物-氧化物层。
依照本发明的又一个实施例，仍公开了一种制造存储器件的方法。所述方法包括：提供具有基底的晶片。在该基底上方形成埋入式源极。在该埋入式源极的上方形成垂直沟道。形成STI区域以及自对准浮动栅。在该基底的上方淀积BPSG层。在该BPSG层的上方淀积硬掩模层。形成图案有源区以形成源沟槽。第一隔离区沿该有源沟槽的侧壁形成。在该有源沟槽中形成漏极。在该漏极的上方形成字线。
依照本发明的又一个实施例，公开了一种制造存储器件的方法。在基底中形成埋入式源极。在该埋入式源极的上方形成垂直沟道。在该存储器件中形成STI区域。在该基底上方形成自对准浮动栅。在该基底上方形成字线。在该字线上方形成隔离区。在该基底上方形成行线。在该基底的选择沟槽中形成选择栅。
所公开的方法和器件、连同它们的变化，用于具有2F2大小的外形尺寸平方的存储器件。这样的外形尺寸平方能够允许大容量的存储器件，类似于吉字节或更大的容量的存储器件被制造在一个芯片或管芯上。所公开的方法和器件、连同它们的变化提供了三维制造方案。
当结合附图来阅读时，能够更加理解本发明随后的详细描述，在此，相同的结构用相同的参考标记来表示。
图1举例说明了依照本发明一个实施例的存储器件的线路俯视图；
图2A举例说明依照本发明一个实施例的存储器件、根据图1的线2A-2A的横截面；
图2B举例说明依照本发明一个实施例的存储器件、根据图1的线2B-2B的横截面；
图2C举例说明依照本发明一个实施例的存储器件、根据图1的线2C-2C的横截面；
图2D举例说明依照本发明一个实施例的存储器件、根据图1的线2D-2D的横截面；
图3A-3D举例说明依照本发明又一个实施例的存储器件的制造方法；
图4举例说明依照图3的方法制造的存储器件的俯视图；
图5举例说明依照图3的方法所选择的一处理阶段时，存储器件的一部分；
图6A举例说明依照图3的方法所选择的一处理阶段时，根据图4中线A-A的存储器件的横截面；
图6B举例说明依照图3的方法所选择的一处理阶段时，根据图4中线B-B的存储器件的横截面；
图6C举例说明依照图3的方法所选择的一处理阶段时，根据图4中线D-D的存储器件的横截面；
图7A举例说明依照图3的方法所选择的一处理阶段时，根据图4中线A-A的存储器件的横截面；
图7B举例说明依照图3的方法所选择的一处理阶段时，根据图4中线B-B的存储器件的横截面；
图7C举例说明依照图3的方法所选择的一处理阶段时，根据图4中线C-C的存储器件的横截面；
图7D举例说明依照图3的方法所选择的一处理阶段时，根据图4中线D-D的存储器件的横截面；
图8A举例说明依照图3的方法所选择的一处理阶段时，根据图4中线A-A的存储器件的横截面；
图8B举例说明依照图3的方法所选择的一处理阶段时，根据图4中线B-B的存储器件的横截面；
图8C举例说明依照图3的方法所选择的一处理阶段时，根据图4中线C-C的存储器件的横截面；
图8D举例说明依照图3的方法所选择的一处理阶段时，根据图4中线D-D的存储器件的横截面；
图9举例说明了可以使用本发明的实施例的计算机系统。
图1举例说明了依照本发明一个实施例的存储器件100的线路俯视图。该存储器件100通常用于闪存，但是也可以用于其它类型的存储器。该图示出了字线104、位线102以及单位单元(unit cell)或存储单元101。单位单元或存储单元101是存储器件100的多个单元中的一个。，该存储单元具有第一维上的1F或F 105的最小外形尺寸，该最小外形尺寸是位线间距的一半，并具有第二维上的外形尺寸2F 106，其是字线的间距。因而该单元的外形尺寸乘积或者外形面积等于2F2。该存储器件100的存储单元使用常规的硅处理工艺形成。在此，正如参考图2A、2B、2C和2D进一步详细描述的那样，具有选择栅205、源极201以及漏极203的选择晶体管作为存储单元101的一部分形成。选择栅205以及浮动栅206彼此充分正交地形成。所述选择晶体管的选择栅205以及浮动栅206构成了存储单元101的最小外形尺寸。
图2A举例说明了存储器件100的沿图1中2A-2A线的横截面。在基底的上方形成n型层201。该n型层201作为源极进行操作。在n型层201的上方形成p型层202。p型层202可以使用外延淀积或者所有其它适用的制造方案来形成。在p型层202中形成一个或多个漏极203。由此创建了垂直沟道212。为存储器件100的每对存储单元形成选择栅205。该选择栅205是垂直地形成的。
在漏极203的至少一部分的上方形成位线102。所述位线102包括钨层210以及在该钨层210上方形成的隔离区213。此外，所述位线102还可以包括诸如在图8A中描述的附加层。一个或多个自对准浮动栅206如图2A所示那样水平地形成，并且与选择栅205正交。自对准浮动栅206可以通过任何方式，诸如通过在基底上方形成第一氧化物层、在该第一氧化物层上方形成聚层并在该聚层上方形成第二氧化物层的方式来制造。自对准浮动栅206是亚光刻特征(sublithographic features)以及亚光刻浮动栅。亚光刻特征通常使用可消除的隔离区来创建。图8A、8B、8C和8D举例说明了制造自对准浮动栅206的另一个例子。
图2B举例说明了沿图1中的线2B-2B的存储器件100的横截面。在隔离区213的上方形成一条或多条字线104，每条字线都包括第二聚层209以及WSix层208。隔离区213由这样一种材料构成，即这种材料是为了使字线104与位线102绝缘而选用的。浅沟槽隔离(shallow trench isolation，STI)区域211通过蚀刻沟槽、淀积沟槽氧化物层并利用氧化物来填充该沟槽来形成。在STI区域211上形成有TiSi层221，并且在TiSi层221上且在钨层210下方形成有TiN层220。
图2C举例说明了沿图1中2C-2C线的存储器件100的横截面。在该图中示出了垂直选择栅205。图2D举例说明了沿图1中2D-2D线的存储器件100的横截面。在STI区域211上方形成有硼漆磷硅酸盐玻璃(BPSG)层214。在该BPSG 214上方形成硬掩模215。
图1、2A、2B、2C和2D中示出的存储器件100构成2F2存储单元。应该注意，参见图2A，在制造存储器件100时，可以在自对准浮动栅206的上方提供可消除隔离区216，以便允许可以实现亚光刻。可消除隔离区216仅仅以虚线示出是因为它们已经被消除了。为了保持清楚，仅示出了一个可消除隔离区216。选择栅的设置减少了过度擦除(over-erasure)。过擦除是在闪存存储单元中普遍出现的一种情况，其中Vt降至低于0，这引起一次转换，并使一列存储单元与地导通或者短路。此外，由于自对准浮动栅206直接位于垂直沟道212之上，因而提高了设计效率。
图3A、3B、3C和3D举例说明了依照本发明另一个实施例的存储器件的制造方法。在框301处，使用阵列掩模来覆盖晶片的外围。在框302处，参见图5，埋入式源极502被注入掺杂剂。所使用的掺杂剂可以是As或Sb。在框303执行退火。在框304清洗该晶片。所述晶片可以使用任意方法来清洗，诸如使用氢氟酸(HF)。在框305执行外延淀积(EPI)，以便形成期望厚度的p型沟道503，参见图5。期望厚度规定了沟道长度。使用诸如硼的掺杂剂来执行EPI。
图5举例说明在该处理阶段的存储器件的横截面。图5示出了p型基底501、埋入式源极502以及p型沟道503。
图4是通过图3A、3B、3C和3D中的方法制造的存储器件的水平俯视图。该图示出了存储单元405、字线404以及位线402。该图还示出了横截线A-A、B-B、C-C以及D-D，这部分内容将在下面进一步详细描述。图6A-8D举例说明了在本发明制造方案中，本发明的存储器件在连续点处的横截面。
参考图6A、6B、6C以及3B，在框306执行单元注入。在框307处，在基底608的上方形成隧道氧化物层604。在框308处，在隧道氧化物层604的上方形成第一聚层605。在框309处，在第一聚层605的上方形成或设置氮化物层(未示出)。在框310处，将用于字线404的区域形成图案到存储器件中。在框311处，蚀刻氮化物层、第一聚层605以及沟槽，以形成STI沟槽或区域607。在框312处，淀积浅沟槽隔离(STI)氧化物层(未示出)。该STI氧化物层完成了沟槽607的角。在框313处，使用氧化物来填充STI沟槽607。在框314处，使用机械平面化方法来抛光或平面化所述存储器件的表面。能够使用的机械平面化的示例性类型是化学机械平面化(CMP)。抛光使得存储器件的表面成为一平面。
在框315处，消除氮化物层。在框316处，在存储器件表面的上方形成氧化物-氮化物-氧化物(ONO)层606。图6A、6B以及6C示出了在所述方法的该阶段时的存储器件，更具体地说，示出了浮动栅610和其对STI区域607的调整。该调整使得浮动栅610成为自对准浮动栅。
图6A举例说明了在制造过程中，根据图4中A-A线的存储器件的横截面。在该图中示出了隧道氧化物层604，所述隧道氧化物层604形成于硅基底608的上方。在隧道氧化物层604的上方形成有第一聚层605。在第一聚层605的上方形成有ONO层606。图6B举例说明了在制造过程中，根据图4中B-B以及C-C线的存储器件的横截面。该图示出了ONO层606是如何形成水平以及垂直部分的。图6C举例说明了在制造过程中，根据图4中D-D线的存储器件的横截面，并示出了基底608上方的STI区域607。
参考图3C、7A、7B、7C和7D，在框318处，在ONO层606的上方淀积硼漆磷硅酸盐玻璃(BPSG)层717。在框319处，在该存储器件上执行快速热处理(RTP)。RTP使得存储器件经受短的、受控的热循环。在框320处，所述存储器件的表面可选择地通过再次使用机械平面化的方法来抛光，并且淀积硬掩模层710。
在框321，形成图案存储器件的位线或者有源区域402。在框322，蚀刻位线或者有源区域402，直到下降到隧道氧化物层604，以形成沟槽或有源沟槽718。将沟槽718的硬掩模层710、BPSG层717、ONO层606以及第一聚层605都蚀刻掉，但是不对隧道氧化物层604进行蚀刻。在框323处，淀积并蚀刻第一隔离区层，以垂直地形成第一隔离区711。在框324处，通过注入掺杂剂在有源区域或列中形成漏极714。在框325执行又一次的RTP。在框326处，在漏极714的上方形成TiSi 713和TiN 712层。TiN 712和TiSi 713层在有源沟槽718中水平且垂直地形成。在框327中执行又一次的RTP。在框328处，在有源沟槽718中并于有源区域或列的上方淀积钨层716。在框329处，在存储器件上执行机械平面化，以使钨层716与硬掩模成为一个平面。在框330处，蚀刻钨层716，以致消除接近一半。在框331处，在钨层716的上方淀积第二隔离区715。第二隔离区715填充剩余的沟槽，从而使得有源区域或列的高度近似等于硬掩模710的高度。
位线402包括第二隔离区715和钨层716。位线402因第二隔离区715而被隔离。图7A、7B、7C和7D举例说明了位线402的形成。图7A示出了在制造过程中，根据图4中A-A线的存储器件的横截面。在ONO层606的上方形成有BPSG层717。在该BPSG层717的上方形成有硬掩模层710。在将沟槽718已经蚀刻掉之后，垂直地并临近BPSG层形成第一隔离区711。在Ti层、TiN 712和TiSi713的上方形成钨层716。在沟槽或有源区域718中，在钨层716的上方形成第二隔离区715。图7B示出了在制造过程中，根据图4中B-B线的存储器件的横截面。图7C示出了在制造过程中，根据图4中C-C线的存储器件的横截面。图7D示出了在制造过程中，根据图4中D-D线的存储器件的横截面。
参考图3D、8A、8B、8C和8D，在框332处，从字线404中消除或蚀刻硬掩模层710和BPSG层717。在框333处，淀积可消除隔离区825。为了保持清楚，在图中仅示出了一个可消除隔离区。在框334处，蚀刻可消除隔离区825。在框335处，通过蚀刻ONO层606、第一聚层605、隧道氧化物层604以及硅以达到所希望的深度来形成至少一个选择沟槽820。在框336处，消除可消除隔离区825的剩余部分。在选择沟槽820的表面上形成选择晶体管氧化物层822。在框338处，在该存储器件表面、包括选择沟槽820的上方形成第二聚层821，并且在第二聚层821的上方淀积的WSix层823。第二聚层821也称为字线聚。在框339处，形成图案第二聚层821以及WSix层823，并在框340处进行蚀刻。通过蚀刻并消除可消除隔离区825，第二聚层821和浮动栅605电容性地耦合。图8A、8B、8C和8D示出了字线404的形成。图8A是在制造过程中，根据图4中A-A线的存储器件的横截面。选择沟槽820具有一层选择栅氧化物822，并且由第二聚层821填充。可消除隔离区825已经被消除。在选择沟槽820以及其它区域中示出了第二聚层821。图8B是在制造过程中，根据图4中B-B线的存储器件的横截面。在该图中示出了字线404，并且所述字线404包括形成在第二聚层821上方的WSix层823，其中所述第二聚层821形成在第二隔离区715的上方。由此，字线404通过第二隔离区715而与钨层716绝缘。图8C举例说明了在制造过程中，根据图4中C-C线的存储器件的横截面。在该图中示出了选择沟槽820。图8D举例说明了在制造过程中，根据图4中D-D线的存储器件的横截面。
图9是计算机系统912的举例说明，该系统可以使用本发明的实施例来使用，以及依照本发明实施例来使用该计算机。所述计算机系统可以是台式机、网络服务器、便携计算机等等。正如本领域技术人员将能够理解的那样，计算机系统912将包括ROM 914、大容量存储器916、外围设备918以及I/O设备920，这些设备经由数据总线924或其它适用的数据通信路径与微处理器922进行通信。存储器件914和916可以依照本发明不同的实施例来制造，包括具有2F2的外形大小平方的存储器件。ROM 914可以包括EPROM或EEPROM或闪存。大容量存储器916可以包括DRAM、同步RAM或闪存。
本发明的发明人意识到：其它的3维存储单元在<111>平面或者在具有更高粘合剂浓度的其它平面的沟槽侧壁中设置浮动栅。但是该设置通常会造成劣质氧化物，引起存储单元的保存、循环以及陷阱方面的问题。本发明一般在<100>平面中设置浮动栅，由此避免上述结果。
为了描述和定义本发明的目的，在基底或层“上”的材料的构造指的是与所述隔离区或层的表面相接触的构造。在基底或层“上方”的构造，指的是在所述基底表面的上面或者与所述基底的表面相接触的构造。“闪存器件”包括多个存储单元。闪存器件的每个“存储单元”可以包括诸如栅电路、浮动栅、控制栅、字线、沟道区、源极、自对准源极以及漏极的组件。术语“形成图案”指的是一个或多个步骤，其引起层的所选部分的清除。所述形成图案过程也称为光学掩蔽、掩蔽、光刻法以及微光刻法。术语“自对准栅”指的是一种存储器件，其中在源极/漏极进行漫射之前形成栅电极。“退火”是一高温处理步骤，被设计用来使晶片的晶体结构中的应力最小化。“外延淀积”(EPI)包括在晶片表面上淀积一层高质量、单晶硅，以形成基底。术语“快速热处理(RTP)”指的是一种处理过程，该过程使晶片经受短的、然而受控的热循环，该过程在几秒钟内将晶片从室温加热到诸如1200℃的高温。
可以利用本发明的不同实施例来制造许多其它的电子器件。例如，能够将依照本发明实施例的存储器件用于诸如蜂窝电话、数字照相机、数字摄像机、数字音频播放器、有线电视的机顶盒、数字卫星接收器、个人数字助理等的电子设备中。此外，还可以制造大容量闪存芯片。例如，0.45μ2单元可以使用2F2存储单元在0.15μ技术中得以实现。
虽然已经详细地并参照本发明的优选实施例描述了本发明，但是显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，各种修改和变化是可能的。其它适合的材料可以代替那些在此具体列举的材料。例如，所述基底可以由诸如砷化镓或锗的半导体组成。此外，除了那些具体规定的掺杂剂之外，可以利用其它的掺杂剂。通常，可以在元素周期表的第III和V组中找到掺杂剂。
Claims (68)
1、一种具有小于4F2外形尺寸平方的存储单元，所述存储单元包括：
源极；
在所述源极上方形成的大体垂直的沟道；
在所述垂直沟道的上方形成的漏极；以及
在所述漏极的至少一部分的上方形成的大体水平的浮动栅，其中所述存储单元的外形尺寸不大于2F2。
2、如权利要求1所述的存储单元，其中：所述源极是埋入层。
3、如权利要求1所述的存储单元，其中：所述水平浮动栅是亚光刻浮动栅。
4、如权利要求1所述的存储单元，其中：所述水平浮动栅是由隔离区限定的亚光刻浮动栅。
5、如权利要求1所述的存储单元，其中：所述水平浮动栅是自动调整浮动栅。
6、一种具有小于4F2外形尺寸平方的存储单元，所述存储单元包括：
源极；
在所述源极上方形成的大体垂直的沟道；
在所述垂直沟道的上方形成的漏极；
在至少一部分漏极的上方形成的大体水平的浮动栅；以及
在沟槽中，与所述水平浮动栅正交地形成的大体垂直的选择栅，其中所述选择栅邻近所述垂直沟道。
7、如权利要求6所述的存储单元，其中：所述存储单元具有对应于所述水平浮动栅和垂直选择栅的最小外形尺寸。
8、如权利要求6所述的存储单元，进一步包括：与所述选择栅耦合的选择源极和选择漏极，其中所述选择源极、选择栅以及选择漏极形成选择晶体管。
9、如权利要求6所述的存储单元，其中：所述存储单元具有不大于2F2的外形尺寸。
10、一种具有小于4.5F2外形尺寸平方的存储单元，所述存储单元包括：
第一晶体管，所述第一晶体管包括源极、漏极和门电路；以及
选择晶体管，所述选择晶体管与第一晶体管耦合，并包括源极、漏极和门电路，其中所述选择晶体管的门电路与所述第一晶体管的门电路充分正交地形成。
11、如权利要求10所述的存储单元，其中：所述第一晶体管的漏极具有上表面和下表面，且所述第一晶体管的源极具有上表面和下表面，并且所述第一晶体管的源极和上表面位于第一晶体管漏极的下表面的下方。
12、如权利要求10所述的存储单元，其中：所述第一晶体管的源极和漏极作为所述选择晶体管的源极和漏极而被共用。
13、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
第一n型层；
在所述第一n型层的上方形成的p型层；以及
在所述p型层的上方形成的第二n型层，其中所述p型层形成大体垂直的沟道，其中所述存储器件具有小于4F2外形尺寸的存储单元。
14、如权利要求13所述的存储器件，其中：所述第一n型层形成埋入式源极，且第二n型层形成漏极。
15、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的水平第一n型层；
在所述第一n型层的上方形成的p型层；
在所述p型层的上方形成的水平第二n型层；
在基底上方形成的水平浮动栅；以及
在基底上方形成的垂直选择栅，其中所述p型层形成垂直沟道，所述第一n型层形成埋入式源极，而第二n型层形成漏极。
16、如权利要求15所述的存储器件，其中：所述垂直选择栅与所述水平浮动栅充分正交地形成。
17、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的埋入式源极；
在所述埋入式源极的上方形成的垂直沟道；以及
在所述垂直沟道的上方形成的漏极，其中使用外延淀积的方法来形成所述垂直沟道。
18、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的埋入式源极；
在所述埋入式源极的上方形成的垂直沟道；以及
在所述垂直沟道的上方形成的漏极，其中使用外延淀积的方法来形成所述垂直沟道。
19、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的埋入式源极；
在所述埋入式源极的上方形成的垂直沟道；
在所述垂直沟道的上方形成的漏极；
在所述基底上方形成的浮动栅；以及
在基底中形成的沟槽里、与浮动栅正交地形成的选择栅，其中所述存储器件具有小于4F2的外形尺寸平方。
20、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
具有至少一个半导体层的基底；
在所述基底的上方形成的第一n型层；
在所述第一n型层的上方形成的p型层；
在所述p型层的上方形成的第二n型层；
在所述基底的上方形成的浮动栅；
在所述基底中形成的沟槽；以及
在所述沟槽的侧壁上形成的选择栅。
21、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
具有至少一个半导体层的基底；
在所述基底的上方形成的第一n型层，用于形成源极；
在所述第一n型层的上方形成的p型层，用于形成垂直沟道；
在所述p型层的上方形成的第二n型层，用于形成漏极；
在所述n型层的上方形成的隧道氧化物层；
在至少一部分所述隧道氧化物层上方形成的第一聚层；
在所述基底中形成的沟槽；以及
在所述沟槽的侧壁上形成的选择栅。
22、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
具有至少一个半导体层的基底；
在所述基底的上方形成的埋入式源极；
在所述埋入式源极上方形成的垂直沟道；
在所述垂直沟道的上方形成的漏极；
在所述漏极的上方形成的隧道氧化物层；
在隧道氧化物层上方形成的自动调整浮动栅；
在所述基底中形成的沟槽；
在所述基底中形成的有源沟槽；以及
沿所述有源沟槽的侧壁形成的选择栅。
23、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的第一n型层；
在所述n型层的上方形成的p型层；
在所述p型层中形成的第二n型层；
在所述基底中形成的选择沟槽；
在所述选择沟槽中形成的垂直选择栅；
在所述第二n型层上方形成的位线；
在所述n型层上方形成的自动调整浮动栅；
在所述基底和所述位线上方形成的字线。
24、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的第一n型层；
在所述n型层的上方形成的p型层；
在所述p型层中形成的第二n型层；
在所述基底中形成的选择沟槽；
在所述选择沟槽中形成的垂直选择栅；
在至少一部分所述第二n型层的上方形成导电层；
在钨层上形成的第一隔离区；
在至少一部分基底的上方形成的隧道氧化物层；
在所述隧道氧化物层上形成的多晶硅层；以及
在所述多晶硅层上形成的氧化物层。
25、如权利要求24所述的存储器件，其中：所述导电层是钨层。
26、一种具有小于4F2外形尺寸平方的存储器件，所述存储器件包括：
在基底上方形成的第一n型层，用于形成源极；
在所述n型层的上方形成的p型层；
在所述p型层中形成的第二n型层，用于形成漏极；
在所述基底中形成的选择沟槽；
在所述选择沟槽中大体垂直地形成的选择栅，其中所述存储器件具有小于4.5F2且不大于2F2的外形尺寸平方。
27、如权利要求26所述的存储器件，进一步包括：在所述基底上方形成的隧道氧化物层。
28、如权利要求27所述的存储器件，进一步包括：在所述基底上方形成的位线和字线。
29、如权利要求28所述的存储器件，其中：所述字线位于位线的上面。
30、如权利要求29所述的存储器件，其中，所述字线包括聚-WSi层。
31、如权利要求30所述的存储器件，其中：所述位线包括至少一个钨层。
32、如权利要求31所述的存储器件，其中：所述位线在至少一部分漏极之上。
33、如权利要求32所述的存储器件，进一步包括：在所述位线和字线之间形成的隔离区。
34、如权利要求26所述的存储器件，其中：所述漏极使用硼来掺杂。
35、如权利要求26所述的存储器件，其中：所述浮动栅包括隧道氧化物、多晶硅以及氧化物层。
36、如权利要求26所述的存储器件，其中：所述浮动栅是自动调整的。
37、一种制造具有2F2外形尺寸平方的存储器件的方法，所述方法包括步骤：
提供基底；
在所述基底上方形成第一n型层；
在所述第一n型层的上方形成p型层；
在所述p型层的上方形成第二n型层；
在所述基底的上方形成浮动栅；
在所述存储器件中蚀刻沟槽；以及
在所述沟槽中形成选择栅。
38、如权利要求37所述的方法，其中：在所述基底的上方形成第一n型层的步骤包括在所述基底的上方形成埋入式源极。
39、如权利要求37所述的方法，其中：在所述第一n型层的上方形成第一p型层的步骤包括：使用外延淀积的方法在所述第一n型层的上方形成第一p型层。
40、如权利要求37所述的方法，其中：在所述第一n型层的上方形成p型层的步骤包括：在所述第一n型层的上方形成垂直沟道。
41、一种制造埋入式源极的方法，所述方法包括步骤：
提供具有基底的晶片；
使用阵列掩模覆盖所述晶片的外围；
利用掺杂剂上涂源极区域；以及
执行外延淀积以形成p型沟道，其中执行外延淀积以形成p型沟道的步骤包括执行外延淀积以形成预定厚度的p型沟道，其中所述厚度确定沟道长度。
42、如权利要求41所述的方法，其中：利用掺杂剂上涂源极区域的步骤包括利用As来上涂源极区域。
43、如权利要求41所述的方法，其中：利用掺杂剂上涂源极区域的步骤包括利用Sb来上涂源极区域。
44、一种制造具有小于4F2外形尺寸平方的存储器件的方法，所述方法包括步骤：
提供具有基底的晶片；
在所述基底上方形成埋入式源极；
在所述埋入式源极上方形成垂直沟道；
执行单元注入；
在所述基底上方形成通道氧化物层；
在所述通道氧化物层上方形成第一聚层；
在所述第一聚层上方形成氮化物层；
形成图案字线到所述存储器件；
在所述存储器件中形成STI区域；
消除所述氮化物层；以及
在所述存储器件的表面上方形成氧化物氮化物氧化物层。
45、如权利要求44所述的方法，其特征在于：在存储器件中形成STI区域的步骤进一步包括蚀刻氮化物层以及蚀刻第一聚层。
46、如权利要求44所述的方法，其特征在于：在存储器件中形成STI区域的步骤进一步包括在所述STI区域上方淀积STI氧化物以及利用场效氧化物来填充STI区域。
47、如权利要求44所述的方法，进一步包括：
使用化学机械抛光方法来抛光所述存储器件的表面以便使所述表面平坦。
48、一种制造具有小于4F2的外形尺寸平方的存储器件的方法，所述方法包括步骤：
提供具有基底的晶片；
在所述基底上方形成埋入式源极；
在所述埋入式源极上方形成垂直沟道；
形成STI区域以及自动调整浮动栅；
在所述基底上方淀积BPSG层；
在所述BPSG层上方淀积硬模层；
形成图案有源区域以形成有源沟槽；
沿所述有源沟槽的侧壁形成第一隔离区；
在所述有源沟槽中形成漏极；以及
在所述漏极上方形成字线。
49、如权利要求48所述的方法，进一步包括：在所述存储器件上执行RTP以及在淀积硬模层之前抛光所述存储器件的表面。
50、如权利要求48所述的方法，其特征在于：形成图案有源区域的步骤进一步包括蚀刻硬模层、BPSG层、氧化物氮化物氧化物层以及第一聚层。
51、如权利要求49所述的方法，其特征在于：形成第一隔离区的步骤包括淀积第一隔离区层并蚀刻所述第一隔离区层，借此沿所述有源沟槽的侧壁来剩余所述第一隔离区。
52、如权利要求48所述的方法，进一步包括：
在所述有源沟槽上方形成TiN层；以及
在所述有源沟槽上方形成TiSi层。
53、如权利要求48所述的方法，进一步包括：
在形成字线之前在所述存储器件上执行RTP。
54、如权利要求48所述的方法，其特征在于：形成字线的步骤包括：
在所述有源沟槽上方淀积字线；
抛光所述字线层，以便使字线层与硬模层成为平面；以及
消除所述字线层的一部分，以至于保留所述字线层的较低部分。
55、如权利要求54所述的方法，其特征在于：消除一部分字线层的步骤包括消除所述字线层的一半。
56、如权利要求48所述的方法，进一步包括：在所述字线层上方淀积第二隔离区。
57、一种制造具有小于2F2外形尺寸平方的存储器件的方法，所述方法包括：
在基底中形成有源区域；
在所述基底上方形成浮动栅层；
在所述存储器件中形成图案行线；
在所述行线上方形成可消除的隔离区；以及
蚀刻所述基底中的选择沟槽。
58、如权利要求57所述的方法，包括：
消除可消除的隔离区；
在所述选择沟槽上方形成选择晶体管氧化物层；
在所述存储器件的表面形成第二聚层；
在所述第二聚层上方形成导电层；以及
形成图案所述第二聚层以及导电层。
59、如权利要求58所述的方法，其特征在于在所述第二聚层上方形成导电层的步骤包括在所述第二聚层上方形成WSix层。
60、如权利要求58所述的方法，其特征在于在所述存储器件的表面上方形成第二聚层的步骤进一步包括：在所述选择沟槽中形成第二聚层以形成选择栅。
61、一种制造具有小于4F2外形尺寸平方的存储器件的方法，所述方法包括：
形成源极；
形成漏极；
形成浮动栅层；
形成行线；
形成沟槽；
形成选择沟槽；以及
形成选择栅。
62、如权利要求61所述的方法，其特征在于：形成源极的步骤包括在基底上方形成n型层。
63、如权利要求61所述的方法，其特征在于：形成漏极的步骤包括在所述源极上方形成n型层。
64、如权利要求61所述的方法，其特征在于：形成浮动栅层的步骤包括：
形成通道氧化物层；
在所述通道氧化物层的上方形成多晶硅层；
在所述多晶硅层上方形成氧化物层。
65、如权利要求61所述的方法，其特征在于形成选择栅的步骤包括：
在所述选择沟槽中形成氧化物层；以及
利用多晶硅来填充所述选择沟槽。
66、如权利要求61所述的方法，进一步包括形成位线，其中所述位线被定位在所述行线的上方。
67、一种系统，包括：
多个存储器件，其中所述多个存储器件中的至少一个具有小于4F2的外形尺寸平方，并且包括：
源极；
在所述源极上方大体垂直地形成的沟道；
在所述沟道上方形成的漏极；以及
在至少一部分所述漏极的上方大体水平地形成的浮动栅，其中所述存储器件的外形尺寸小于4.5F2。
68、一种计算机系统，包括：
至少一个处理器；
系统总线；以及
耦合到系统总线的存储器件，所述存储器件包括至少一个存储单元，所述存储单元具有小于4F2的外形尺寸平方，并且包括：
在基底中形成的埋入式源极；
在所述埋入式源极上方形成的垂直沟道；
在所述基底上方形成的自动调整浮动栅；以及
在所述基底上形成的选择沟槽中的选择栅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/802,234 US6759707B2 (en) | 2001-03-08 | 2001-03-08 | 2F2 memory device system |
| US09/802,234 | 2001-03-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1633714A true CN1633714A (zh) | 2005-06-29 |
| CN100341153C CN100341153C (zh) | 2007-10-03 |
Family
ID=25183165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028087763A Expired - Fee Related CN100341153C (zh) | 2001-03-08 | 2002-02-27 | 存储器件系统 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6759707B2 (zh) |
| EP (1) | EP1366525A2 (zh) |
| JP (1) | JP2005500670A (zh) |
| KR (1) | KR100659164B1 (zh) |
| CN (1) | CN100341153C (zh) |
| WO (1) | WO2002073698A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236780B (zh) * | 2008-02-26 | 2012-07-04 | 中国科学院上海微系统与信息技术研究所 | 三维立体结构相变存储器芯片的电路及实现方法 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1312120A1 (en) * | 2000-08-14 | 2003-05-21 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| WO2003005371A1 (en) * | 2001-07-02 | 2003-01-16 | Infineon Technologies Ag | Charge coupled eeprom device and corresponding method of operation |
| US7411246B2 (en) * | 2002-04-01 | 2008-08-12 | Silicon Storage Technology, Inc. | Self aligned method of forming a semiconductor memory array of floating gate memory cells with buried bit-line and raised source line, and a memory array made thereby |
| US6952034B2 (en) * | 2002-04-05 | 2005-10-04 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with buried source line and floating gate |
| US6936883B2 (en) * | 2003-04-07 | 2005-08-30 | Silicon Storage Technology, Inc. | Bi-directional read/program non-volatile floating gate memory cell and array thereof, and method of formation |
| KR100843244B1 (ko) * | 2007-04-19 | 2008-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP4529493B2 (ja) * | 2004-03-12 | 2010-08-25 | 株式会社日立製作所 | 半導体装置 |
| US7208803B2 (en) * | 2004-05-05 | 2007-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a raised source/drain and a semiconductor device employing the same |
| US7233201B2 (en) * | 2004-08-31 | 2007-06-19 | Micron Technology, Inc. | Single-ended pseudo-differential output driver |
| US7547945B2 (en) | 2004-09-01 | 2009-06-16 | Micron Technology, Inc. | Transistor devices, transistor structures and semiconductor constructions |
| KR100682899B1 (ko) * | 2004-11-10 | 2007-02-15 | 삼성전자주식회사 | 저항 변화층을 스토리지 노드로 구비하는 메모리 소자의제조 방법 |
| US7153755B2 (en) * | 2005-01-26 | 2006-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process to improve programming of memory cells |
| TWI246748B (en) * | 2005-02-03 | 2006-01-01 | Powerchip Semiconductor Corp | Non-volatile memory and fabricating method and operating method thereof |
| TWI257150B (en) * | 2005-02-03 | 2006-06-21 | Powerchip Semiconductor Corp | Non-volatile memory and fabricating method and operating method thereof |
| US7384849B2 (en) | 2005-03-25 | 2008-06-10 | Micron Technology, Inc. | Methods of forming recessed access devices associated with semiconductor constructions |
| US7282401B2 (en) | 2005-07-08 | 2007-10-16 | Micron Technology, Inc. | Method and apparatus for a self-aligned recessed access device (RAD) transistor gate |
| US7560335B2 (en) | 2005-08-30 | 2009-07-14 | Micron Technology, Inc. | Memory device transistors |
| US7867851B2 (en) | 2005-08-30 | 2011-01-11 | Micron Technology, Inc. | Methods of forming field effect transistors on substrates |
| TWI294664B (en) * | 2006-01-12 | 2008-03-11 | Nanya Technology Corp | Method of fabricating self-aligned gate trench utilizing asymmetric poly spacer |
| US7700441B2 (en) | 2006-02-02 | 2010-04-20 | Micron Technology, Inc. | Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates |
| US7602001B2 (en) | 2006-07-17 | 2009-10-13 | Micron Technology, Inc. | Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells |
| KR100806785B1 (ko) * | 2006-07-24 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 3차원 플래시 메모리 셀 형성 방법 |
| US20080042185A1 (en) * | 2006-08-15 | 2008-02-21 | Atmel Corporation | Eeprom memory array having 5f2 cells |
| US7589995B2 (en) | 2006-09-07 | 2009-09-15 | Micron Technology, Inc. | One-transistor memory cell with bias gate |
| US7935610B2 (en) | 2006-11-28 | 2011-05-03 | Micron Technology, Inc. | Semiconductor device isolation structures |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP2009094354A (ja) * | 2007-10-10 | 2009-04-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8013400B1 (en) * | 2008-04-21 | 2011-09-06 | National Semiconductor Corporation | Method and system for scaling channel length |
| JP2011199124A (ja) * | 2010-03-23 | 2011-10-06 | Renesas Electronics Corp | 半導体装置 |
| US8681555B2 (en) | 2011-01-14 | 2014-03-25 | Micron Technology, Inc. | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same |
| US8441855B2 (en) | 2011-01-14 | 2013-05-14 | Micron Technology, Inc. | Strings of memory cells having string select gates, memory devices incorporating such strings, and methods of accessing and forming the same |
| US8912589B2 (en) | 2011-08-31 | 2014-12-16 | Micron Technology, Inc. | Methods and apparatuses including strings of memory cells formed along levels of semiconductor material |
| US8891277B2 (en) * | 2011-12-07 | 2014-11-18 | Kabushiki Kaisha Toshiba | Memory device |
| US20150255614A1 (en) * | 2014-03-05 | 2015-09-10 | Powerchip Technology Corporation | Split gate flash memory and manufacturing method thereof |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01227477A (ja) * | 1988-03-08 | 1989-09-11 | Sony Corp | 不揮発性メモリ装置 |
| JP2798990B2 (ja) * | 1989-08-09 | 1998-09-17 | 株式会社東芝 | 不揮発性メモリ装置 |
| JPH0821638B2 (ja) * | 1989-12-15 | 1996-03-04 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| US4964080A (en) | 1990-03-09 | 1990-10-16 | Intel Corporation | Three-dimensional memory cell with integral select transistor |
| JPH03280580A (ja) | 1990-03-29 | 1991-12-11 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| US5495441A (en) | 1994-05-18 | 1996-02-27 | United Microelectronics Corporation | Split-gate flash memory cell |
| KR0150048B1 (ko) * | 1994-12-23 | 1998-10-01 | 김주용 | 플래쉬 이이피롬 셀 및 그 제조방법 |
| DE19524478C2 (de) * | 1995-07-05 | 2002-03-14 | Infineon Technologies Ag | Verfahren zur Herstellung einer Festwertspeicherzellenanordnung |
| US5990509A (en) | 1997-01-22 | 1999-11-23 | International Business Machines Corporation | 2F-square memory cell for gigabit memory applications |
| US5969383A (en) * | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
| US5936274A (en) | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
| TW425714B (en) | 1998-02-20 | 2001-03-11 | Siemens Ag | Memory cell with MOS-Transistor and its production method |
| US6091105A (en) | 1998-03-30 | 2000-07-18 | Advanced Micro Devices, Inc. | Method of making a self-aligned dopant enhanced RTA MOSFET |
| JP3515428B2 (ja) * | 1999-06-24 | 2004-04-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
2001
- 2001-03-08 US US09/802,234 patent/US6759707B2/en not_active Expired - Lifetime
-
2002
- 2002-02-27 KR KR1020037011822A patent/KR100659164B1/ko not_active IP Right Cessation
- 2002-02-27 EP EP02750562A patent/EP1366525A2/en not_active Withdrawn
- 2002-02-27 CN CNB028087763A patent/CN100341153C/zh not_active Expired - Fee Related
- 2002-02-27 WO PCT/US2002/005716 patent/WO2002073698A2/en active Application Filing
- 2002-02-27 JP JP2002572643A patent/JP2005500670A/ja active Pending
-
2004
- 2004-01-13 US US10/755,990 patent/US6998314B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101236780B (zh) * | 2008-02-26 | 2012-07-04 | 中国科学院上海微系统与信息技术研究所 | 三维立体结构相变存储器芯片的电路及实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030093230A (ko) | 2003-12-06 |
| JP2005500670A (ja) | 2005-01-06 |
| CN100341153C (zh) | 2007-10-03 |
| KR100659164B1 (ko) | 2006-12-19 |
| US6759707B2 (en) | 2004-07-06 |
| US6998314B2 (en) | 2006-02-14 |
| US20020127798A1 (en) | 2002-09-12 |
| EP1366525A2 (en) | 2003-12-03 |
| US20040141359A1 (en) | 2004-07-22 |
| WO2002073698A2 (en) | 2002-09-19 |
| WO2002073698A3 (en) | 2003-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100341153C (zh) | 存储器件系统 | |
| CN1237607C (zh) | 于衬底上制造集成电路的方法 | |
| US7495284B2 (en) | Non-volatile memory devices with charge storage insulators and methods of fabricating such devices | |
| CN1883047B (zh) | 用于垂直分离栅极nrom存储器的装置和方法 | |
| US7615448B2 (en) | Method of forming low resistance void-free contacts | |
| US6630384B1 (en) | Method of fabricating double densed core gates in sonos flash memory | |
| US20060141710A1 (en) | NOR-type flash memory device of twin bit cell structure and method of fabricating the same | |
| CN1870249A (zh) | 电荷捕获存储器件及其制造方法 | |
| CN1540762A (zh) | 具有沟槽型选择栅极的快闪存储器及制造方法 | |
| CN1543676A (zh) | 可升级的自对齐双浮动栅极存储单元阵列以及形成该阵列的方法 | |
| CN1139131C (zh) | 存储器单元装置及其制造方法 | |
| US7737483B2 (en) | Low resistance void-free contacts | |
| US6534818B2 (en) | Stacked-gate flash memory device | |
| CN1647280A (zh) | 位线结构及其制造方法 | |
| US11302712B2 (en) | Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells | |
| CN100539084C (zh) | 制造快闪存储器件的方法 | |
| CN1828900A (zh) | 含具有垂直栅电极的晶体管的半导体器件及其制造方法 | |
| CN1666344A (zh) | 氮化物只读存储器存储单元阵列制造方法 | |
| US6750103B1 (en) | NROM cell with N-less channel | |
| CN1788343A (zh) | 位线结构及其制造方法 | |
| CN1215565C (zh) | 形成浮动栅存储单元的存储器阵列自对准法和存储器阵列 | |
| US11640837B2 (en) | Memory arrays and methods used in forming a memory array | |
| CN1324688C (zh) | 用于形成集成堆栈电容器的方法 | |
| US7951675B2 (en) | SI trench between bitline HDP for BVDSS improvement | |
| CN1767199A (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071003 Termination date: 20130227 |