CN1619524A - 具有共享本地存储器的通信装置和方法 - Google Patents
具有共享本地存储器的通信装置和方法 Download PDFInfo
- Publication number
- CN1619524A CN1619524A CN200410102342.0A CN200410102342A CN1619524A CN 1619524 A CN1619524 A CN 1619524A CN 200410102342 A CN200410102342 A CN 200410102342A CN 1619524 A CN1619524 A CN 1619524A
- Authority
- CN
- China
- Prior art keywords
- modulator
- demodular unit
- clock
- edge
- shared storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
- G06F9/544—Buffers; Shared memory; Pipes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Telephone Function (AREA)
- Transceivers (AREA)
- Mobile Radio Communication Systems (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
提供一种通信装置和方法,包括:具有实现无线通信的数字信号处理器的信号调制器/解调器;以及具有控制多个外围设备的中央处理单元的应用处理器AP,以及由调制解调器和AP共享的一个存储器。该共享存储器由AP和调制解调器通过公共总线进行存取。多个外围设备至少包括图像捕获模块、显示器和闪速存储器中的至少一种。
Description
技术领域
本发明涉及一种通信装置和方法,特别是涉及一种具有多个使用共享本地存储器的处理器和应用的通信装置和方法。
背景技术
近来在半导体、无线电和软件技术方面取得的发展使诸如蜂窝式电话和PDA(个人数字助理)的可移动的通信装置的多种应用上成为可能。例如,用于无线通信的手提电话同样可用作PDA、照相机、游戏机装置等。这些应用以前是通过分离的独立装置获得的。在这些多种应用的通信装置中,通常至少具有两个集成电路芯片,每个芯片都具有一个或更多的处理器件。两个芯片中的一个用作调制器/解调器(“调制解调器”)。该调制解调器芯片包括一个用于信号处理目的的数字信号处理器(“DSP”),以实现与基站或其它通信装置进行无线通信。另外一个芯片是应用处理器(“AP”),这个应用处理器具有一个中央处理单元(“CPU”),这个中央处理单元用于操作各种功能和外围设备,例如照相机或图像捕获、显示、2D/3D引擎/存储器、数据库等。由于每个应用或外围设备以不同的平台来操作,因此通过用于各应用的专用特定接口,CPU可与每个应用和外围设备通信。这些不同的接口通常被嵌入到应用处理器(AP)芯片中。在通信装置中,为了存储数据和程序,每个AP芯片和调制解调器芯片具有各自的本地存储装置(RAM和ROM),它们是由各自的处理器进行控制。每个AP芯片和调制解调器芯片也运行各自的操作系统或平台。AP芯片和调制解调器芯片之间的通信是通过一个共享接口存储器及其各自的接口来实现的。
图1给出了一个具有上述描述结构的常规通信装置的简化方框图,即具有用于操作应用或外围设备(诸如,照相机、LCD显示器、本地存储器RAM和ROM)的一个调制解调器芯片和一个应用处理器芯片。为了促进AP芯片和调制解调器芯片之间的通信,双端口SRAM作为共享接口存储器。每个芯片具有各自的存储控制器,用于控制本地RAM、ROM和共享接口存储器。
图2给出了图1所示的常规通信装置的更详细的方框图。如图所示,AP芯片110包括一个控制外围设备的CPU111,其中外围设备可为LCD模块120、照相机模块130、存储器模块140。由于每个应用/外围设备具有自己的操作系统,因此对于各个应用就必须具有分离的接口或控制单元,例如,LCDC113控制LCD模块120、CAM控制器115控制照相机模块130、存储控制器117控制存储器模块140。而且,在芯片的不同插脚引线上,每个应用通过不同的总线连接到AP芯片110。例如,LCD模块1 20需要一个30脚总线来连接LCDC113,照相机模块130需要一个20脚总线来连接照相机控制器115,而存储模块140需要一个50脚总线来连接存储控制器117。
为实现无线电通信功能,调制解调器芯片150包括一个DSP155和协处理器151。DSP155通过内部接口153与协处理器151进行通信。调制解调器芯片150通过存储控制器157连接到一个外部存储器模块160。AP芯片110和调制解调器芯片150之间的通信是由接口线170,并通过一个共享存储器(未示出)来实现的。单独的存储控制器119和159分别布置在AP芯片110和调制解调器芯片150中,并且独立地通过双端口共享接口存储器的各个端口进行存取。
在诸如图1和图2所示的具有多种应用的蜂窝式电话的移动装置中,AP芯片110的物理尺寸比较大,这是由于需要大量的插脚引线和不同的总线和接口。而且,具有不同平台的多种应用程序的操作需要经CPU111持续的处理,因此,功率的消耗量将相应地变高。即使AP芯片和调制解调器芯片在一个公共平台上运行,例如在系列号为10/813,327的,申请日为2004年3月30日的美国专利申请中所批露的,在本文的全部内容中,引用该申请所公开的内容作为参考,在各个AP和调制解调器芯片中的分离的本地RAM和ROM装置仍然体现了资源的重复。
因此,存在对一种具有多种应用、并将物理尺寸和功率的消耗量减到最小的移动通信装置和方法的需求。
发明内容
根据本发明一个实施例的一种通信装置包括:信号调制器/解调器(调制解调器),其具有用于实现无线通信的数字信号处理器;应用处理器(AP),其具有用于控制多个外围设备的中央处理单元中央处理单元;以及共享存储器,用于存储调制解调器和AP所使用的数据,这些数据是调制解调器和AP可存取的,其中调制解调器和AP通过公共总线对共享存储器进行存取。优选地,该共享存储器是SDRAM、DDR SDRAM、和/或闪速存储器。闪速存储器是一个“与非”(NAND)类型的闪速存储器。
AP、调制解调器和共享存储器最好由一个公共时钟计时(clock),其中数据从共享存储器的存取利用时钟的上升沿和下降沿,或者,其中从AP对共享存储器进行的数据存取是利用时钟的上升沿,而从调制解调器对共享存储器进行的数据存取是利用时钟的下降沿。
根据优选的实施例,从AP对共享存储器进行的数据存储是利用时钟的下降沿,而从调制解调器对共享存储器进行的数据存取是利用时钟的上升沿,其中,从AP到调制解调器的通信利用时钟的上升沿或是下降沿中的一个沿,而从调制解调器到AP的通信则利用时钟的上升沿或是下降沿的另一个沿。共享存储器也能够由AP和调制解调器使用,用于存储接口控制数据。优选地,多个外围设备至少包括图像捕获模块和显示器中的至少一个。
根据本发明的另一个实施例,提供一种用于存取通信装置中的共享存储器的方法,该通信装置具有用于实现无线通信的信号调制器/解调器(调制解调器)和具有中央处理单元的应用处理器(AP),该方法包括:通过公共时钟对AP、调制解调器和共享的存储器进行计时;AP通过使用时钟上升沿和时钟下降沿中的一个沿从共享存储器中读取或存入CPU数据,调制解调器通过使用未被AP使用过的时钟上升沿和时钟下降沿中的另一个沿从共享存储器中读取或存入调制解调器数据,其中共享存储器由调制解调器和AP通过公共总线进行存取。优选地,共享存储器是一个SDRAM、DDR SDRAM、和/或闪速存储器。该闪速存储器是一个“与非”类型的闪速存储器。
根据优选的实施例,从AP对存储器进行的数据存取是利用时钟的上升沿,而从调制解调器对共享存储器进行的数据存取是利用时钟的下降沿。
该方法进一步包括利用时钟的上升沿和时钟的下降沿中的一个沿向AP中的AP地址寄存器存储地址数据;以及利用时钟的未被AP地址寄存器所用的另一个沿向调制解调器中的调制解调器地址寄存器中存储地址数据,共享存储器也能够通过使用AP和调制解调器来存储接口控制数据。
根据本发明的另一个方面,提供一种通信装置,包括:具有CPU的应用处理器;用于实施无线通信的调制解调器,其中AP和调制解调器接收公共时钟;以及将AP和调制解调器接口连接的接口,其中从AP生成的信号由公共时钟的第一跃迁边沿来计时,并且从调制解调器生成的信号由公共时钟的第二跃迁边沿来计时,第一跃迁边沿和第二跃迁边沿是相反的跃迁。
该通信装置进一步包括由AP和调制解调器共享的一个存储器,其中存储器通过接口进行接口连接,同时,该接口由公共时钟计时。优选地,来自AP的数据通过以第一跃迁边沿来计时而被写入到存储器中,并且来自调制解调器的数据通过以第二跃迁边沿来计时而被写入到存储器中。该存储器进一步包括第一和第二地址寄存器,第一地址寄存器利用第一跃迁边沿对地址进行计时,第二地址寄存器利用第二跃迁边沿对地址进行计时,其中,从存储器存取的数据包括在公共时钟的一个信号时钟周期内来自AP和调制解调器的数据。
本发明还提供一种用于在通信装置中存取共享存储器的方法,该通信装置具有为实现无线通信的信号调制器/解调器(调制解调器)和具有中央处理单元的应用处理器(AP),包括:通过时钟对AP、调制解调器、共享的存储器进行计时;由AP和调制解调器使用时钟的上升沿和下降沿存取共享存储器。
附图说明
图1表示常规的通信装置的简化的框图;
图2表示图1的常规通信装置的框图;
图3表示根据本发明的优选实施例的通信装置的框图;
图4表示连接到通信和处理装置的共享存储器的框图;
图5表示根据本发明的优选实施例的从共享本地存储器存取数据的时序图;
图6表示根据本发明另一个优选实施例的通信装置和处理装置之间的通信时序图。
具体实施方式
根据本发明的实施例,通过几个总线或公共的总线,由AP芯片进行移动通信装置的多种应用。公共的总线协议是首选的,这种体系结构和协议已被系列号为10/813,327、申请日为2004年3月30日的被共同转让的美国专利申请中公开,在本文的全部内容中,引用该申请所公开的内容作为参考。连接到公共总线的多种应用的控制能够通过一个公共平台来实现,这个公共平台具有通过公共总线由公共主总线控制器发出的分组命令。公共主总线控制器替代单独的接口/控制器及其专用的总线。
根据本发明的优选实施例,AP芯片和调制解调器芯片共享一个本地存储器装置,进一步减少了芯片的封装中的引线数量。更优越的是,AP、调制解调器和共享本地存储器装置被集成在一个芯片或芯片集上。
图3表示了根据本发明优选实施例的通信装置的方框图。该说明性的通信装置包括应用处理器210、调制解调器220和共享本地存储器装置240。调制解调器220包括DSP和用于处理信号以实现与其他兼容的通信装置或基站进行无线电(wireless or radio)通信的调制/解调器电路(未表示)。AP 210包括CPU,它控制与CPU关联的内部功能,例如桥路和应用外设,如照相机、显示器、USB装置等(未示出)。AP和调制解调器都包括各自的存储控制器211和221,每个存储控制器都具有各自的时钟同步电路213和223。优选地,时钟同步电路是延迟锁存回路(DDL)。根据这个实施例,DDL与公共时钟CLK和CLKB同步。CLKB是与CLK相同的时钟,但在相位上是相反的。
图4表示根据本发明一个实施例的给出连接到AP和调制解调器的共享存储器装置的方框图。共享本地存储器装置240包括存储器411,优选地为SDRAM并且最好为具有双地址和双输出端口的双数据速率(DDR)SDRAM。存储器装置支持使用时钟信号CLK的上升沿和下降沿对存储器数据进行的存取。根据本发明的实施例,利用一个时钟沿向本地存储器装置240写入与AP 210相关联的数据/或从本地存储器装置240读出与AP 210相关联的数据,并且利用另一个时钟沿向本地存储器装置240写入与调制解调器220相关联的数据/从本地存储器装置240读出与调制解调器220相关联的数据。为说明本实施例,AP所用的时钟沿是时钟的上升沿,而调制解调器所用的另一个时钟沿是时钟的下降沿。可以理解,用于从存储器411中存取数据的AP或调制解调器所用的特定时钟沿是可以互换的。
地址寄存器407和409通过缓冲器405被连接到AP 210和调制解调器220的地址输出端口,缓冲器405被依次连接到AP 210的地址缓冲器401和调制解调器220的地址缓冲器403。AP 210的地址缓冲器401与寄存器409由时钟CLK的上升沿启动,地址缓冲器403与地址寄存器407则由时钟CLK的下降沿启动。从地址寄存器407和409输出的地址数据被输入到存储器411的双地址端口。从而,来自AP 210的地址数据能够在CLK的第一上升沿被存储器411所接收,来自调制解调器220的单独的地址能够在紧跟随该第一上升沿的时钟周期的下降沿被存储器411所接收。向/从存储器411写入/读取的数据经过数据寄存器413,该数据寄存器413与存储器411进行双向通信。为将数据写入存储器411,数据被锁存在数据寄存器413中,然后在与来自地址寄存器的地址相对应的地址处,将该数据写入到存储器411中。从存储器411中读取的数据被锁存在数据寄存器413中,然后输出到AP 210或调制解调器220中。
图5是说明用于数据存取操作的时钟波形的时序图。如图所示,优选地,来自AP 210的地址RA和RB在时钟CLK的上升沿被计时(clock),优选地来自调制解调器220的地址FA和FB在时钟CLK的下降沿被计时。同样地,命令CR,(例如被用作读或者写命令)在上升沿被计时,命令CF在时钟CLK的下降沿被计时。数据RD和FD分别在时钟CLK的上升沿和下降沿从/向存储器411进行存取,如图所示。
图6是给出了用于在AP 210和调制解调器220之间进行通信的时钟CLK的两个沿的用法的时序图。根据这个实施例,AP 210用时钟CLK的上升沿发送信号到调制解调器220,调制解调器220用时钟CLK的下降沿发送信号到AP 210。如图所示,在时钟CLK的上升沿,一个命令或请求从AP 210发送到调制解调器220。调制解调器220在下个时钟周期的下降沿应答该请求,然后在随后的时钟周期的下降沿,数据FD 0和FD 1从调制解调器220输出到AP 210中。可以理解,虽然实施例描述了上升沿用于从AP到调制解调器的通信,下降沿用于从调制解调器到AP的通信,但上升沿和下降沿能够互换,而不影响AP和调制解调器装置之间的通信。
根据本发明的另一个实施例,共享的本地存储器,如上所述用作存储与AP和调制解调器相关的数据,更用作AP和调制解调器之间的共享接口存储器。在这种配置中,接口控制数据和与AP相关联的数据,例如CPU数据,被存储到存储器411中。利用这种配置,以及用于与所连接的应用及装置,例如,照相机和显示器进行通信的公共平台的使用,可使包括AP、调制解调器和共享存储器的通信装置能够集成在一个芯片或芯片集上。
根据本发明的又一个实施例,存储器411包括可支持对程序和其它数据的非易失性存储的闪速存储器,最好是“与非”(NAND)类型的闪速存储器,其中所述的其它数据例如是图像或视频文件。例如,共享存储器411存储与CPU和外围设备功能相关的数据,例如存储由照相机捕获的图像。
尽管,本发明所示的实施例已在这里参考所附的附图进行了描述,但能够了解本发明不仅限于这些精确的实施例,本领域的技术人员可在不偏离本发明的范围和精神的基础上作出各种其它的改变和修改。
Claims (33)
1.一种通信装置,包括:
信号调制器/解调器,即信号调制解调器,其具有用于实现无线通信的数字信号处理器;
应用处理器AP,其具有用于控制多个外围设备的中央处理单元;以及
共享存储器,用于存储调制解调器和应用处理器所使用的数据,其中该数据可由调制解调器和应用处理器进行存取。
2.如权利要求1所述的装置,其中共享存储器由调制解调器和应用处理器通过公共总线进行存取。
3.如权利要求1所述的装置,其中共享存储器是SDRAM。
4.如权利要求3所述的装置,其中共享存储器是DDR SDRAM。
5.如权利要求1所述的装置,其中AP、调制解调器和共享的存储器由一个公共时钟计时。
6.如权利要求5所述的装置,其中利用时钟的上升沿和下降沿对共享存储器进行数据存取。
7.如权利要求6所述的装置,其中从AP对共享存储器的数据存取是利用时钟的上升沿;从调制解调器对共享存储器的数据存取是利用时钟的下降沿。
8.如权利要求6所述的装置,其中从AP对共享存储器的数据存取是利用时钟的下降沿;从调制解调器对共享存储器的数据存取是利用时钟的上升沿。
9.如权利要求6所述的装置,其中利用时钟的上升沿或下降沿中的一个沿进行从AP到调制解调器的通信;利用时钟的上升沿或下降沿中的另外一个沿进行从调制解调器到AP的通信。
10.如权利要求6所述的装置,其中AP和调制解调器使用共享存储器存储接口控制数据。
11.如权利要求1所述的装置,其中共享存储器包括SDRAM和闪速存储器。
12.如权利要求9所述的装置,其中闪速存储器是一个“与非”类型的闪速存储器。
13.如权利要求1所述的装置,其中多个外围设备至少包括图像捕获模块和显示器中的至少一个。
14.一种对通信装置的共享存储器进行存取的方法,该通信装置包括一个用于实现无线通信的信号调制器/解调器,即调制解调器、和具有中央处理单元的应用处理器AP,该方法包括:
通过一个公共时钟对AP、调制解调器和共享存储器计时;在时钟的上升沿和下降沿中的一个沿上,AP从共享存储器中存取CPU数据,并且在时钟的未被AP所用的另一个沿上,调制解调器从共享存储器中存取调制解调器数据。
15.如权利要求14所述的方法,其中调制解调器和AP通过一个公共总线存取共享存储器。
16.如权利要求14所述的方法,其中共享的存储器是SDRAM。
17.如权利要求16所述的方法,其中共享存储器是DDR SDRAM。
18.如权利要求14所述的方法,其中从AP对存储器的数据存取是利用时钟的上升沿;而从调制解调器对共享存储器的数据存取是利用时钟的下降沿。
19.如权利要求14所述的方法,更进一步地包括利用时钟的上升沿和下降沿中一个沿,将地址数据存储在AP中的一个AP地址寄存器中;利用时钟的AP地址寄存器中未用的另一个沿,将地址数据存储在调制解调器中的一个调制解调器地址寄存器中。
20.如权利要求14所述的方法,其中AP和调制解调器使用共享存储器存储接口控制数据。
21.如权利要求14所述的方法,其中共享存储器包括SDRAM和闪速存储器。
22.如权利要求21所述的方法,其中闪速存储器是一个“与非”类型的闪速存储器。
23.如权利要求14所述的方法,更进一步地包括由AP对图像捕获模块和显示器中的至少一个进行控制。
24.如权利要求14所述的方法,更进一步地包括利用时钟上升沿或下降沿中的一个沿,从AP到调制解调器进行通信;利用时钟上升沿和下降沿中另一个沿,从调制解调器到AP进行通信。
25.一个通信装置包括:
具有CPU的应用处理器;
用于实现无线通信的调制解调器,其中AP和调制解调器接收一个公共时钟;以及
用于将AP与调制解调器进行接口连接的一个接口,其中,从AP产生的信号在公共时钟的第一跃迁边沿被计时,而从调制解调器产生的信号在公共时钟的第二跃迁边沿被计时,第一跃迁边沿和第二跃迁边沿是相反的跃迁。
26.如权利要求25所述的通信装置,更进一步包括由AP和调制解调器共享的一个存储器,其中该存储器通过该接口进行接口连接,该接口由公共时钟计时。
27.如权利要求26所述的通信装置,其中来自AP的数据通过采用第一跃迁边沿进行计时被写入到存储器,来自调制解调器的数据通过采用第二跃迁边沿进行计时被写入到存储器。
28.如权利要求26所述的通信装置,其中存储器更进一步包括第一和第二地址寄存器,第一地址寄存器利用公共时钟的第一跃迁边沿对地址计时,第二地址寄存器利用公共时钟的第二跃迁边沿对地址计时。
29.如权利要求26所述的通信装置,其中存储器是一个SDRAM。
30.如权利要求26所述的通信装置,其中存储器是一个闪速存储器。
31.如权利要求26所述的通信装置,其中存储器是一个DDR存储器。
32.如权利要求26所述的通信装置,其中,从存储器存取的数据包括在公共时钟的一个时钟周期内来自AP和调制解调器的数据。
33.一种存取通信装置中的共享存储器的方法,该通信装置具有用于实现无线通信的信号调制器/解调器,即调制解调器、和具有中央处理单元的应用处理器AP,该方法包括:
通过一个时钟对AP、调制解调器和共享存储器计时;
利用时钟的上升沿和下降沿,AP和调制解调器对共享存储器进行存取。
Applications Claiming Priority (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR65412/2003 | 2003-09-20 | ||
KR65412/03 | 2003-09-20 | ||
KR1020030065412 | 2003-09-20 | ||
KR1020040024885A KR100688495B1 (ko) | 2004-04-12 | 2004-04-12 | 공유된 로컬 메모리를 구비하는 통신장치와 통신방법 |
KR24885/04 | 2004-04-12 | ||
KR24885/2004 | 2004-04-12 | ||
US10/880,110 US7917673B2 (en) | 2003-09-20 | 2004-06-29 | Communication device and method having a shared local memory |
US10/880,110 | 2004-06-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1619524A true CN1619524A (zh) | 2005-05-25 |
CN100550000C CN100550000C (zh) | 2009-10-14 |
Family
ID=34315813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200410102342.0A Expired - Fee Related CN100550000C (zh) | 2003-09-20 | 2004-09-20 | 具有共享本地存储器的通信装置和方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7917673B2 (zh) |
JP (1) | JP2005251158A (zh) |
CN (1) | CN100550000C (zh) |
DE (1) | DE102004046001B4 (zh) |
TW (1) | TWI255658B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102193508A (zh) * | 2010-03-12 | 2011-09-21 | 株式会社山武 | 设备启动装置以及cpu |
CN101291479B (zh) * | 2007-04-17 | 2012-09-26 | 中兴通讯股份有限公司 | 一种计算机与基于ap架构的智能移动终端的通信方法 |
CN111541519A (zh) * | 2020-04-17 | 2020-08-14 | 展讯通信(上海)有限公司 | 一种通信装置 |
CN111541823A (zh) * | 2020-04-17 | 2020-08-14 | 展讯通信(上海)有限公司 | 一种调制解调器以及通信装置 |
CN111565255A (zh) * | 2020-04-27 | 2020-08-21 | 展讯通信(上海)有限公司 | 通信装置及调制解调器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7610061B2 (en) * | 2003-09-20 | 2009-10-27 | Samsung Electronics Co., Ltd. | Communication device and method having a common platform |
KR100609265B1 (ko) * | 2004-11-10 | 2006-08-09 | 삼성전자주식회사 | 메모리 장치 및 메모리 장치의 듀얼 포트 동작 방법 |
KR100725099B1 (ko) * | 2005-12-22 | 2007-06-04 | 삼성전자주식회사 | 멀티패쓰 억세스블 반도체 메모리 장치에서의 메모리확장구조 |
KR100684553B1 (ko) * | 2006-01-12 | 2007-02-22 | 엠텍비젼 주식회사 | 듀얼 포트 메모리와 결합되는 마이크로 프로세서 |
US20090138643A1 (en) * | 2006-02-21 | 2009-05-28 | France Te;Ecp, | Method and device for securely configuring a terminal |
KR20070112950A (ko) * | 2006-05-24 | 2007-11-28 | 삼성전자주식회사 | 멀티-포트 메모리 장치, 멀티-포트 메모리 장치를 포함하는멀티-프로세서 시스템, 및 멀티-프로세서 시스템의 데이터전달 방법 |
US20080082714A1 (en) * | 2006-09-29 | 2008-04-03 | Nasa Hq's. | Systems, methods and apparatus for flash drive |
JP5130754B2 (ja) * | 2007-03-15 | 2013-01-30 | 富士通セミコンダクター株式会社 | 半導体集積回路及びメモリシステム |
JP5657242B2 (ja) * | 2009-12-09 | 2015-01-21 | 株式会社東芝 | 半導体装置及びメモリシステム |
US8589667B2 (en) | 2010-04-19 | 2013-11-19 | Apple Inc. | Booting and configuring a subsystem securely from non-local storage |
CN103109311B (zh) | 2010-06-25 | 2015-09-02 | 工业科技公司 | 多感测环境监视设备与方法 |
KR102078180B1 (ko) | 2012-10-27 | 2020-04-07 | 삼성전자주식회사 | 무선 단말에서의 동작 모드 제어장치 및 방법 |
KR102011137B1 (ko) | 2012-12-07 | 2019-08-14 | 삼성전자주식회사 | 데이터 처리 장치와 회로 |
KR102407917B1 (ko) | 2015-11-12 | 2022-06-10 | 삼성전자주식회사 | 멀티 프로세서에 의해 공유되는 메모리를 포함하는 멀티 프로세서 시스템 및 상기 시스템의 동작 방법 |
US10533965B2 (en) | 2016-04-19 | 2020-01-14 | Industrial Scientific Corporation | Combustible gas sensing element with cantilever support |
JP2019522391A (ja) | 2016-04-19 | 2019-08-08 | インダストリアル サイエンティフィック コーポレーション | 作業員安全システム |
US10254974B2 (en) | 2016-11-15 | 2019-04-09 | Samsung Electronics Co., Ltd. | Storage device, computing device including the same, and operation method of the computing device |
US11246187B2 (en) | 2019-05-30 | 2022-02-08 | Industrial Scientific Corporation | Worker safety system with scan mode |
CN111614661A (zh) * | 2020-05-19 | 2020-09-01 | 展讯通信(上海)有限公司 | 一种通信装置 |
CN111565444B (zh) * | 2020-05-26 | 2023-05-26 | 展讯通信(上海)有限公司 | 一种通信装置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2692698A1 (fr) * | 1992-06-19 | 1993-12-24 | Sgs Thomson Microelectronics | Procédé pour partager une mémoire à accès direct entre deux processeurs asynchrones et circuit électronique pour la mise en Óoeuvre de ce procédé. |
TW439380B (en) | 1995-10-09 | 2001-06-07 | Hitachi Ltd | Terminal apparatus |
US6185704B1 (en) * | 1997-04-11 | 2001-02-06 | Texas Instruments Incorporated | System signaling schemes for processor and memory module |
US5781480A (en) * | 1997-07-29 | 1998-07-14 | Motorola, Inc. | Pipelined dual port integrated circuit memory |
US6256723B1 (en) | 1998-04-15 | 2001-07-03 | Diamond Multimedia Systems, Inc. | Signal processing system with distributed uniform memory |
US6567881B1 (en) | 1998-09-11 | 2003-05-20 | Tundra Semiconductor Corporation | Method and apparatus for bridging a digital signal processor to a PCI bus |
JP3708729B2 (ja) * | 1998-11-18 | 2005-10-19 | 富士通株式会社 | 半導体記憶装置 |
JP2000163965A (ja) * | 1998-11-27 | 2000-06-16 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
US6081477A (en) * | 1998-12-03 | 2000-06-27 | Micron Technology, Inc. | Write scheme for a double data rate SDRAM |
US6233199B1 (en) * | 1999-02-26 | 2001-05-15 | Micron Technology, Inc. | Full page increment/decrement burst for DDR SDRAM/SGRAM |
US6507592B1 (en) * | 1999-07-08 | 2003-01-14 | Cisco Cable Products And Solutions A/S (Av) | Apparatus and a method for two-way data communication |
JP4531892B2 (ja) * | 1999-10-29 | 2010-08-25 | 富士通セミコンダクター株式会社 | 半導体集積回路、半導体集積回路の制御方法、および可変遅延回路 |
US6601126B1 (en) * | 2000-01-20 | 2003-07-29 | Palmchip Corporation | Chip-core framework for systems-on-a-chip |
JP2002041495A (ja) * | 2000-07-21 | 2002-02-08 | Denso Corp | マイクロコンピュータ |
US6889336B2 (en) | 2001-01-05 | 2005-05-03 | Micron Technology, Inc. | Apparatus for improving output skew for synchronous integrate circuits has delay circuit for generating unique clock signal by applying programmable delay to delayed clock signal |
US6480429B2 (en) * | 2001-02-12 | 2002-11-12 | Micron Technology, Inc. | Shared redundancy for memory having column addressing |
US6671211B2 (en) * | 2001-04-17 | 2003-12-30 | International Business Machines Corporation | Data strobe gating for source synchronous communications interface |
US7502817B2 (en) * | 2001-10-26 | 2009-03-10 | Qualcomm Incorporated | Method and apparatus for partitioning memory in a telecommunication device |
US20030114152A1 (en) * | 2001-12-18 | 2003-06-19 | Gibbs Benjamin K. | Wireless trickle SYNC device |
US7290080B2 (en) | 2002-06-27 | 2007-10-30 | Nazomi Communications Inc. | Application processors and memory architecture for wireless applications |
US6854588B1 (en) | 2003-06-16 | 2005-02-15 | Allpax Products, Inc. | Tray conveyor/loading system |
-
2004
- 2004-06-29 US US10/880,110 patent/US7917673B2/en not_active Expired - Fee Related
- 2004-09-08 TW TW093127132A patent/TWI255658B/zh active
- 2004-09-16 JP JP2004270456A patent/JP2005251158A/ja active Pending
- 2004-09-17 DE DE102004046001A patent/DE102004046001B4/de not_active Expired - Fee Related
- 2004-09-20 CN CN200410102342.0A patent/CN100550000C/zh not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101291479B (zh) * | 2007-04-17 | 2012-09-26 | 中兴通讯股份有限公司 | 一种计算机与基于ap架构的智能移动终端的通信方法 |
CN102193508A (zh) * | 2010-03-12 | 2011-09-21 | 株式会社山武 | 设备启动装置以及cpu |
CN102193508B (zh) * | 2010-03-12 | 2014-01-08 | 阿自倍尔株式会社 | 设备启动装置以及cpu |
CN111541519A (zh) * | 2020-04-17 | 2020-08-14 | 展讯通信(上海)有限公司 | 一种通信装置 |
CN111541823A (zh) * | 2020-04-17 | 2020-08-14 | 展讯通信(上海)有限公司 | 一种调制解调器以及通信装置 |
CN111541519B (zh) * | 2020-04-17 | 2023-01-17 | 展讯通信(上海)有限公司 | 一种通信装置 |
CN111565255A (zh) * | 2020-04-27 | 2020-08-21 | 展讯通信(上海)有限公司 | 通信装置及调制解调器 |
CN111565255B (zh) * | 2020-04-27 | 2021-12-21 | 展讯通信(上海)有限公司 | 通信装置及调制解调器 |
Also Published As
Publication number | Publication date |
---|---|
TWI255658B (en) | 2006-05-21 |
CN100550000C (zh) | 2009-10-14 |
TW200522752A (en) | 2005-07-01 |
DE102004046001B4 (de) | 2010-04-08 |
DE102004046001A1 (de) | 2005-05-04 |
US7917673B2 (en) | 2011-03-29 |
JP2005251158A (ja) | 2005-09-15 |
US20050066067A1 (en) | 2005-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1619524A (zh) | 具有共享本地存储器的通信装置和方法 | |
TWI746878B (zh) | 高頻寬記憶體系統以及邏輯裸片 | |
US7730268B2 (en) | Multiprocessor system having an input/output (I/O) bridge circuit for transferring data between volatile and non-volatile memory | |
US7725609B2 (en) | System memory device having a dual port | |
CN1983329B (zh) | 用于图形存储器集线器的装置、系统和方法 | |
CN117032970A (zh) | 负载减少的非易失性存储器接口 | |
TW446945B (en) | High bandwidth DRAM with low operating power modes | |
JP4917746B2 (ja) | 共通プラットホームを有する通信装置と通信方法 | |
CN1924847A (zh) | 共享接口半导体存储器 | |
CN111158633A (zh) | 一种基于fpga的ddr3多通道读写控制器及控制方法 | |
CN100511207C (zh) | 一种双处理器间的通讯方法 | |
CN101303568B (zh) | 工业控制计算机系统 | |
CN108256643A (zh) | 一种基于hmc的神经网络运算装置和方法 | |
CN102955756A (zh) | 多端口存储元件和包括其的半导体设备及系统 | |
CN103019988B (zh) | 电脑、嵌入式控制器及其方法 | |
US9588543B2 (en) | Media peripheral interface, electronic device with media peripheral interface, and communication method between processor and peripheral device | |
CN102708075A (zh) | 一种sd卡硬件控制装置及控制方法 | |
CN206975631U (zh) | 一种通用输入输出时序处理器 | |
KR20080093658A (ko) | 복수의 프로세서에 직렬 인터페이스 모드 및 병렬인터페이스 모드로 통신을 하는 멀티 포트 메모리 장치,이를 구비한 통신 시스템, 및 통신 방법 | |
KR20050029104A (ko) | 공유된 로컬 메모리를 구비하는 통신장치와 통신방법 | |
CN1851733A (zh) | 基于flash存储介质的sim卡 | |
JPH02132543A (ja) | 情報処理装置 | |
KR100851849B1 (ko) | 휴대용 단말기 및 그것의 데이터 기입 및 독출 방법 | |
CN108958797A (zh) | 应用处理器和集成电路 | |
JPH0222748A (ja) | 不揮発生メモリ制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091014 Termination date: 20120920 |