CN1612324A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1612324A
CN1612324A CNA2004100635720A CN200410063572A CN1612324A CN 1612324 A CN1612324 A CN 1612324A CN A2004100635720 A CNA2004100635720 A CN A2004100635720A CN 200410063572 A CN200410063572 A CN 200410063572A CN 1612324 A CN1612324 A CN 1612324A
Authority
CN
China
Prior art keywords
layer
bpsg layer
grid
semiconductor substrate
bpsg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100635720A
Other languages
English (en)
Other versions
CN1324684C (zh
Inventor
李相益
辛钟汉
朴滢淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1612324A publication Critical patent/CN1612324A/zh
Application granted granted Critical
Publication of CN1324684C publication Critical patent/CN1324684C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种制造半导体器件的方法，这种方法包括如下步骤：在半导体基板上形成栅极；在半导体基板表面上形成接合区；在所得的半导体基板构造上形成第一BPSG层；对第一BPSG层进行化学机械抛光过程；在第一BPSG层上形成第二BPSG层；形成定位填充接触体；在所得的半导体基板构造上沉积多晶硅层；对多晶硅层、第二BPSG层与氮化物硬质掩膜进行第二次化学机械抛光过程。使用对于氮化物层具有高抛光选择性的酸性泥浆来进行化学机械抛光过程，因此可除去在晶胞区与周围区的阶段差，因而简化半导体制造方法，并去除去了凹陷现象。

Description

制造半导体器件的方法
                          技术领域
本发明涉及一种制造半导体器件的方法，特别涉及一种可防止由于在晶胞区(cell region)与周围区(peripheral region)之间的阶段差所导致的过程失败，并且可防止由于此过程失败所引起的产率损失的制造半导体器件的方法。
                          背景技术
半导体器件已到达高度集成的阶段，因此难以在上部与下部图案之间形成接触，亦即，难以在接合区(junction area)与位线(bit line)之间以及接合区与电容器之间形成接触。
为了解决上述问题，定位填充同质体(landing plug poly)目前被使用在大多数的半导体制造方法中，以便在上部图案与下部图案之间形成稳定的电接触(electric contact)。通过这种定位填充同质体可获得在接合区与位线之间以及接合区与电容器之间稳定的电连结。
依照常规的半导体制造方法，在形成栅极后，BPSG层作为绝缘中间层沉积在此栅极上。然后，对此BPSG层进行退火过程，使得此BPSG层融化并流入隙缝中，从而完全填充隙缝。
然而，因为这种常规的半导体制造方法可能必然地在晶胞区与周围区引起阶段差(step difference)，所以为了确保以下过程的可靠性，必需通过进行晶胞开启掩膜形成过程(cell-open mask forming process)，以及通过使用晶胞开启掩膜的蚀刻过程来隐藏晶胞区。因此，常规的半导体制造方法不仅在半导体器件的制造中引起一些麻烦，也增加了制造成本。
此外，为了形成定位填充同质体，常规的半导体制造方法在沉积多晶硅层后通过使用碱性泥浆进行化学机械抛光(CMP，Chemical MechanicalPolishing)过程。如果使用此碱性泥浆进行CMP过程，在包括绝缘中间层材料的BPSG层与包括填充材料(plug material)的多晶硅层的表面中会形成凹陷(dishing)现象。
为此，为解决上述的凹陷问题，必需另外沉积氧化物层，从而在半导体器件的制造中引起一些麻烦。
特别是，抛光残余物可能存在于凹陷区中，而无法通过以下的清洁过程完全除去。在这种情况下，在位线接触体或储存节点接触体之间产生桥状体，因而引起产率的损失。
                          发明内容
因此，为解决出现在现有技术中的上述问题，作出了本发明。本发明之一目的是提供一种能防止在制造半导体器件的方法中过程麻烦的制造半导体器件的方法。
本发明的另外一个目的是提供一种能解决凹陷问题的制造半导体器件的方法，从而防止由于凹陷问题所导致的半导体器件的产率损失。
为了达成此目的，本发明提供一种制造半导体器件的方法，此方法包括下列步骤：在半导体基板的上表面上形成具有氮化物硬质掩膜的栅极；在半导体基板表面上，于栅极之间形成接合区；在所得的半导体基板构造上形成第一BPSG层，使得栅极被第一BPSG层所覆盖；使用具有介于氧化物层与氮化物层之间的高抛光选择性的酸性泥浆对第一BPSG层进行CMP过程，因而使得每个栅极的氮化物硬质掩膜被曝露出来；在已经过CMP过程抛光的第一BPSG层上形成第二BPSG层；通过蚀刻第二BPSG层与第一BPSG层形成定位填充接触体，其同时曝露出形成在栅极之间的接合区的表面；在所得的半导体基板构造上沉积多晶硅层，使得定位填充接触体充满着多晶硅层；以及，使用酸性泥浆对多晶硅层、第二BPSG层与氮化物硬质掩膜进行第二次CMP过程，使得定位填充同质体与栅极接触，同时被形成在栅极之间的接合区分开。
依照本发明的优选实施方案，形成第一BPSG层的步骤包括下列子步骤：沉积包括10～25体积百分比的硼与5～12体积百分比的磷，厚度为3000至6000的BPSG层，以及在温度为约700至900℃的蒸气氛围下，对所得的半导体基板构造退火10～30分钟，使得隙缝填充特性最大化。在进行退火步骤以后，通过使用硫酸与过氧化氢进行清洁步骤。
在对第一BPSG层所进行的第一次CMP过程中使用的酸性泥浆包括胶态二氧化硅研磨剂(colloidal silica abrasive)且具有约2-7的pH值。此外，为改进对氮化物层的抛光选择性，可将0.1～3重量百分比的多环酸型材料(polycyclic acid-based material)，如聚丙烯酸或聚乙二醇加至酸性泥浆中。
形成第二BPSG层的步骤包括下列子步骤：沉积厚度为500至3000的BPSG层，所述的BPSG层中包括2～10体积百分比的硼与1～5体积百分比的磷；以及在温度为低于750℃的蒸气氛围下，对所得的半导体基板构造退火10～30分钟，使得硼离子对于所得的半导体基板构造的扩散效应最小化，同时尽可能显著地减少热预算(thermal budget)。
在对多晶硅层、第二BPSG层与氮化物硬质掩膜所进行的第二次CMP过程中使用的酸性泥浆包括胶态二氧化硅研磨剂且具有约2-7的pH值。
                          附图简述
根据下述详细描述以及结合附图，本发明的上述和其他目的、特点和优点将会更加显而易见，其中
图1a至1g是用来解释本发明的一个实施方案的制造半导体器件的方法的截面图。
                         具体实施方式
以下，将依附图说明本发明的优选实施方案，在以下的描述和附图中，相同的附图标记表示相同或相似的组件，因此，相同或相似的组件将不重复叙述。
图1a至1g是用来解释本发明的一个实施方案的制造半导体器件的方法的截面图。
参看图1a，首先，制备具有由浅槽隔离(STI，Shallow Trench Isolation)方法所形成的槽形隔离层(trench-type isolation layer)2半导体基板1，其中槽形隔离层用于限定有效区。然后，栅极氧化物层3a，以多晶硅与钨或硅化钨的叠层形式的栅极导电层3b以及氮化物硬质掩膜3c依序形成在半导体基板1上。然后，蚀刻氮化物硬质掩膜3c、栅极导电层3b、与栅极氧化物层3a，从而在其上部形成具有氮化物硬质掩膜3c的栅极3。
然后，在各栅极3的两个侧壁形成分隔物4后，对整个半导体基板的表面进行源极/漏极离子注入(ion implantation)过程，从而在形成于半导体基板1表面上的栅极3之间形成接合区。
参看图1b，第一BPSG层6以使得栅极3被第一BPSG层6所覆盖的厚度形成在基板的结构上。此时，第一BPSG层6包含10～25体积百分比的硼(B)与5～12体积百分比的磷，且以约3000～6000的厚度被沉积。然后，所得的基板构造在温度约为700～900℃的蒸气氛围下，进行10～30分钟的退火，使得第一BPSG层6被融化并流入隙缝中，从而最大化隙缝填充特征。然后，使用硫酸与过氧化氢，进行清洁步骤。
参看图1c，对第一BPSG层6进行CMP过程，使得每个栅极3的氮化物硬质掩膜3c被暴露出来。此时，对第一BPSG层6所进行的CMP过程可利用使用改性的泥浆来进行，优选具有介于氧化物层与氮化物层之间的高抛光选择性的酸性泥浆来进行，以使得发生在第一BPSG层6的凹陷现象最小化。这种酸性泥浆包括胶态二氧化硅研磨剂且具有约2-7的pH值。此外，为了将在CMP过程中的氮化物硬质掩膜3c的损失最小化，可将0.1～3重量百分比的多环酸型材料，例如聚丙烯酸或聚乙二醇加至酸性泥浆中。
此处，尽管未予以详细描述，但是由于这种CMP过程通过使用栅极的氮化物硬质掩膜作为抛光停止层(polishing stop layer)，所以不会在晶胞区与周围区之间形成阶段差，因此可省略晶胞开启掩膜形成过程与蚀刻过程，从而可简化半导体制造方法，减少其制造成本。
参看图1d，将第二BPSG层7沉积在已经通过CMP过程抛光的第一BPSG层6与栅极3之上。此时，第二BPSG层7包括2～10体积百分比的硼与1～5体积百分比的磷，且以约500～3000的厚度被沉积，如此，可以有利地进行下一次定位填充接触形成过程。然后，在低于750℃的蒸气氛围下，对所得的基板构造进行10～30分钟的退火，使得尽可能显著地减少热预算，同时最小化硼离子对于所得的半导体基板造的扩散效应。
参看图1e，第二BPSG层与第一BPSG层7与6依序地通过SAC过程被蚀刻，从而形成定位填充接触体8，以同时暴露多数的栅极3与形成在栅极3与接合区5之间的表面。
参看图1f，将填充材料，优选多晶硅层9，以使定位填充接触体8填充的厚度沉积在所得基板构造上。
参看图1g，多晶硅层与第二BPSG层通过CMP过程抛光直到氮化物硬质掩膜3c暴露出来为止，从而在栅极3之间形成定位填充同质体9a，此定位填充同质体9a与栅极3接触，而与接合区5分开。此时，通过使用与对第一BPSG层进行CMP过程的相同泥浆来对多晶硅层与第二BPSG层进行CMP过程，亦即使用在CMP过程的酸性泥浆包括胶态二氧化硅研磨剂且具有约2-7的pH值。此外，为最小化氮化物硬质掩膜3c的损失，将0.1～3重量百分比的多环酸型材料，例如聚丙烯酸或聚乙二醇加至酸性泥浆中。
此处，由于使用有介于氧化物层与氮化物层之间的高抛光选择性的酸性泥浆来进行CMP过程，所以凹陷现象不会发生在包含填充材料的多晶硅层表面与包含绝缘中间层的BPSG层表面上。更详细地，凹陷现象不会发生在定位填充同质体9a与残留的第一BPSG层6的表面，因此不需要进行用来去除凹陷现象的其他过程。因此，可简化半导体制造方法，同时可防止在由剩余的抛光残留物所引起的凹陷区域内的错误。
然后，对所得的构造进行包括位线形成过程的以下过程，从而制造出半导体器件。
如上所述，依照本发明的制造半导体器件的方法，通过使用对于氮化物层具有高抛光选择性的酸性泥浆来对包括绝缘中间层材料的第一BPSG层进行CMP过程。此外，在进行CMP过程后，将第二BPSG层沉积，使得去除在晶胞区与周围区之间的阶段差，因而简化半导体的制造过程。
此外，依照本发明的制造半导体器件的方法，当形成定位填充同质体时，通过使用酸性泥浆来对多晶硅层与BPSG层进行CMP过程，因此可防止或被最小化发生在多晶硅层与BPSG层的凹陷现象，从而改进半导体器件的产率。
尽管为示例性的目的，已经描述了本发明的优选实施方案，但是本领域的普通技术人员应当理解在不违背权利要求书中公开的本发明范围和精神的情况下，有可能对本发明作出各种修改、添加和取代。

Claims (9)

1.一种制造半导体器件的方法，所述方法包括下列步骤：
i)在半导体基板的上表面上形成具有氮化物硬质掩膜的栅极；
ii)在所述半导体基板表面上，在栅极之间形成接合区；
iii)在所得的半导体基板构造上形成第一BPSG层，使得栅极被第一BPSG层所覆盖；
iv)使用具有介于氧化物层与氮化物层之间的高抛光选择性的酸性泥浆对第一BPSG层进行化学机械抛光过程，使得每个栅极的氮化物硬质掩膜被曝露出来；
v)在已经通过化学机械抛光过程抛光的第一BPSG层上形成第二BPSG层；
vi)通过蚀刻第二BPSG层与第一BPSG层形成定位填充接触体，其同时曝露出形成在栅极之间的接合区；
vii)在所得的半导体基板构造上沉积多晶硅层，使得定位填充接触体充满多晶硅层；
viii)使用酸性泥浆对多晶硅层、第二BPSG层与氮化物硬质掩膜进行第二次化学机械抛光过程，使得定位填充同质体与栅极接触，同时被形成在栅极之间的接合区分开。
2.如权利要求1所述的方法，其中步骤iii)包括下列子步骤：沉积包括10～25体积百分比的硼与5～12体积百分比的磷，厚度为3000至6000的BPSG层，以及在温度为约700至900℃的蒸气氛围下，对所得的半导体基板构造退火10～30分钟，使得隙缝填充特性最大化。
3.如权利要求2所述的方法，其中在进行退火步骤以后，使用硫酸与过氧化氢进行清洁步骤。
4.如权利要求1所述的方法，其中在对第一BPSG层所进行的第一次化学机械抛光过程中使用的酸性泥浆包括胶态二氧化硅研磨剂，且具有约2-7的pH值。
5.如权利要求1所述的方法，其中将多环酸型材料加至酸性泥浆中，以改进对氮化物层的抛光选择性。
6.如权利要求5所述的方法，其中多环酸型材料包括聚丙烯酸或聚乙二醇。
7.如权利要求5所述的方法，其中将0.1～3重量百分比的多环酸型材料加入酸性泥浆中。
8.如权利要求1所述的方法，其中步骤v)包括下列子步骤：沉积厚度为500至3000的BPSG层，所述的BPSG层中包括2～10体积百分比的硼与1～5体积百分比的磷；以及在温度为低于750℃的蒸气氛围下，对所得的半导体基板构造退火10～30分钟，使得硼离子对于所得的半导体基板构造的扩散效应被最小化，同时尽可能显著减少热预算。
9.如权利要求1所述的方法，其中在对多晶硅层、第二BPSG层与氮化物硬质掩膜所进行的第二次化学机械抛光过程中使用的酸性泥浆包括胶态二氧化硅研磨剂且具有约2-7的pH值。
CNB2004100635720A 2003-10-31 2004-07-12 制造半导体器件的方法 Expired - Fee Related CN1324684C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0076583A KR100518233B1 (ko) 2003-10-31 2003-10-31 반도체 소자의 제조방법
KR76583/03 2003-10-31
KR76583/2003 2003-10-31

Publications (2)

Publication Number Publication Date
CN1612324A true CN1612324A (zh) 2005-05-04
CN1324684C CN1324684C (zh) 2007-07-04

Family

ID=34545635

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100635720A Expired - Fee Related CN1324684C (zh) 2003-10-31 2004-07-12 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7045450B2 (zh)
KR (1) KR100518233B1 (zh)
CN (1) CN1324684C (zh)
TW (1) TWI265561B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158593A (zh) * 2016-09-26 2016-11-23 上海先进半导体制造股份有限公司 制造半导体的工艺方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571655B1 (ko) * 2004-06-23 2006-04-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR100746628B1 (ko) * 2006-06-30 2007-08-08 주식회사 하이닉스반도체 반도체 소자의 층간 절연막 및 그 제조 방법
CN103021926B (zh) * 2012-12-24 2017-04-12 上海华虹宏力半导体制造有限公司 浅沟槽隔离结构的形成方法及存储器的形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532325B2 (ja) * 1995-07-21 2004-05-31 株式会社東芝 半導体記憶装置
US5889989A (en) * 1996-09-16 1999-03-30 The Research Foundation Of State University Of New York Load sharing controller for optimizing monetary cost
US5928959A (en) * 1997-09-30 1999-07-27 Siemens Aktiengesellschaft Dishing resistance
JPH11176773A (ja) * 1997-12-12 1999-07-02 Toshiba Corp 研磨方法
US6112225A (en) * 1998-03-30 2000-08-29 International Business Machines Corporation Task distribution processing system and the method for subscribing computers to perform computing tasks during idle time
US6100137A (en) * 1999-08-12 2000-08-08 Vanguard International Semiconductor Corporation Etch stop layer used for the fabrication of an overlying crown shaped storage node structure
US6200898B1 (en) * 1999-10-25 2001-03-13 Vanguard International Semiconductor Corporation Global planarization process for high step DRAM devices via use of HF vapor etching
US6486015B1 (en) * 2000-04-25 2002-11-26 Infineon Technologies Ag Low temperature carbon rich oxy-nitride for improved RIE selectivity
KR100348316B1 (ko) * 2000-10-18 2002-08-10 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2002261277A (ja) * 2001-03-06 2002-09-13 Toshiba Corp 半導体装置及びその製造方法
US6383863B1 (en) * 2001-09-27 2002-05-07 Taiwan Semiconductor Manufacturing Company Approach to integrate salicide gate for embedded DRAM devices
JP2003243504A (ja) * 2002-02-19 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158593A (zh) * 2016-09-26 2016-11-23 上海先进半导体制造股份有限公司 制造半导体的工艺方法

Also Published As

Publication number Publication date
CN1324684C (zh) 2007-07-04
US20050095834A1 (en) 2005-05-05
TW200515496A (en) 2005-05-01
US7045450B2 (en) 2006-05-16
TWI265561B (en) 2006-11-01
KR100518233B1 (ko) 2005-10-04
KR20050041416A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
KR100449948B1 (ko) 콘택저항을 감소시킨 콘택플러그 형성방법
TWI242797B (en) Method for forming self-aligned contact of semiconductor device
US20030003655A1 (en) Methods of forming DRAM cells
CN115188760B (zh) 半导体结构的形成方法
US6893937B1 (en) Method for preventing borderless contact to well leakage
KR100455724B1 (ko) 반도체소자의 플러그 형성방법
CN112909005B (zh) 一种三维存储器及其制备方法
CN1324684C (zh) 制造半导体器件的方法
CN1396646A (zh) 嵌入式存储器的接触插塞的制作方法
CN101604660A (zh) 台型半导体装置及其制造方法
US5457070A (en) Method of forming a step compensated semiconductor device
JP2001284273A (ja) 半球形グレーンの形成を抑制するポリマーを有するコンデンサの形成方法及びこれによって形成されたコンデンサ
KR100366614B1 (ko) 티형 트렌치 소자분리막 형성방법
JP2002222924A (ja) 半導体装置の製造方法
US7098515B1 (en) Semiconductor chip with borderless contact that avoids well leakage
KR100415519B1 (ko) 반도체 소자의 제조 방법
US20060154435A1 (en) Method of fabricating trench isolation for trench-capacitor dram devices
JPH1126576A (ja) 半導体装置及びその製造方法
TW468223B (en) Method for improving the planarization of inter layer dielectric layer
KR100286775B1 (ko) 에스오아이 소자의 제조방법
KR100832022B1 (ko) 반도체소자의 콘택플러그 형성 방법
KR100431815B1 (ko) 반도체소자의 제조방법
KR100275947B1 (ko) 반도체의커패시터제조방법
KR20050003297A (ko) 랜딩 플러그 제조 방법
KR20030055804A (ko) 비트라인 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070704

Termination date: 20130712