CN1611099A - 防止碑立现象形成的结构及其制造方法 - Google Patents

防止碑立现象形成的结构及其制造方法 Download PDF

Info

Publication number
CN1611099A
CN1611099A CNA028234189A CN02823418A CN1611099A CN 1611099 A CN1611099 A CN 1611099A CN A028234189 A CNA028234189 A CN A028234189A CN 02823418 A CN02823418 A CN 02823418A CN 1611099 A CN1611099 A CN 1611099A
Authority
CN
China
Prior art keywords
pad
terminal
substrate
group
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028234189A
Other languages
English (en)
Other versions
CN1307855C (zh
Inventor
C·弗洛伊德
M·科查诺夫斯基
G·希
M·特尔哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1611099A publication Critical patent/CN1611099A/zh
Application granted granted Critical
Publication of CN1307855C publication Critical patent/CN1307855C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明披露了一种例如印刷电路板(PCB)的衬底，其具有若干对焊盘，在所述焊盘上可以安装例如电容器的电子元件的端子。焊盘具有例如呈矩形、圆形或卵形的周边。在一个实施例中，为了减少在回流焊期间由于在焊盘上的焊锡焊脚的不均匀的加热而导致元件形成碑立现象的非对称的、横向的表面张力，焊盘之间的区域相对的每个焊盘的周边的边沿包含一个或多个缺口或凹口。还披露了一种电子装置、电子系统及其不同的制造方法。

Description

防止碑立现象形成的结构及其制造方法
技术领域
本发明涉及一种电子装置，更具体地说，本发明涉及防止碑立现象形成的结构及相关的制造方法。
背景技术
电子元件，例如集成电路(IC)、离散元件和无源元件，可以被在物理上和电气上与一个衬底例如印刷电路板(PCB)相连，从而形成电子装置。电子装置可以是电子系统的一部分。这里把电子系统广义地定义为包括电子装置的任何产品。
电子系统的例子包括计算机(例如台式机、膝上机、手持机、服务器、网络设备、路由器等)，无线通信装置(例如蜂窝电话、无绳电话、寻呼机、个人数字助理等等)，计算机相关的外围设备(例如打印机、扫描仪、监视器等等)，娱乐装置(例如电视机、收音机、立体声设备、磁带和小型盘播放器、录像机、便携式摄录一体机、MP3(活动图像专家组，音频层3)播放机、视频游戏机、洗衣机等等)及其类似物。
在电子系统领域内，在制造者当中具有一种不停的竞争压力，驱动提高他们的设备的性能和质量，同时降低产品成本。关于在衬底上的电子元件的封装，尤其如此，其中每个新的一代的板机的封装必须提供增加的性能和质量，同时一般具有较小的或更紧凑的尺寸。
衬底一般包括多个绝缘层和金属层，被选择地形成图案，以便提供金属互连线路(这里称为轨迹)，和被安装在衬底的一个或多个表面上的并在功能上通过轨迹互连的多个电子元件。布线轨迹一般传输在系统的电子元件之间传送的信号。
一种常规的用于在衬底上安装元件的方法被称为表面安装技术(SMT)。SMT元件具有被直接焊接在衬底的表面上的端子或引线(一般称为电接点、凸起或焊盘)。SMT元件被广泛地使用，这是因为它们具有小的尺寸并能够被简单地安装。
SMT元件的电接点和衬底的表面上的相应的导电安装或连接焊盘(也称为“焊区”)相连，以便在元件和衬底之间建立牢固的物理的和电气的连接。为了制造较高密度的PCB，已知的方法是表面安装小的无源元件，例如电容器、电阻和电感。所得的电子系统可以以较低的成本被制造，并具有更紧凑的尺寸，因此其具有更大的商业吸引力。
在SMT元件被安装在衬底上之前，衬底的焊盘被选择地涂上焊膏。接着，元件在衬底上被仔细地定位或“对齐”，使得其电端子和相应的衬底焊盘对准。最后，在被称为“回流焊”的操作中，元件端子和PCB焊盘被加热到使焊锡膏熔化的温度，使得端子和焊盘实现正确的电连接和物理连接。
如在下面将要详细讨论的，在当前使用的衬底焊盘结构上安装电子元件可以引起严重的制造缺陷。
由于上述的原因，并由于下面所述的当本领域的技术人员阅读和理解本说明时将认识到的其它原因，在本领域中非常需要一种用于把元件安装到衬底上的装置和方法，其以合理的生产成本，提供相对高的密度和高质量的互连。
附图说明
图1是现有技术的电子装置的一部分的侧视图，包括PCB，IC组件和两端子元件；
图2是现有技术的电子装置的一部分的顶视图，包括PCB，IC组件和两端子元件；
图3是沿着图2的虚线30取的图2所示的现有技术的电子装置的一部分的截面图；
图4是现有技术的电子装置的一部分的顶视图，包括一对矩形的焊盘和一个碑立状元件；
图5是沿着图4的虚线取的图4所示的现有技术的电子装置的截面图；
图6是现有技术的电子装置的一部分的顶视图，包括在元件安装区内的第一对半圆形焊盘和在其上已经安装有两端子元件的第二对半圆形焊盘；
图7是按照本发明的一个实施例的电子装置的一部分的顶视图，包括具有凹口的焊盘；
图8是沿着图7的虚线80取的图7所示的电子装置的截面图；
图9表示按照本发明的电子装置的一部分的顶视图，包括具有多个凹口的焊盘；
图10是按照本发明的电子装置的一部分的顶视图，包括具有多个凹口的椭圆形焊盘；
图11是按照本发明的一个实施例的电子装置的一部分的顶视图，包括具有基本上直的侧部的凹口；
图12是按照本发明的一个实施例的电子装置的一部分的顶视图，包括具有基本上半圆形的凹口的焊盘；
图13是按照本发明的一个实施例的电子装置的一部分的顶视图，其包括具有多个半圆形的凹口的焊盘；
图14表示在对一对焊盘呈潜在的碑立现象形成条件下安装的元件上作用的各个力，焊盘的周边的外边沿离开元件的各个边沿一个第一距离；
图15表示在对一对焊盘呈潜在的碑立现象形成条件下安装的元件上作用的各个力，焊盘的周边的外边沿离开元件的各个边沿一个第二距离；
图16表示在对一对焊盘呈潜在的碑立现象形成条件下安装的元件上作用的表面张力及其水平与垂直分量；以及
图17表示按照本发明的实施例用于在衬底表面上制造焊盘的方法，以及用于制造电子装置的方法。
具体实施方式
在下面的本发明的实施例的详细说明中，参照作为本说明的一部分的附图，附图中表示可以实施本发明的特定的优选实施例。这些实施例被足够详细地说明，从而使得本领域的技术人员能够实施本发明，并且应当理解，可以利用其它的实施例，不脱离本发明的构思和范围，可以在组成、步骤、机械和电气上进行改变。因此，下面的详细说明没有限制的意义，本发明的范围只由所附权利要求限定。
本发明对在电子元件被表面安装在衬底上时发生的回流焊的缺陷问题提供解决方案。在本发明中，形成不规则形状的焊盘，例如，在其周边包括凹口或缺口的焊盘。这里详细说明不同的实施例。
例如，一个实施例包括其焊盘结构减少不对称的、横向的表面张力的衬底，所述表面张力可以在回流焊期间由于焊盘上的焊料焊脚的不均匀的加热而使元件形成“碑立”(即竖着站立)。对着“焊盘之间的区域”的每个焊盘的周边(即在其上要安装一个元件的相关的一组焊盘之间的区域)包含一个或多个凹口或缺口。还说明电子装置、电子系统及其各种制造方法。
除去上述的优点之外，本发明的装置和方法可以和现有的封装技术兼容，因此以相当低的实施成本便能大大地改善质量，因而使得本发明的装置和方法在商业上具有竞争力。
图1是现有技术的电子装置1的侧视图，其包括PCB2，IC组件4以及两个端子的元件4。PCB2包括多个焊盘，例如焊盘10，其上可以安装IC组件，例如IC组件4。
PCB2还包括多个焊盘，例如焊盘20，其上例如可以安装元件14。
IC组件4包括多个凸起或端子，例如在IC组件4的表面上的端子6。被安装在PCB2上的IC组件4中的电子元件可以是任何类型的，例如微处理器或微控制器、存储电路、专用集成电路(ASIC)、数字信号处理器(DSP)、射频电路、放大器、功率变换器、滤波器、时钟电路等。
元件14包括多个凸起或端子，例如在元件14的表面上的端子16。虽然图1所示的端子16只设置在元件14的一个表面上，但是本领域的普通技术人员应当理解，端子16可以局部地或完全地向元件14的上表面延伸。另外，端子16可以完全地向着元件14的上表面延伸，然后局部地沿着元件14的上表面延伸，只要不同极性与/或功能的端子不信相互接触即可。上述的可以在元件上设置端子的不同的方式适用于本说明内说明的任何形式的端子，不管这种端子构成现有技术的电子装置的部分，还是构成按照本发明制成的电子装置的一部分。本发明不限于任何特定的布置、类型或端子或元件的几何形状。
IC组件4和元件14被物理地和电气地安装到PCB2上，它们代表大量的IC组件和元件。在熟知的处理中，焊锡膏被涂覆于IC组件端子6和元件端子16上，或者被涂覆于PCB的焊盘10和20上。接着，IC组件4的凸起6和PCB焊盘10对准，元件14的凸起16和PCB焊盘20对准。接着，整个电子装置1被加热到回流的温度，使焊锡熔化，并使电子装置1冷却。结果，一薄层焊锡8使每个IC组件端子6和其相关的PCB焊盘10相连，并且一薄层焊锡18使每个元件端子16和其相关的PCB焊盘20相连。
图2是现有技术的电子装置31的一部分的顶视图，其包括一对矩形焊盘32和两个端子的元件34。现有技术的电子装置的这个部分31例如可以来自图1所示的包括PCB2的电子装置1。元件34包括在元件34的底面上的一对端子35和36。(这些从图3可清楚地看出。)端子35和36被安装在PCB2的上表面上的各个焊盘32和33上。
图3是沿着图2的虚线30取的图2所示的现有技术的电子装置31的一部分的截面图。元件34包括在其下表面上的一对端子35和36，端子35和36分别通过焊锡层37、38和PCB2的上表面上的焊盘32、33相连。
图4是现有技术的电子装置41的一部分的顶视图，包括一对矩形的焊盘42、43和一个碑立状元件44。现有技术的电子装置41的这个部分和图2所示的类似，只是元件44处于升高的“碑立”的位置，这从图5可以看出，将在下面说明。
图5是沿着图4的虚线50取的图4所示的现有技术的电子装置41的截面图。元件44包括在其下表面上的一对端子45、46，端子45、46用于通过焊锡层47、48分别和PCB2的上表面上的焊盘42、43相连。不过，由于在回流焊阶段期间电子装置41的不均匀的加热，在焊锡层47熔化之前焊锡层48已经熔化。
结果(并且由于在回流处理期间电子装置经受的小的振动，更可能受到影响)，表面张力使得元件44沿箭头49所示的方向翻转或向上转动，使得在接着的回流焊和冷却阶段，元件44保持直立，因而端子45和焊锡层47完全脱离接触。这个断开的焊锡接点代表一种严重的质量缺陷。这种“碑立现象”缺陷有时可以手动地校正，但是却大大增加制造成本。
图6是现有技术的电子装置51的一部分的顶视图，包括在元件安装区内的第一对半圆形焊盘62、63和在其上已经安装有两端子元件54的第二对半圆形焊盘64、65。在现有技术的电子装置51中，每对半圆形焊盘(即焊盘62、63)被设置在PCB52的表面上，在焊盘之间的区域61的每一侧上的焊盘的直边彼此相对，焊盘的弯曲部分面离焊盘之间的区域61。元件54包括第一端子55和第二端子56，分别用于安装在焊盘64、65上。
图7是按照本发明的一个实施例的电子装置101的一部分的顶视图，包括在PCB102的元件安装区内的第一对相对的焊盘112和113，以及其上已经安装有两端子元件104的第二对相对的焊盘114、115。PCB102和元件104构成可以是一个电子系统的一部分的电子装置101。电子装置101可以包括IC(未示出)。
安装到PCB102上的元件104可以是任何类型的元件。在一个实施例中，其是无源表面安装技术(SMT)元件，例如电容器，电感器，或电阻，不过，也可以是其它种类的电气或电子装置，例如线圈、熔断器、小尺寸的晶体管、塑料导致的芯片载体、陶瓷芯片载体、小尺寸的IC，小尺寸的J引线组件、双直线组件、鸥翅组件等。
在图7所示的PCB102的位置，每个焊盘112-115具有一个不规则的区域。“不规则的区域”这里定义为这样一个区域，所述区域含有一个或多个凹口、缺口、槽、指状物、趾状物、切口、切缝、开跺口、曲折形、等。例如，作为说明性的而非限制性的例子，焊盘112包括呈在凸起121之间的凹口122形式的一个不规则的区域。同样，焊盘113包括在凸起126之间的凹口123。类似地，焊盘114和115分别包括凹口124和125。
在图7所示的实施例中，每个焊盘的不规则区比焊接区距离焊盘之间的区域(如上述的定义)较远。这里把焊接区定义为在焊接焊盘上的元件的端子的凸出部分。即，焊接区包括利用粘合剂例如焊料把元件端子固定到其上的焊盘的部分，不过焊接区还可以包括焊盘的不规则区的一个或多个凹口的部分，根据元件端子如何在焊盘上伸出而定。焊接区108和109被表示为用于图7所示的实施例。焊接区108、109要接收并且其上安装元件的相应的端子，例如元件104的端子105、106。应当理解，在其它的实施例中，焊接区108、109可以分别和凹口122、123重叠，根据元件端子例如端子105、106如何分别在焊盘112、113上伸出而定。
在图7所示的实施例中，每对焊盘(即焊盘112、113)被设置在PCB102的表面上，焊盘的直边在焊盘之间的区域107的每侧上彼此相对，焊盘的凹口侧(即不规则区)沿离开焊盘之间的区域的方向设置，并由焊盘区108、109和焊盘之间的区域107分开。
元件104包括第一端子105或或第二端子106，它们分别用于安装在焊盘114、115上。在这个实施例中，端子105的板外边沿(即距离焊盘之间的区域最远的边沿基本上和C形焊盘114的凹口的内边沿平直。这也可以从图8看出。类似地，端子106的板外边沿基本上和C形焊盘115的凹口122的内边沿平直。
换句话说，焊盘114的凹口124不和焊盘114的焊接区重叠(假定具有和焊盘112的焊接区108相同的几何形状)。同样，焊盘115的凹口125不和焊盘115的焊接区重叠(假定具有和焊盘113的焊接区109相同的几何形状)。
不过，在其它的实施例中，这些边沿不一定平直，并且元件端子的板外边沿可以和不规则区的一个或多个凹口重叠。另外，它们可以和图7相比位于更朝向焊盘之间的区域的位置。
此外，在这个实施例中，元件104的上下边沿(如图7看来)基本上和焊盘114、115的上下边沿平直。不过，在其它实施例中，这些边沿不必平直。
图8是沿着图7的虚线80取的图7所示的电子装置101的截面图。元件104包括在其下表面上的一对端子105、106。端子105、106通分别过焊锡层127、128和PCB102的上表面上的焊盘114、115相连。
图9表示按照本发明的电子装置201的一部分的顶视图，包括在PCB202上的元件安装区内的第一对焊盘212、213，以及其上安装有两端子元件的第二对焊盘214、215。
每个焊盘212-215包括多个凹口。例如，用于说明而不是限制，焊盘212包括在凸起和趾221之间的多个凹口222，焊盘214包括在凸起231之间的多个凸起232。类似地，焊盘213和215都包括多个凸起。
每对焊盘(即焊盘212和213)被设置在PCB202的表面上，焊盘的直边在焊盘之间的区域207的每侧上彼此相对，焊盘的凹口侧面离焊盘之间的区域207。
元件204包括第一端子205和第二端子206，它们分别用于安装在焊盘214、215上。
图10是按照本发明的电子装置241的一部分的顶视图，包括在PCB242的元件安装区中的第一对椭圆焊盘252和253，以及其上已经安装有两端子元件244的第二对椭圆焊盘254、255。虽然焊盘252、253被表示为具有基本上为圆形的周边(除去凹口之外)，焊盘252、253也可以是椭圆的。这里使用的术语“椭圆”指的是基本上圆形或卵形的。焊盘252、253也可以具有其它几何形状的周边，包括自由形状的周边。
每个焊盘252-255具有多个凹口。例如，用于说明而非限制，焊盘252包括在凸起261之间的多个凹口262。类似地，焊盘253、254、255的每一个包括多个凸起。
每对焊盘(即焊盘252，253)被设置在PCB242的表面上，焊盘的无凹口的一侧在焊盘之间的区域247的每侧上彼此相对，焊盘的有凹口的一侧面离焊盘之间的区域247。
元件244包括第一端子245和第二端子246，它们分别用于安装焊盘254、255。
图11是按照本发明的一个实施例的电子装置301的一部分的顶视图，包括在PCB302的元件安装区中的第一对焊盘312和313，以及其上已经安装有两端子元件304的第二对椭圆焊盘314、315。
如图11所示，每对焊盘312-315包括基本上为直边的槽或缺口。例如，用于说明而非限制，焊盘312包括槽308，焊盘313包括槽309。类似地，焊盘314、315的每一个都包括一个槽。槽的边可以具有直线以外的几何形状，包括弯曲的、有缺口的、曲折的、凹陷的、凸出的、锯齿的和自由形的。
每对焊盘(即焊盘312和313)被设置在PCB302的表面上，焊盘的无槽的一侧在焊盘之间的区域307的每一侧彼此面对，焊盘的有槽的一侧面离焊盘之间的区域307。
元件304包括第一端子305和第二端子306，它们分别用于安装在焊盘314、315上。
图12是按照本发明的一个实施例的电子装置351的一部分的顶视图，包括在PCB352的元件安装区中的第一对焊盘362和363，以及其上已经安装有两端子元件354的第二对椭固焊盘364、365。
每对焊盘362-365包括基本上为半圆形的凹口。例如，用于说明而非限制，焊盘362包括半圆形凹口358，焊盘363包括半圆形凹口359。类似地，焊盘364、365的每一个都包括一个半圆形凹口。凹口的边沿可以具有半圆形以外的几何形状，包括抛物线形的、卵形的、椭圆形的、曲折的、锯齿形的以及自由形状的。
每对焊盘(即焊盘362和363)被设置在PCB352的表面上，焊盘的无凹口的一侧在焊盘之间的区域357的每一侧彼此面对，焊盘的有凹口的一侧面离焊盘之间的区域357。
元件354包括第一端子355和第二端子356，它们分别用于安装在焊盘364、365上。
图13是按照本发明的一个实施例的电子装置401的一部分的顶视图，包括在PCB402的元件安装区中的第一对焊盘412和413，以及其上已经安装有两端子元件404的第二对焊盘414、415。
每对焊盘412-415包括多个基本上为半圆形的凹口。例如，用于说明而非限制，焊盘412包括两个半圆形凹口408，焊盘413包括两个半圆形凹口409。类似地，焊盘414、415的每一个都包括一对半圆形凹口。凹口的边沿可以具有半圆形以外的几何形状，包括抛物线形的、卵形的、椭圆形的、曲折的、锯齿形的以及自由形状的。
每对焊盘(即焊盘362和363)被设置在PCB402的表面上，焊盘的无凹口的一侧在焊盘之间的区域407的每一侧彼此面对，焊盘的有凹口的一侧面离焊盘之间的区域407。
元件404包括第一端子405和第二端子406，它们分别用于安装在焊盘414、415上。
图14表示在对一对焊盘502、503呈潜在的碑立现象形成条件下安装的元件上作用的各个力，焊盘的周边的外边沿离开元件的各个边沿为第一距离X1。表示元件501的矩形的高度在图14中被夸大了。假定表示焊盘502、503的两个薄的矩形位于PCB(未示出)的上表面上。假定元件501和焊盘502、503构成其一部分的电子装置正在进行回流焊，并假定在焊盘502上的一层焊锡膏504未熔化，还假定在焊盘503上的一层焊锡膏已经熔化，因而形成焊料焊脚505，其特征是在元件501的侧部向高处流动。这是经常引起碑立现象形成的情况，其理由将在下面讨论。
在受到形成碑立现象的力时，元件501将具有沿箭头512所示的方向围绕支点506顺时针转动的趋势。产生围绕所述支点的转矩的力包括：
FADH-在尚未回流的焊盘502上的焊锡膏504和元件501之间的粘附力。这个力在元件501上施加一个反时针转矩。
FN-由重力产生的元件501的法向力，在元件501上施加反时针转矩。
FHP1-在焊锡焊脚505中的熔融的焊锡在元件501的侧壁上的流体静压力，在元件501上施加反时针转矩。FHP1代表由括号511包括的流体静压力矢量之和。
FST1-在元件501的右侧上施加的焊锡焊脚505的表面张力，其方向基本上是焊锡的外表面的切向。(也见图16。)焊锡焊脚505和元件501构成一个等于θ1的接触角。表面张力FST1可被分解为两个矢量，入下面参照图16详细说明的。这个力的一个矢量(FST1*COS(θ1)没有转矩臂，因为其指向下方，沿负Y方向指向支点506，因而对元件501的转动没有效果。这个力的第二个矢量(FST1*SIN(θ1)沿X方向作用。这个矢量的作用使元件501围绕支点506沿顺时针方向转动。
在图14所示的示意图中，支点406和焊盘503的右边沿之间的距离是X1。由图15可以看出，通过有效地缩短这个距离，角θ的大小减小，沿X方向作用的矢量的大小被减小，因而元件形成碑立现象的顷向被大大减小。
图15表示在对一对焊盘522、523呈潜在的碑立现象形成条件下安装的元件上作用的各个力，焊盘的周边的外边沿离开元件的各个边沿为第二距离X2。图15的条件基本上和图14所示的相同，包括：假定在焊盘522上的焊锡膏524未熔化，在焊盘523上的焊锡膏已经熔化而形成焊锡焊脚525。
在图15中，力FADH和FN基本上保持的图14相同。不过，由括号521内的流体静压力的矢量和表示的流体静压力FST2将略小于图14的流体静压力FST1，这是因为X2小于图14中的X1。
此外，表面张力FST2的角度θ2被减小，因而沿X方向作用的矢量的大小被减小。因为对于图15所示的条件作用在元件501上的转矩的和产生减小的顺时针转矩(即沿箭头512所示的方向)，元件501形成碑立现象的可能较小。
通过减小焊锡焊盘506延伸的超过元件501的边沿的距离X2，接触角θ2被减小。因为接触角θ2被减小，产生顺时针转动的力，即FST2*SINθ2被减小。这使得形成碑立现象的可能性减小。
图16表示在对一对焊盘542、543呈潜在的碑立现象形成条件下安装的元件541上作用的表面张力FST及其水平与垂直分量。假定在焊盘542上的一层焊锡膏544未熔化，并假定焊锡膏533已经熔化而形成焊锡焊脚545。为了便于理解，图16中以虚线轮廓示出了元件541、焊盘542和543以及焊锡膏层544的结构，因为图16主要强调力FST及其X、Y分量。
表面张力FST是一个基本上沿暴露的熔融焊锡焊脚545的外表面的切向的拉力。FST从元件541的右侧向外形成一个角度θ。FST可以分解成X分量，由FST*SINθ表示，和Y分量，由FST*CONθ表示。
图17表示按照本发明的实施例用于在衬底表面上制造焊盘的方法，以及用于制造电子装置的方法。
601到605限定了一种用于在衬底的表面上制造焊盘的方法。该方法在601开始。
在603，在衬底例如PCB的表面上制造多组焊盘。每组焊盘可以具有两个或或多个焊盘。每个焊盘的用途是接收元件的各个端子。一般地说，一组焊盘用于每个要在衬底上安装的元件。每组焊盘的数量取决于每个元件的端子的数量。对于无源元件，例如电容器，具有两个端子，每组包括一对焊盘。每个焊盘具有一个周边，其可以是任何合适的形状的，其中包括但不限于：矩形、圆形、卵形、自由形图案以及上述形状的任何组合。
在605，在不和焊盘之间的区域连接的周边的部分在每个焊盘的周边形成一个或多个凹口、缺口、切口、槽及其类似物。例如，所述的周边部分是焊盘之间的区域的板外部分。
601到607限定了一种用于制造电子装置的方法，其中601到605可以基本上和上述的相同。
在607，元件被安装在每组焊盘上。在一组中的每个焊盘在焊盘的连接区内和元件的各个端子相连。可以通过任何合适的方法，包括焊接，使用上述的熟知的回流焊接方法，使端子和其焊盘相连。
元件可以是任何类型的电气元件，例如上述的那些。在一个实施例中，元件是所谓的0508电容器，即50密耳(1.27mm)宽，80密耳(2.032mm)长的电容器，本发明的教导也可以用于较小的SMT无源元件，例如0201(20密耳×10密耳)和0402(40密耳×20密耳)元件。还可以利用较大的SMT无源元件，例如0603(60密耳×30密耳)和1210(120密耳×100密耳)元件。这些元件的尺寸只是说明性的，而非限制性的。
应当理解，PCB可以包括不同类型的元件，并且可以包括每个类型的多个元件，根据所需的功能而定。
所述方法在609结束。
参照图17所述的操作可以用和此处所述的顺序不同的顺序进行。
结论
本发明大大改善了电子元件例如SMT无源元件的电接点和衬底例如印刷电路板上相应的焊盘之间的焊接连接的可靠性。
本发明披露了一种能够减少可以引起元件形成“碑立现象”的非对称的横向表面张力的焊盘结构。在一个实施例中，每个焊盘的对着焊盘之间的区域的周边包含一个或多个凹口或缺口。
通过这样形成焊盘，使得减小接触角(在元件和熔融的焊锡焊脚之间)，使元件转动的表面张力的分量被减小。这解决了许多大的制造缺陷问题，同时使得PCB不动产和PCB的制造成本被保持为最小。这具有使得在元件和PCB衬底之间不易产生缺陷的综合效果，因而确保电子装置以及包括这种电子装置的任何电子系统的较大的可靠性。
如本说明所述，本发明可以以许多不同的实施例来实施，包括用于制造衬底的方法，用于制造电子装置、衬底、电子组件和电子系统的方法。对于本领域的普通技术人员，显然可以作出许多其它的实施例。元件、部件、几何形状、结构、尺寸和操作顺序都可以被改变，以便适合于特定的产品和封装要求。
虽然在本说明中说明了只有两个端子的元件，但本发明不限于只具有两个端子的元件。许多类型的元件，包括无源元件，可以包括两个以上的端子，本发明的方案可被容易地扩展到适应这种元件的元件-安装领域。例如，本发明可用于安装四脚扁平组件、双直列组件、鸥翅组件、0402阵列(即两个或多个0402元件连接在一起)，等等。
附图中所示的不同的元件仅仅是说明性的，而未按比例绘制。其中的某些元件可能被夸大了，而另一些可能被缩小了。附图只用于说明本发明的各种不同的实施例，这些实施例本领域普通技术人员应当能够理解和实施。
虽然说明了本发明的一些特定的实施例，本领域普通技术人员应当理解，利用其它的实施例也可以实现相同的目的。本说明旨在覆盖本发明的任何适应性修改和改变。因此，显然，本发明只由所附权利要求及其等效物限定。

Claims (31)

1.一种包括多个相对的组的焊盘的衬底，在一组中的每个焊盘用于接收在衬底的连接区内的电子元件的各个端子，每组中的至少一个焊盘具有一个不规则的区域。
2.如权利要求1所述的衬底，其特征在于，每组焊盘具有焊盘之间的区域，其中所述不规则区域被设置距离焊盘之间的区域比连接区距离焊盘之间的区域较远。
3.如权利要求1所述的衬底，其特征在于，每组包括两个焊盘，每个焊盘具有一个不规则的区域。
4.如权利要求1所述的衬底，其特征在于，不规则的区域具有从包括一个或多个凹口、缺口、槽、指状物、趾状物、切口、跺口和曲折形的组中选择的几何形状。
5.一种包括多对焊盘的衬底，每对焊盘用于接收电子元件的各个端子，每个焊盘包括至少一个缺口。
6.如权利要求5所述的衬底，其特征在于，每对焊盘具有焊盘之间的区域，其中一对焊盘的每个焊盘的至少一个缺口布置在离开焊盘之间的区域的方向上。
7.如权利要求5所述的衬底，其特征在于，每个焊盘包括多个缺口。
8.如权利要求5所述的衬底，其特征在于，每个焊盘用于接收在连接区内的电子元件的各个端子，其中所述连接区域和所述至少一个缺口不重叠。
9.一种电子装置，包括：
具有多组焊盘的衬底，每个焊盘具有其中包括至少一个凹口的周边；以及
被安装在每组焊盘上的元件，在一组中的每个焊盘和元件的各个端子相连。
10.如权利要求9所述的电子装置，其特征在于，所述每组包括两个焊盘。
11.如权利要求9所述的电子装置，其特征在于，每个焊盘包括多个凹口。
12.如权利要求9所述的电子装置，其特征在于，每个焊盘和连接区内的各个端子相连，其中所述连接区和所述至少一个凹口不重叠。
13.如权利要求9所述的电子装置，其特征在于，所述元件从包括电容器、电感器、电阻、熔断器、晶体管和集成电路的组中选择。
14.一种包括电子装置的电子系统，包括：
具有多组焊盘的衬底，每个焊盘具有其中包括至少一个凹口的周边；以及安装在每个焊盘上的电子元件，在一组中的每个焊盘和电子元件的各个端子相连。
15.如权利要求14所述的电子系统，其特征在于，每组包括两个焊盘。
16.如权利要求14所述的电子系统，其特征在于，每个焊盘包括多个凹口。
17.如权利要求14所述的电子系统，其特征在于，每个焊盘和连接区内的各个端子相连，其中所述连接区和所述至少一个凹口不重叠。
18.如权利要求14所述的电子系统，其特征在于，所述元件从包括电容器、电感器、电阻、熔断器、晶体管和集成电路的组中选择。
19.一种方法，包括：
在衬底的表面上制造多组焊盘，每个焊盘具有一个周边，每组中的每个焊盘用于接收电子元件的各个端子；以及
在每个焊盘的周边形成至少一个凹口。
20.如权利要求19所述的方法，其特征在于，每组焊盘包括两个焊盘。
21.如权利要求19所述的方法，其特征在于，所述形成包括在每个焊盘的周边形成多个凹口。
22.如权利要求19所述的方法，其特征在于，每组焊盘包括一个焊盘之间的区域，其中的形成包括在和焊盘之间的区域不相连的周边的部分形成至少一个凹口。
23.如权利要求19所述的方法，其特征在于，每组焊盘包括一个焊盘之间的区域，其中的形成包括在焊盘之间的区域的板外部分形成至少一个凹口。
24.如权利要求19所述的方法，其特征在于，所述周边具有从包括矩形、圆形、卵形、自由形图案或这些的组合的组中选择的几何图案。
25.一种方法，包括：
在衬底的表面上制造多组焊盘，每个焊盘具有周边；
在每个焊盘的周边内形成至少一个缺口；以及
在每组焊盘上安装一个元件，在一组中的每个焊盘在焊盘的连接区和元件的各个端子相连。
26.如权利要求25所述的方法，其特征在于，每组包括两个焊盘。
27.如权利要求25所述的方法，其特征在于，形成包括在每个焊盘的周边内形成多个缺口。
28.如权利要求25所述的方法，其特征在于，形成包括在和焊盘之间的区域不相连的周边的部分形成至少一个缺口。
29.如权利要求25所述的方法，其特征在于，形成包括在连接区的板外部分形成至少一个缺口。
30.如权利要求25所述的方法，其特征在于，所述周边具有从包括矩形、圆形、卵形、自由形图案或这些的组合的组中选择的几何图案。
31.如权利要求25所述的方法，其特征在于，所述元件从包括电容器、电感器、电阻、熔断器、晶体管和集成电路的组中选择。
CNB028234189A 2001-09-26 2002-09-25 防止碑立现象形成的结构及其制造方法 Expired - Fee Related CN1307855C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/964,234 US6566611B2 (en) 2001-09-26 2001-09-26 Anti-tombstoning structures and methods of manufacture
US09/964,234 2001-09-26

Publications (2)

Publication Number Publication Date
CN1611099A true CN1611099A (zh) 2005-04-27
CN1307855C CN1307855C (zh) 2007-03-28

Family

ID=25508293

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028234189A Expired - Fee Related CN1307855C (zh) 2001-09-26 2002-09-25 防止碑立现象形成的结构及其制造方法

Country Status (6)

Country Link
US (1) US6566611B2 (zh)
EP (1) EP1433367A2 (zh)
CN (1) CN1307855C (zh)
AU (1) AU2002361563A1 (zh)
MY (1) MY126168A (zh)
WO (1) WO2003036689A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925262A (zh) * 2010-08-02 2010-12-22 深圳和而泰智能控制股份有限公司 钢网及印刷电路板
CN105792511A (zh) * 2016-03-30 2016-07-20 努比亚技术有限公司 一种焊盘兼容结构以及pcb板
CN105792512A (zh) * 2016-03-31 2016-07-20 努比亚技术有限公司 一种焊盘加固结构
CN108289390A (zh) * 2018-03-21 2018-07-17 上海飞骧电子科技有限公司 解决小型阻容元件立碑的载板设计、封装方法及载板
CN113574657A (zh) * 2019-03-25 2021-10-29 三菱电机株式会社 印刷布线板以及电子设备
WO2024050814A1 (zh) * 2022-09-09 2024-03-14 京东方科技集团股份有限公司 布线基板及其制造方法、电子装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509530B2 (en) * 2001-06-22 2003-01-21 Intel Corporation Via intersect pad for electronic components and methods of manufacture
JP3750650B2 (ja) * 2001-12-05 2006-03-01 株式会社村田製作所 回路基板装置
US7084353B1 (en) * 2002-12-11 2006-08-01 Emc Corporation Techniques for mounting a circuit board component to a circuit board
TWI245597B (en) * 2003-06-30 2005-12-11 Siliconware Precision Industries Co Ltd Printed circuit boards and method for fabricating the same
US7295445B2 (en) * 2004-09-30 2007-11-13 Intel Corporation Holder for surface mount device during reflow
JP2006210480A (ja) * 2005-01-26 2006-08-10 Nec Electronics Corp 電子回路基板
WO2006104032A1 (ja) * 2005-03-29 2006-10-05 Murata Manufacturing Co., Ltd. 電子部品の実装構造
JP4734995B2 (ja) * 2005-03-29 2011-07-27 ミツミ電機株式会社 ランド構造及びプリント配線板並びに電子装置
JP2007067019A (ja) * 2005-08-29 2007-03-15 Kyocera Corp 回路基板、電子機器、及び回路基板の製造方法
JP2007258605A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
JP2008227183A (ja) * 2007-03-13 2008-09-25 Fujitsu Ltd プリント基板ユニットおよびプリント配線板
TWI347661B (en) * 2007-04-12 2011-08-21 Siliconware Precision Industries Co Ltd Semiconductor device incorporating an electronic component and fabrication method thereof
JP4962217B2 (ja) * 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法
US7911803B2 (en) * 2007-10-16 2011-03-22 International Business Machines Corporation Current distribution structure and method
US20090189298A1 (en) * 2008-01-28 2009-07-30 Fu-Chung Wu Bonding pad structure and debug method thereof
CN101578007B (zh) * 2008-05-08 2012-05-30 鸿富锦精密工业（深圳）有限公司 焊盘及其应用的电路板
US8085550B2 (en) * 2009-03-24 2011-12-27 International Business Machines Corporation Implementing enhanced solder joint robustness for SMT pad structure
US20110278054A1 (en) * 2010-05-14 2011-11-17 I-Tseng Lee Circuit board with notched conductor pads
KR101383137B1 (ko) * 2010-05-26 2014-04-09 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
JP2012119637A (ja) * 2010-12-03 2012-06-21 Sumitomo Electric Device Innovations Inc 光半導体装置の製造方法
US9241408B2 (en) * 2010-12-28 2016-01-19 Murata Manufacturing Co., Ltd. Electronic component
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
WO2013179287A1 (en) 2012-05-29 2013-12-05 Essence Solar Solutions Ltd. Photovoltaic module assembly
US20150313005A1 (en) * 2012-06-15 2015-10-29 Hitachi, Ltd. Printed circuit board
JP6332958B2 (ja) * 2013-12-18 2018-05-30 キヤノン株式会社 電子部品の実装構造及びプリント配線板並びに電子機器
US11172569B2 (en) 2013-12-31 2021-11-09 Tai-Saw Technology Co., Ltd. Strip for an electronic device and manufacturing method thereof
TWI505380B (zh) * 2013-12-31 2015-10-21 Tai Saw Technology Co Ltd 導電封裝結構及其製造方法
AT515446B1 (de) * 2014-03-07 2019-12-15 Zkw Group Gmbh Strukturierung der Lötstoppmaske von Leiterplatten zur Verbesserung der Lötergebnisse
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
AT516750B1 (de) * 2014-12-18 2016-08-15 Zizala Lichtsysteme Gmbh Verfahren zur Voidreduktion in Lötstellen
WO2017165525A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
CN112567896B (zh) * 2018-08-24 2024-04-26 索尼公司 用于表面安装部件的连接盘
JP7168483B2 (ja) * 2019-02-12 2022-11-09 アルプスアルパイン株式会社 スイッチ装置及びスイッチ装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566005A (en) 1969-03-04 1971-02-23 North American Rockwell Circuit board with weld locations and process for producing the circuit board
US5304743A (en) 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
US5311405A (en) * 1993-08-02 1994-05-10 Motorola, Inc. Method and apparatus for aligning and attaching a surface mount component
US5453581A (en) * 1993-08-30 1995-09-26 Motorola, Inc. Pad arrangement for surface mount components
SE502224C2 (sv) * 1994-01-14 1995-09-18 Xicon Ab Mönsterkort med särskilt utformade anslutningsöar
US5875102A (en) 1995-12-20 1999-02-23 Intel Corporation Eclipse via in pad structure
US5796589A (en) 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
US5683788A (en) * 1996-01-29 1997-11-04 Dell Usa, L.P. Apparatus for multi-component PCB mounting
US6091155A (en) 1996-02-23 2000-07-18 Silicon Graphics, Inc. BGA land pattern
US6192580B1 (en) 1996-12-05 2001-02-27 Oki Electric Industry Co., Ltd. Method of making laminate printed circuit board with leads for plating
GB9626754D0 (en) 1996-12-23 1997-02-12 Northern Telecom Ltd A pseudo duplex scheme
US6169253B1 (en) 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
US6288906B1 (en) 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
JP3343730B2 (ja) 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925262A (zh) * 2010-08-02 2010-12-22 深圳和而泰智能控制股份有限公司 钢网及印刷电路板
CN105792511A (zh) * 2016-03-30 2016-07-20 努比亚技术有限公司 一种焊盘兼容结构以及pcb板
CN105792512A (zh) * 2016-03-31 2016-07-20 努比亚技术有限公司 一种焊盘加固结构
CN108289390A (zh) * 2018-03-21 2018-07-17 上海飞骧电子科技有限公司 解决小型阻容元件立碑的载板设计、封装方法及载板
CN113574657A (zh) * 2019-03-25 2021-10-29 三菱电机株式会社 印刷布线板以及电子设备
WO2024050814A1 (zh) * 2022-09-09 2024-03-14 京东方科技集团股份有限公司 布线基板及其制造方法、电子装置

Also Published As

Publication number Publication date
US20030056975A1 (en) 2003-03-27
US6566611B2 (en) 2003-05-20
EP1433367A2 (en) 2004-06-30
WO2003036689A3 (en) 2003-10-16
CN1307855C (zh) 2007-03-28
MY126168A (en) 2006-09-29
WO2003036689A2 (en) 2003-05-01
AU2002361563A1 (en) 2003-05-06

Similar Documents

Publication Publication Date Title
CN1611099A (zh) 防止碑立现象形成的结构及其制造方法
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1199268C (zh) 半导体装置及其制造方法
CN1183593C (zh) 半导体装置
CN1339243A (zh) 布线基板、半导体装置及其制造、检测和安装方法、电路基板和电子装置
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1956627A (zh) 印刷电路板、其制造方法以及电子装置
CN1526166A (zh) 具有高密度互连的电子封装件和相关方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1681374A (zh) 三维装配结构及其制造方法
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1505150A (zh) 半导体装置及其制造方法
CN1942047A (zh) 印刷线路板及印刷线路板的制造方法
CN1521842A (zh) 电子部件的安装体及其制造方法
CN1763933A (zh) 印刷电路板与引入其的电路单元
CN1577840A (zh) 半导体器件的堆叠封装
CN1348605A (zh) 集成电路装置
CN1701437A (zh) 电子装置
CN1734757A (zh) 电子回路装置
CN1294652C (zh) 半导体器件及其制造方法
CN1254860C (zh) 电路装置的制造方法
US7994428B2 (en) Electronic carrier board
CN1945821A (zh) 半导体器件和半导体器件制造方法
CN1719604A (zh) 用于安装半导体的布线衬底及其制造方法和半导体组件
CN2681524Y (zh) 线路载板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20120925