CN1610007A - 单级晶体管与反熔丝串联接入电源间的反熔丝编程电路 - Google Patents

单级晶体管与反熔丝串联接入电源间的反熔丝编程电路 Download PDF

Info

Publication number
CN1610007A
CN1610007A CN200410095994.6A CN200410095994A CN1610007A CN 1610007 A CN1610007 A CN 1610007A CN 200410095994 A CN200410095994 A CN 200410095994A CN 1610007 A CN1610007 A CN 1610007A
Authority
CN
China
Prior art keywords
transistor
fuse
programming
antifuse
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200410095994.6A
Other languages
English (en)
Other versions
CN100448011C (zh
Inventor
高井康浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1610007A publication Critical patent/CN1610007A/zh
Application granted granted Critical
Publication of CN100448011C publication Critical patent/CN100448011C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/763—E-fuses, e.g. electric fuses or antifuses, floating gate transistors

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

一种反熔丝编程电路，包括多个反熔丝、用来从多个反熔丝中选择编程的反熔丝的第一晶体管、以及第二晶体管。用来选择反熔丝的选择信号施加在第一晶体管的栅极，以及第一电源连接在第一晶体管的源极。另外，第二电源连接在第二晶体管的漏极，第一晶体管的漏极连接第二晶体管的源极。最后，编程电压施加在反熔丝的一端，第一晶体管的漏极连接在反熔丝的另一端。

Description

单级晶体管与反熔丝串联接入电源间的反熔丝编程电路
技术领域
本发明涉及半导体存储设备的反熔丝编程电路(antifuseprogramming circuit)。
背景技术
在半导体存储设备中，传统的提高生产率的方法是利用备用存储单元替换由于故障而损坏的存储单元。
如图1所示，已经提出了一种技术作为此类方法例子，其中所施加的高压是来自编程(破坏)反熔丝外部的技术，(例如，参见2000IEEEInternational Solid-State Circuits Conference，ISSCC2000/SESSION 24/DRAM/Paper WP 24.8，pp.406-407)。可替换的，如图2所示，已经提出了一种所施加的电压是内部生成的负电压的方法，(例如，参见2001 Symposium on VLSI Circuits，Digest of TechnicalPapers，“A Post-Package Bit-Repair Scheme Using Static Latcheswith Bipolar-Voltage Programmable Antifuse Circuits forHigh-Density DRAMs，”pp.67-68)。
在图1中，在编程期间，VPRG节点处于高电压VPP，其与VDD相等或高于VDD，并且在晶体管M21的栅极上施加选择信号SEL。此时，被M21选择的反熔丝AF的节点L0处于VSS，因此反熔丝AF被编程。由于晶体管M21是截止的，所以没有被选中的反熔丝节点N3处于VDD。在相等或高于VDD-VTN的电平上，NMOS M26处于截止状态，因此也没有进行编程。另外，在两端均被编程和导通的反熔丝AF中，NMOS M26保持截止状态直至节点L0处于VPP电平，并且因此也没有漏电流出。基本上，PMOS M25具有对未损坏的反熔丝的节点L0充电至VPP-VTN的功能，并且可以在反熔丝的两端释放电压差异，并且NMOS M26具有阻塞功能，使得漏电流不流过已损坏的反熔丝。
图2是根据图1所示的极性相反的情况。
在日本专利特开平2001-243787(第1页，图1)中，已经披露了这样一种技术，在施加负电压的编程电路中，负电压生成装置的输出端是接地的。
为了对反熔丝进行编程，必须施加高电压并使电流流动。在上述说明的现有技术中，在编程时，两级晶体管与反熔丝是串联接入电源的两端的(图1中的NMOS M21和NMOS M26，图2中的NMOS M33和NMOS M38)。因此，如果下降的电压被抑制并且当前电容是安全的，晶体管所占的空间就会变大。
在如图1所示的现有技术的实例中，去掉NMOS M26以只保留一个晶体管装置，所述晶体管装置当节点L0(N3)变为VPRG，连接VDDD的PMOS M25将不会截止，并且漏电流将在VPRG-VDD之间流过。结果，随着存在在芯片上的多重反熔丝的编程的进行，电压VPP(VPRG)将会下降，并且所施加的电压和电流也因此下降，妨碍了反熔丝编程的稳定性。
发明内容
本发明的目的是提供一种反熔丝编程电路，其提供一种通过既允许稳定的反熔丝编程又减少电路中元件的数目来克服上述说明过的已有技术缺陷的解决手段。
为了达到上述目的，本发明采用了下述结构。本发明的反熔丝编程电路包括：多个反熔丝，第一晶体管，从多个反熔丝中选择被编程的反熔丝，以及第二晶体管。用于选择反熔丝的选择信号施加在第一晶体管的栅极上，并且第一电源连接在第一晶体管的源极。第二电源，连接在第二晶体管的漏极，以及第一晶体管的漏极连接在第二晶体管的源极。编程电压施加在反熔丝的一端，第一晶体管的漏极连接在反熔丝的另一端。
如前面已经解释过的，本发明提供了一个单级晶体管，在编程中，其与一个反熔丝与串联接入电源间，因此能够抑制晶体管所占的空间大小，更加有效地利用有限的空间。
本发明的上述和其他目的、特征和优点，将通过下面的描述更加清晰，结合引用相关附图，其描述了本发明的具体实施方式。
附图说明
图1为反熔丝编程电路的现有技术的第一个实例的电路图。
图2为反熔丝编程电路的现有技术的第二个实例的电路图。
图3为本发明的反熔丝编程电路的第一个实施例的电路图。
图4为本发明的反熔丝编程电路的第一个实施例的改进的电路图。
图5为本发明的反熔丝编程电路的第二个实施例的电路图。
图6为本发明的反熔丝编程电路的第二个实施例的改进的电路图。
具体实施方式
如图3所示，在第一个实施例中，本发明的反熔丝编程电路包括：多个反熔丝、用于从多个反熔丝中选择被编程的反熔丝AF的第一晶体管M1、以及第二晶体管M2。用来选择反熔丝AF的选择信号SEL施加在第一晶体管M1的栅极上，第一电源VBB连接在第一晶体管M1的源极。第二电源VDD连接在第二晶体管M2的漏极，第一晶体管M1的漏极连接在第二晶体管M2的源极。编程电压VPP施加在反熔丝AF的一端，第一晶体管M1的漏极连接在反熔丝AF的另一端。
如图5所示，在第二个实施例中，本发明的反熔丝编程电路包括：多个反熔丝，从多个反熔丝中选择被编程的反熔丝AF的第一晶体管M15，以及第二晶体管M16。用来选择反熔丝AF的选择信号SELB施加在第一晶体管M15的栅极上，第一编程电压VPP施加在第一晶体管M15的源极。第一电源VSS连接在第二晶体管M16的漏极，第一晶体管M15的漏极连接在第二晶体管M16的源极。第二编程电源(VBB)连接在反熔丝AF的一端，第一晶体管M15的漏极连接在反熔丝AF的另一端。
第一实施例
图3为本发明的反熔丝编程电路的第一个实施例的电路图。
在图3中，AF为一反熔丝，其中施加在其一端的编程电压VPP与VDD相比为高电压。M1为一NMOS晶体管，其中用来选择反熔丝AF的选择信号SEL施加在栅极上。反熔丝AF的另一端连接在M1的漏极，电源VBB(具有比接地电压更低的电压)连接在M1的源极。M2为一NMOS晶体管，其中低于编程电压VPP的电源电压VDD被施加在其漏极上，第一晶体管M1的漏极连接源极。M3和M4是晶体管，它们形成了反相器。选择信号SEL作为反相器的输入，这些反相器的输出节点N1被连接到晶体管M2的栅极。
当在这种结构的反熔丝编程电路中编程一个所选的反熔丝AF时，VDD电平的电压作为选择信号SEL被施加在晶体管M1的栅极，于是晶体管M1被导通。结果，比接地电压低的电压VBB施加在反熔丝AF的一端。电压VPP施加在所选的反熔丝AF的另一端，反熔丝AF因此被编程。
另一方面，当反熔丝AF没有被选择时，电压VBB(低电平)作为不选择信号SEL施加在晶体管M1的栅极，晶体管M1因此截止。另外，提供高电平作为反相器M3和M4的输出节点N1的输出。这样，VDD被施加在作为反熔丝AF的一端的节点L0上，并且因此即使高压编程电压VPP施加在反熔丝AF的另一端反熔丝AF也不会被编程。
在反熔丝AF被编程后，如果VBB电平的不选择信号SEL施加在晶体管M1的栅极，晶体管M1断开，进一步地，高电平电压作为反相器M3和M4的节点N1的输出被提供。然而，高压编程电压VPP施加在节点L0上，借此晶体管M2截止，漏电流不会流经晶体管M2。这样，编程电压VPP不会发生降低。
因此M2就具有了PMOS25和NMOS26所提供的功能。在图1的已有技术的实例中，所述PMOS25对未损坏的反熔丝的节点L0充电至VPP-VTN，并在反熔丝的两端进行分压，NMOS26阻塞漏电流流经已损坏的反熔丝方向。
因此，本发明可以去除已有技术中必需的晶体管M26，把与反熔丝串联连接的晶体管的数目减少到仅仅一个。
另外，尽管NMOS M1需要大电容来编程反熔丝，NMOS M2的电容仅仅需要足够保持电压，因此可以具有小电容和占用小空间。
在普通操作过程中，有关反熔丝的损坏/未损坏的信息被存在锁存电路中，以提供每个反熔丝的稳定操作。例如，当引进电源时：信号SEL设置为高电压，并且晶体管M1导通；并且电压VDD施加在VPP节点，0伏被施加到VBB节点，借此，节点L0被预充电。当信号SEL随后变为低电压，晶体管M1截止，晶体管M2导通：未损坏的反熔丝的节点L0被充电至VDD-VTN，并且损坏的反熔丝的节点L0被充电至VDD；借此，节点L0的电平被放大，例如被差分放大器检测并保持在锁存器中。如果增加了逻辑电路，使得当SEL被设置为低电压时，节点N1也变为低电压，那么未损坏的反熔丝的节点L0的电平将保持0伏，差分放大器的裕量(margin)也会因此扩大。
图4示出了图3中晶体管M1的源极-漏极击穿电压不足的情况下，栅极连接在VDD的晶体管M9被连接在晶体管M2的源极和晶体管M1的漏极之间的电路。
第二实施例
图5为本发明的反熔丝编程电路的第二个实施例的电路图。
在图5中，AF为一反熔丝，一端连接在电压VBB(比接地电压更低的电压)。M15为一PMOS晶体管，用来选择反熔丝AF的选择信号SELB施加在其栅极上。高电压编程电压VPP连接在M15的源极，AF的另一端连接在M15的漏极。M16为一PMOS晶体管，电源VSS(0伏)施加在其漏极，并且晶体管M15的漏极和反熔丝AF的另一端都连接在其源极。M13和M14是晶体管形成了反相器。选择信号SELB施加在反相器的输入，反相器的输出节点N2连接在晶体管M16的栅极。
在这种反熔丝编程电路中编程一个所选的AF时，VSS(0伏)的电压作为选择信号SELB施加在晶体管M15的栅极，于是晶体管M15导通，电压VPP施加在所选的反熔丝AF的Hi端。比接地电压更低的电压VBB施加在反熔丝AF的另一端，借此反熔丝AF被编程。
另一方面，当反熔丝AF没有被选择时，VPP电平的高电压作为不选择信号SELB施加在晶体管M15的栅极，借此晶体管M15截止。另外，节点N2成为低电平，借此晶体管M16导通。反熔丝AF的节点Hi连接在VSS并且未选择反熔丝没有被编程。进一步地，此时，节点Hi截止，因为作为与|VTP|相等或小于|VTP|的电平，所述通过PMOS M16的栅极和源极的电压与-VTP相等或高于-VTP。
在反熔丝AF被编程后，即使当VPP电平的不选择信号SEL施加在晶体管M15的栅极，并且漏电流不流经晶体管M15时，操作也如上所述继续进行。由此，没有发生编程电压VPP的下降。
图6示出了图5中在晶体管M15的源极和漏极的击穿电压不足的情况下，栅极连接在0伏的晶体管M10被连接在晶体管M15的漏极和晶体管M16的源极的电路。
尽管在图5和图6中反熔丝AF的终端连接在电源，该终端也可以连接在VSS。
本发明的优选实施方式已经用特定细节所描述，这些描述仅仅出于举例说明目的，从而，应当理解可以做出各种修改和变化而不脱离其后权利要求的精神或范围。

Claims (10)

1、一种反熔丝编程电路，包括：
多个反熔丝；
第一晶体管，用来从所述多个反熔丝中选择编程的反熔丝；和
第二晶体管；
其中：
用来选择所述反熔丝的选择信号施加在所述第一晶体管的栅极上，第一电源连接在所述第一晶体管的源极；
第二电源连接在所述第二晶体管的漏极，所述第一晶体管的漏极连接在所述第二晶体管的源极；以及
编程电压施加在所述反熔丝的一端，所述第一晶体管的漏极连接在所述反熔丝的另一端。
2、如权利要求1所述的反熔丝编程电路，其特征在于，当所述反熔丝在编程状态、不选择信号作为输入施加在所述第一晶体管的栅极时，所述第一晶体管和所述第二晶体管都截止。
3、如权利要求1所述的反熔丝编程电路，其特征在于，当所述第一晶体管截止时，所述第二晶体管的漏极和栅极具有相同的电压。
4、如权利要求1所述的反熔丝编程电路，其特征在于，所述选择信号被反转并作为输入施加在所述第二晶体管的栅极。
5、如权利要求1所述的反熔丝编程电路，其特征在于，所述第一晶体管和所述第二晶体管具有相同的导电型。
6、一种反熔丝编程电路，包括：
多个反熔丝；
第一晶体管，用来从所述多个反熔丝中选择编程的反熔丝；和
第二晶体管；
其中：
用来选择所述反熔丝的选择信号施加在所述第一晶体管的栅极，第一编程电源连接在所述第一晶体管的源极；
第一电源连接在所述第二晶体管的漏极，所述第一晶体管的漏极连接所述第二晶体管的源极；以及
第二编程电源施加在所述反熔丝的一端，所述第一晶体管的漏极连接所述反熔丝的另一端。
7、如权利要求6所述的反熔丝编程电路，其特征在于，当不选择信号作为输入施加在所述第一晶体管的栅极时，所述第一晶体管截止。
8、如权利要求6所述的反熔丝编程电路，其特征在于，当所述第一晶体管截止时，所述第二晶体管的漏极和栅极具有相同的电压。
9、如权利要求6所述的反熔丝编程电路，其特征在于，所述选择信号被反转并作为输入施加在所述第二晶体管的栅极。
10、如权利要求6所述的反熔丝编程电路，其特征在于，所述第一晶体管和所述第二晶体管具有相同的导电型。
CNB2004100959946A 2003-10-07 2004-10-08 单级晶体管与反熔丝串联接入电源间的反熔丝编程电路 Expired - Fee Related CN100448011C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003348311A JP2005116048A (ja) 2003-10-07 2003-10-07 アンチフューズプログラミング回路
JP2003348311 2003-10-07

Publications (2)

Publication Number Publication Date
CN1610007A true CN1610007A (zh) 2005-04-27
CN100448011C CN100448011C (zh) 2008-12-31

Family

ID=34509707

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100959946A Expired - Fee Related CN100448011C (zh) 2003-10-07 2004-10-08 单级晶体管与反熔丝串联接入电源间的反熔丝编程电路

Country Status (6)

Country Link
US (1) US7180361B2 (zh)
JP (1) JP2005116048A (zh)
KR (1) KR100564973B1 (zh)
CN (1) CN100448011C (zh)
DE (1) DE102004048690A1 (zh)
TW (1) TWI256054B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067973B (zh) * 2006-05-17 2011-07-20 钰创科技股份有限公司 用于侦测与修复存储器的熔丝电路系统
CN102253648A (zh) * 2011-03-28 2011-11-23 崇贸科技股份有限公司 电源供应器控制器的微调电路
CN104425448A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种反熔丝结构

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7679426B2 (en) * 2005-01-19 2010-03-16 Hewlett-Packard Development Company, L.P. Transistor antifuse device
JP5082334B2 (ja) * 2006-08-18 2012-11-28 富士通セミコンダクター株式会社 電気ヒューズ回路、メモリ装置及び電子部品
JP4818024B2 (ja) * 2006-08-23 2011-11-16 株式会社東芝 半導体記憶装置
KR100845407B1 (ko) * 2007-02-16 2008-07-10 매그나칩 반도체 유한회사 원-타임-프로그래머블 셀 및 이를 구비하는 ｏｔｐ 메모리
US8724364B2 (en) * 2011-09-14 2014-05-13 Semiconductor Components Industries, Llc Electronic device including a nonvolatile memory structure having an antifuse component and a process of using the same
US9842802B2 (en) 2012-06-29 2017-12-12 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US9502424B2 (en) 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
CN104020809B (zh) * 2013-02-28 2016-01-13 东莞赛微微电子有限公司 多电源供电选择电路
US8928387B2 (en) * 2013-05-10 2015-01-06 Laurence H. Cooke Tunable clock distribution system
US9496270B2 (en) 2014-05-30 2016-11-15 Qualcomm Incorporated High density single-transistor antifuse memory cell

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US633367A (en) * 1899-07-18 1899-09-19 Krupp Gmbh Carriage for field-guns.
US6194738B1 (en) * 1996-06-13 2001-02-27 Micron Technology, Inc. Method and apparatus for storage of test results within an integrated circuit
JP2000133717A (ja) * 1998-10-26 2000-05-12 Mitsubishi Electric Corp 半導体装置
KR100368307B1 (ko) 1999-12-29 2003-01-24 주식회사 하이닉스반도체 안티퓨즈 프로그램 회로
JP2002134620A (ja) * 2000-10-27 2002-05-10 Mitsubishi Electric Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101067973B (zh) * 2006-05-17 2011-07-20 钰创科技股份有限公司 用于侦测与修复存储器的熔丝电路系统
CN102253648A (zh) * 2011-03-28 2011-11-23 崇贸科技股份有限公司 电源供应器控制器的微调电路
CN104425448A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种反熔丝结构

Also Published As

Publication number Publication date
US7180361B2 (en) 2007-02-20
KR20050033824A (ko) 2005-04-13
US20050083717A1 (en) 2005-04-21
KR100564973B1 (ko) 2006-03-28
TWI256054B (en) 2006-06-01
JP2005116048A (ja) 2005-04-28
TW200523937A (en) 2005-07-16
DE102004048690A1 (de) 2005-08-04
CN100448011C (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
US8593890B2 (en) Implementing supply and source write assist for SRAM arrays
US7420835B2 (en) Single-port SRAM with improved read and write margins
CN1610007A (zh) 单级晶体管与反熔丝串联接入电源间的反熔丝编程电路
KR0119887B1 (ko) 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
US7064972B2 (en) Ferroelectric memory device and read control method thereof
US7106644B2 (en) Memory device and method for burn-in test
US7863959B2 (en) Apparatus and methods for a high-voltage latch
CN100423421C (zh) 半导体集成电路装置
US10522214B2 (en) Robust negative bit-line and reliability aware write assist
US20070291528A1 (en) Method and apparatus for improving SRAM cell stability by using boosted word lines
TWI774284B (zh) 記憶體裝置以及操作其的方法及設備
JPH0417191A (ja) ダイナミック型ランダムアクセスメモリ
JP2760326B2 (ja) 半導体記憶装置
CN104868717B (zh) 充电泵初始化器件、具有其的集成电路及操作方法
US6687151B2 (en) Voltage generation circuit for selectively generating high and negative voltages on one node
KR100282082B1 (ko) 워드 라인 드라이버 회로
US6836145B2 (en) Programming circuit and method having extended duration programming capabilities
US6707755B1 (en) High voltage driver
US6430093B1 (en) CMOS boosting circuit utilizing ferroelectric capacitors
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
TWI534803B (zh) 記憶體裝置及其資料寫入方法
US6657904B2 (en) Semiconductor device
US20130242676A1 (en) Fast-switching word line driver
KR100388462B1 (ko) 리던던시 회로
US7382671B2 (en) Method for detecting column fail by controlling sense amplifier of memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130918

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130918

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081231

Termination date: 20151008

EXPY Termination of patent right or utility model