CN1579016A - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN1579016A
CN1579016A CNA028214544A CN02821454A CN1579016A CN 1579016 A CN1579016 A CN 1579016A CN A028214544 A CNA028214544 A CN A028214544A CN 02821454 A CN02821454 A CN 02821454A CN 1579016 A CN1579016 A CN 1579016A
Authority
CN
China
Prior art keywords
compound
groove
substrate
spin
spin coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA028214544A
Other languages
English (en)
Inventor
D·恩迪施
J·莱弗特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of CN1579016A publication Critical patent/CN1579016A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Polyoxymethylene Polymers And Polymers With Carbon-To-Carbon Bonds (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种电子器件，包含具有沟槽的衬底，该沟槽具有下部和上部，沟槽的下部用固化的旋涂化合物填充，而上部用化学气相沉积的化合物填充。优选地，化学气相沉积化合物具有与衬底表面基本共面的表面。制备这样的器件的特别优选的方法包括以下步骤：其中在衬底中形成沟槽，通过旋涂沉积在构造中沉积第一种化合物。从沟槽中部分去除第一种化合物到低于衬底表面的程度，在进一步的步骤中，在第一种化合物上表面上沉积第二种化合物。

Description

电子器件及其制造方法
技术领域
本发明的领域是电子器件，特别是在微电子器件中沉积电介质。
背景技术
在集成电路中有源和无源器件的介电隔离对于获得较高密度的这些器件通常是必需的，并且通常通过引入浅槽隔离(STI)结构。本领域中已知有许多STI产生方法。
在形成STI结构的一种方法中，使用化学气相沉积(CVD)来沉积电介质材料(参见例如Chen等人的US 6,146,971(11/14/00))。一种典型的方法包括在衬底上生长热氧化物，然后在热氧化物上进行氮化硅沉积。随后使氮化硅图案化并蚀刻形成沟槽。在沟槽中生长热氧化物层，通过CVD沉积二氧化硅。在另一个步骤中，二氧化硅被反向掩模(reverse masked)并从活性表面上去除。然后采用化学机械抛光(CMP)使表面平坦，在另一个步骤中，从衬底表面上腐蚀氮化硅和热氧化物层。
尽管CVD沉积有许多优点(例如CMP法已经被很好地理解，参见例如ULSI Technology，Chang and Sze，McGraw-Hill Co.Inc.，NewYork，NY，1996)，但是CVD固有的局限性往往降低这些方法的实用性。例如，为了避免在从活性表面上去除氮化硅和热氧化物层时由于有差别的腐蚀而产生的表面形状不均匀性，CVD氧化物和热氧化物的腐蚀速度一般需要比较类似，从而限制了CVD氧化物的选择。此外，特别是当沟槽具有较高深宽比(深度/宽度)时，在CVD过程中在沟槽中形成空隙往往变得更加常见。
为了克服这些问题中的至少一些问题，可以利用高密度等离子体(HDP)-CVD。除了其它优点以外，HDP-CVD将沉积和蚀刻组合在一起，从而明显减少了空隙形成。但是，HDP-CVD通常导致衬底的低处理速度。而且，HDP-CVD的使用往往增大角部切割的危险，从而进一步减小每个生产周期的总产量。
另外，通过使用旋涂材料完全避免CVD法是已知的(参见例如Lou的US 6,171,928(01/09/01))。当与CVD材料比较时，旋涂材料通常表面处优异的平面化性能。此外，旋涂材料通常具有希望的间隙填充能力。因此，形成STI结构的替代方法包括在衬底上生长热氧化物(还称为垫板(pad)氧化物)，和在热氧化物上沉积氮化硅。随后对该氮化硅进行构图和蚀刻以形成槽。在所述槽中生长热氧化物层(也称为衬料氧化物)，并将旋涂化合物旋涂在衬底上，随后进行固化。在随后的CMP步骤中，使晶片平面化并且从活性表面上腐蚀掉氮化硅/热氧化物。
尽管采用旋涂材料的方法相对简单，但是存在若干缺点，特别是包括在固化过程中旋涂材料在沟槽中收缩。在沟槽内的低密度固化的旋涂材料比热氧化物具有明显更高的(约3-10倍)的润湿速度(wetrate)，因此与固化后的时刻步骤不会更兼容(例如从该活性表面上腐蚀到氮化硅/热氧化物)。
因此，制备电子器件的各种方法在本领域中是已知的，但是全部或几乎全部的这些方法存在一种或多种缺点。所以，仍然需要微电子器件提供改善的方法和装置。
发明内容
本发明涉及电子器件的构造和生产，所述电子器件包括具有沟槽的衬底，该沟槽具有下部和上部。沟槽的下部用旋涂化合物填充，上部用CVD材料填充。优选地，CVD材料的表面与衬底表面基本共面。
在本发明主题的一个方面，所述沟槽进一步包含热氧化物涂层(衬里)，特别是预期的沟槽的深宽比(深度/宽度)不小于5，更优选不小于8。优选的沟槽的底部占沟槽高度的最多60％，更优选最多80％。进一步预期的是该沟槽使浅槽分隔结构(STI)的一个单元。
在本发明主题的另一个方面，旋涂化合物包含硅，并且优选用甲基倍半硅氧烷、氢倍半硅氧烷、甲基氢倍半硅氧烷、硅酸酯或全氢硅氮烷形成。优选的化学气相沉积(CVD)化合物包含硅，特别优选的CVD化合物用硅烷或四乙基正硅酸酯形成。
在本发明主题的另一个方面，制造这些器件的特别优选的方法包括以下步骤：在衬底中形成沟槽，通过旋涂沉积在沟槽中沉积第一种化合物。从沟槽中除去第一种化合物，达到低于衬底表面的水平，并且在进一步的步骤中，通过化学气相沉积在第一种化合物的上表面上沉积第二种化合物。
在本发明主题的仍然另一个预期的方面，通过旋转-冲洗法、湿侵蚀法或干侵蚀法部分去除第一种化合物。预期的第一种化合物包括甲基倍半硅氧烷、氢倍半硅氧烷、甲基氢倍半硅氧烷、硅酸酯和全氢硅氮烷，预期的第二种化合物包括四乙基正硅酸酯和硅烷。
由本发明优选的实施方案以及附图的以下详细描述，本发明的各种目的、特征、方面和优点将变得更清楚。
附图说明
图1A是现有技术电子器件的垂直截面示意图。
图1B是根据本发明主题的垂直截面示意图。
图2是根据本发明生产电子器件的示例性方法的流程图。
具体实施方式
现有技术中已知唯一地用CVD化合物或者旋涂化合物填充的STI结构常常具有各种缺点(见上文)。较常见的缺点表示在现有技术的图1A中，其中电子器件100A具有衬底110A，衬底110具有表面111A和沟槽120A。沟槽120A进一步具有热氧化物涂层(衬里)150A，所述沟槽用固化的旋涂化合物填充。由于固化步骤中在沟槽中的尺寸限制，固化的旋涂介电材料的较低部分(相对于表面)比固化的旋涂介电材料的较高部分(相对于表面)130A’具有较低的密度，通常在随后的加工步骤中导致有差异的腐蚀行为。
本发明人已经发现，采用旋涂和CVD材料两种方法可以在电子器件上沉积介电材料，在图1B中，电子器件100B包含衬底110B，衬底110B具有表面111B和沟槽120B。沟槽120B进一步用热氧化物涂层(衬料)150B涂敷。沟槽121B的下部用固化的旋涂化合物140B填充，而沟槽122B的上部用CVD沉积的化合物140B填充。CVD沉积的化合物140B具有表面141B，该表面与衬底111B的表面共面。
在本发明主题的特别优选的方面，电子器件100B是集成电路，其中衬底110B是具有基本平坦的表面111B的硅晶片。沟槽120B被腐蚀到衬底中，并且进一步用热氧化物涂层150B涂敷。沟槽的下部121B从沟槽底部向上延伸到沟槽高度的60％，并用固化的氢倍半硅氧烷130B填充，后者旋涂在衬底110B上。沟槽的顶部122B(相当于沟槽高度的其余40％)用二氧化硅填充，该二氧化硅由CVD沉积的硅烷140B形成。CVD沉积的二氧化硅140B具有表面141B，该表面与硅衬底的表面111B基本共面(即最大垂直偏差为20nm)。
相对于衬底，应当理解的是虽然硅晶片和其它硅基半导体衬底是特别优选的，也可以利用除了硅晶片以外的许多衬底，替代的衬底包括非硅半导体材料(例如锗基或镓基)和无机/有机介电材料(例如聚硅酸盐、聚(亚芳基醚)等)。
一般期望的是衬底110B的基本平坦的表面111B是硅晶片的表面。本文所用的术语“表面”是指其上形成功能元件(例如导电迹线或通孔)的陈低的任何区域。本文所用的术语“基本平坦的表面”是指所述表面经过平面化过程(例如化学机械平面化过程(CMP))并且在表面上的最高点与最低点之间具有不大于约5nm-20nm的不平整性。在本发明主题的其它方面，所述表面可以进一步包括替代材料，包括功能的和非功能的材料。例如，功能材料可以包括介电材料、热氧化物和金属，而非功能材料可以包括蚀刻停止层(例如氮化硅)或其它掩蔽材料(masking material)。
还预期的是在衬底中腐蚀合适的沟槽，并且该沟槽通常具有约50nm-500nm的宽度和约400nm-700nm的深度。但是，也可以考虑在约500nm-5000nm的更大宽度或者更大。类似地，预期的沟槽不必限于特定的深度，预期的是合适的沟槽的深度将在200nm-2000nm之间或更大。尽管预期的沟槽的深宽比(深度比宽度)不限于特定的数量或范围，特别期望的是优选的深宽比不小于5(例如5-10)，更优选不小于8，最优选不小于10(例如10-15)。类似地，应当认识到，预期的沟槽的布置(即路径)可以变化非常大，预期的布置包括直线、圆形和曲线的沟槽，及其所有的合理组合。尽管一般期望的是在衬底中腐蚀出合适的沟槽，应当认识到沟槽形成的方法不限于本发明的主体。因此，也可以考虑通过替代方法形成的沟槽，包括添加法(即通过向表面上添加壁而形成沟槽)和减去法(即通过从表面上去除材料形成沟槽)。
在合适时，期望的沟槽可以进一步包含结合到沟槽的至少一部分底面和/或侧壁上的附加层或涂层。例如，预期的附加层或涂层可以包括热氧化物涂层，一种或多种有机和/或无机电介质、金属、多晶硅等。在本现有技术中由许多在硅衬底中形成沟槽的方法，所有的已知方法可以考虑适合于与本文所给出的教导结合使用。
关于旋涂化合物，预期的是所有已知的旋涂电介质适用于本文，包括无机和有机旋涂化合物，其可以要求或不要求进一步的固化步骤以制备电介质。例如，合适的有机旋涂电介质包括共轭和非共轭芳族聚合物(例如聚酰亚胺、聚亚芳基等)和非芳族聚合物(例如环氧网络、氰酸酯树脂等)。合适的有机旋涂电介质包括各种含硅的化合物，特别期望的无机旋涂电介质是甲基倍半硅氧烷、氢倍半硅氧烷、甲基氢倍半硅氧烷、硅酸酯和全氢硅氮烷。游泳的有机氢硅氧烷公开在共同转让的美国专利6,143,855和6,043,330中，其并入本文作为参考。一种特别有用的有机氢硅氧烷购自Honeywell International Inc.，如HOSPTM旋涂电介质。对于特定用途的特定旋涂和固化条件通常取决于旋涂化合物的种类、沟槽深度、希望的固化程度，并且本领域技术人员可以容易地确定而不用过多的实验。
一般期望的是，沟槽的较低部分用旋涂化合物填充。本文所用的术语“下部”是指从沟槽底部延伸到低于基底表面的任何沟槽高度的一部分沟槽(即相对于基底表面，沟槽的下部)。因此，预期的是沟槽的下部可以从沟槽底部延伸到深度(即在沟槽底部与基底表面之间的最大垂直距离)的最多10％，优选最多40％，更优选最多60％，甚至更优选最多80％，最优选为沟槽深度的80％-95％。应该认识到，当沟槽具有较高的深宽比(即大于5)时，使用旋涂化合物在沟槽中形成电介质是特别有利的，因为增大深宽比在典型的CVD过程中常常导致空隙形成。
进一步预期的是，CVD沉积的化合物优选具有与热氧化物类似的耐蚀刻性(即蚀刻速度为为热氧化物蚀刻速度的1-3倍，优选为1-2倍，更优选1-1.5倍)，并具有良好理解的CMP条件。例如，合适的CVD沉积化合物包含硅，特别优选的CVD沉积化合物由硅烷或四乙基正硅酸酯(TEOS)形成。但是，在可替代的方面，除了含硅化合物以外的已知CVD化合物预期在这里也是适用的。关于CVD化合物的沉积，应当理解，具体条件可能变化很大(即HDP-CVD，低压(LP)-CVD、大气压(AP)-CVD、等离子体增强(PE)-CVD)，并且取决于所用的具体材料。进一步预期的是，沟槽的上部用CVD沉积的化合物填充。本文所用的术语沟槽的“上部”是指在基底表面与沟槽下部之间的沟槽体积。还应当理解，一个或多个附加层可以布置在固化的旋涂化合物与CVD化合物之间，预期的附加层包括功能(例如电介质、导电性、半导性)和非功能层(例如粘合促进层)。虽然对于本发明主题并不是关键的，但是特别优选的是CVD化合物的上表面与基底表面基本共面(即最大垂直偏差为50nm)。在本领域中存在多种共面化的方法，在这里，预期所有的已知方法都是适用的。特别优选的方法是CMP。
因此，根据本发明主题形成电子器件的方法包括一个步骤：即在具有表面的基底中形成沟槽，使用旋涂沉积将第一种化合物沉积在沟槽中。在另一个步骤中，从所述沟槽中部分除去第一种化合物，使得沟槽中的化合物的上表面低于基底的表面。在仍然另一个步骤中，通过CVD将第二种化合物沉积到所述表面上以及第一种化合物的上表面上。关于基底、基底表面、沟槽、旋涂化合物(即第一种化合物)和CVD沉积化合物(即第二种化合物)，如上所讨论的相同考虑是适用的。
尽管预期的是从沟槽中部分除去旋涂化合物的所有已知方法都是合适的(例如湿法蚀刻或干法蚀刻)，但是特别优选的是通过旋转-冲洗法(spin-rinse process)(见下文)实现部分去除。预期的旋转-冲洗法包括以下步骤：其中将溶剂混合物旋涂到旋涂薄膜(例如沟槽中的旋涂化合物)上，所述旋涂薄膜可以部分固化或者完全固化，也可以没有部分固化或完全固化。溶剂混合物一般含有至少一种溶剂(即破坏和/或溶解旋涂薄膜的组合物，也称作活性成分)和至少一种非溶剂(即对旋涂薄膜是惰性的或者以比溶剂低至少10倍的速度破坏和/或溶解旋涂薄膜的组合物)。尽管溶剂与非溶剂的混溶性并不是关键的，但是优选的是溶剂混合物包含与非溶剂混溶的溶剂。具体溶剂的选择通常取决于旋涂薄膜的组成，并取决于希望的去除速度。但是，一般期望的是在这里所有已知的溶剂都是合适的，预期的溶剂包括水性和非水溶剂、酸和碱，它们全部可以通过各种标准选择，包括极性、疏水性、混溶性等。
因此，预期的是除去旋涂化合物的方法包括以下步骤：将旋涂化合物沉积在基底表面上。在另一个步骤中，用溶剂混合物旋转-冲洗旋涂化合物，其中溶剂混合物包含溶解旋涂化合物的第一种溶剂，对旋涂化合物惰性的第二种溶剂。特别期望的旋涂化合物包含硅，而第一种溶剂包含乙酸丙酯，第二种溶剂包含乳酸乙酯。但是，各种替代溶剂也可以考虑。例如第一种溶剂可以是酮(例如MIBK)、酯(例如乙酸丙酯)、醚(例如PGMEA)、烃(如己烷)，第二种溶剂可以是水、醇(例如乙醇、甲醇)、乙腈、胺或酰胺。仍然进一步期望的是，将合适的基底加热到第一温度以去除溶剂混合物，然后加热到第二温度以固化旋涂化合物。
特别应当理解的是，在预期的旋转-冲洗方法中旋涂化合物的去除速度和平面化程度(DOP)可以有利地通过各种参数来控制，包括溶剂选择和比例、旋转条件、温度、分配方式(profile)和体积等。例如，溶剂混合物中的溶剂与非溶剂的比例较高一般导致除去速度较高。DOP通常可以利用狭窄特征内的微负载(microloading)来控制。当活性成分用被去除材料饱和比其被新溶剂代替更快时，在狭窄和致密的特征(沟槽)中发生微负载。微负载作用由沟槽或特征内的流体动力学引起，其限制新溶剂的供给。溶剂与非溶剂的比例低(即低浓度的活性成分)增大该作用，因为活性成分饱和更快。与平坦区域相比，微负载有效减小狭窄特征和稠密图案区域中的相对去除速度。通过利用动态溶剂涂敷(即旋转冲洗)代替静态涂敷可以最好地利用由于微负载产生DOP改善，因为新溶剂恒定地提供在平表面上，而在狭窄特征内的溶剂供给被阻碍，并因此减少。最佳旋转条件取决于图案设计和特征密度。还应当理解的是，旋转-冲洗法也可以用于在STI结构的形成中除了部分去除旋涂薄膜以外的用途中，预期的方法包括其中旋涂薄膜或化合物需要至少部分去除的全部过程。例如，期望的替代方法包括通常要求部分深侵蚀的方法(例如在IMD用途中具有金属布线的图案化晶片上去除电介质材料)。
还期望的是旋转-冲洗法也可以是常用的SOG深侵蚀方法的成本有效的改进，该方法使用干法侵蚀。SOG深侵蚀法常常比较昂贵，因为通常需要若干工艺步骤：1)形成金属布线；2)PECVD工具：使用CVD沉积直线氧化物(该步骤可以省略)；3)旋涂机：SOG的旋转、烘焙和固化，其填充间隙并改善局部平面化；4)等离子体侵蚀机：SOG的深侵蚀，因此更少或没有SOG留在金属线顶上(做到这一点以避免“使通孔中毒”；5)PECVD工具：氧化物覆盖层的沉积；6)CVP工具：氧化物覆盖层的CMP(取决于SOG法的平面化能力和制造方法的平面化要求，可以省略这一步骤)。因此，应当特别理解的是，期望的方法允许消除耗时的侵蚀步骤(5)，并且一般产生更好的局部平面化，其可以进一步消除对CMP方法的需要。因此，应当认识到，预期的方法改进旋转过程(4)到下列步骤：4a)旋涂，4b)任选的部分烘烤，4c)使用旋转冲洗法进行部分去除和薄膜平面化，4d)烘烤过程，4e)固化过程。旋转冲洗过程可以整体化成为可以购得的使用常规旋转杯(spin cup)的旋转机，因此不需要新的工艺工具。因为旋转冲洗法还改善如上所述的平面化，随后的CMP过程(6)可以省略。
在本发明主题的仍然另一个预期的方面，形成电子器件的方法可以另外包含平面化步骤，以实现基底表面与CVD沉积化合物上表面的共面。预期的平面化步骤一般包括全部已知的平面化方法，但是，特别优选的是通过CMP实现平面化。
实施例
旋转冲洗法
在本实施例中所述的示例性旋转冲洗法可以用作常规深侵蚀间隙填充法的替代方案。
使用标准制造技术制造半导体器件结构。金属布线结构(2)形成在半导体基底(1)上，如结构1所示。对于最低0.18微米的器件尺寸，互连金属通常是具有少量掺杂剂的铝。但是，期望的是金属的选择不限于本发明主题，也可以使用其它金属，包括铜。但是，对于减去法，铝是优选的。
        结构1：金属沉积与构图(1：硅基底，2：金属布线)
在第一级金属线(2)沉积后，沉积任选的氧化物衬(3)(结构2)。氧化物衬的厚度为1-200nm，50nm是典型的值。氧化物衬优选使用PECVD TEOS沉积，尽管也可以使用其它氧化物，如PECVD硅烷。为了减少工艺步骤，优选的是不使用氧化物衬。
结构2：氧化物衬的沉积(1：硅衬底，2：金属布线，3：氧化物衬)
然后沉积旋涂材料(4，见结构3)作为线间电介质。旋涂电介质的优选厚度取决于旋涂电介质、金属厚度和所要求的平面化程度。例如，对于HOSPTM旋涂电介质(可购自Honeywell Electronic Materials)，对于800nm的铝线高度，以及宽度为500nm的最窄间隙，在空白薄膜上旋涂材料的厚度通常为200-900nm，600nm是优选的。
在本实施例中，HOSPTM电介质材料使用标准旋涂过程沉积，尽管具体旋涂过程对旋转冲洗法的应用没有任何显著影响。但是，为了使用旋转-冲洗，标准焙烤顺序被改变(标准是在150℃、200℃和350℃各1分钟)，因为如果在320℃或以上烘烤，HOSPTM电介质材料不能用有机溶剂溶解。最高温度当然与其它材料不同。HOSP薄膜然后暴露于温度为100-200℃的简单电炉，时间为1分钟。烘烤过程使得材料可以熔化并重新流动，因此实现改善的平面化。
Figure A0282145400122
结构3：旋涂沉积(1：硅衬底，2：金属布线，3：氧化物衬，4：HOSP旋涂聚合物)
然后在旋转-冲洗过程中分布溶剂混合物，以除去金属线上的旋涂材料并改善平面化作用。除了旋涂薄膜以外，旋转冲洗溶液不会去除衬底上的任何材料。冲洗过程用规则的旋涂机进行，但是也可以使用旋转蚀刻机。分布过程中的旋转速度取决于材料、溶剂、晶片尺寸、工具的几何形状，可以为20-6000rpm。对于许多应用，1000rpm是许多冲洗过程中的推荐速度，并且可以用在本实施例中。溶剂分布速度取决于材料、溶剂、晶片尺寸、工具几何形状，可以为0.1-50mL/s。对于许多用途，2mL/s是冲洗过程中推荐的分布速度，并且用在本实施例中。对于HOSP的溶剂实例包括但不限于：酮，例如MIBK；酯，例如乙酸丙酯(PACE)、乙二醇醚PM乙酸酯(PGMEA)；烃例如己烷。非溶剂包括但不限于水；醇(例如甲醇、乙醇、异丙醇(IPA)、乳酸乙酯(EL))；乙腈、胺和酰胺。一种或多种溶剂与一种或多种非溶剂的若干组合是可能的，优选的组合主要取决于材料、工艺顺序和对于所述用途的要求去除速度。在本实施例中，乳酸乙酯和PAACE的2∶1混合物用作旋转冲洗过程的推荐溶剂混合物，旋转冲洗过程进行足够的时间。在旋转冲洗过程中，旋涂电介质从金属线上去除比从狭窄的间隙内(前面所解释的微负载)去除更快，因此与干深侵蚀法相比或者与静态湿侵蚀相比，改善了平面化作用。衬料氧化物不受旋转-冲洗过程影响，与传统的干法侵蚀过程相比，这是有益的，干法侵蚀还侵蚀衬料氧化物。在旋转冲洗过程结束时，以3000rpm的旋转速度旋转晶片30秒而不分布溶剂混合物，以干燥薄膜。然后在电炉上将薄膜在350℃烘烤1分钟。然后在水平炉中固化1小时，温度为400℃，气氛为氧含量小于20ppm的氮气气氛。在旋转冲洗结束时，从金属线上除去了旋涂材料(HOSP)，同时旋涂材料保持在狭窄的间隙中。
结构4：使用旋转-冲洗进行部分去除(1：硅衬底，2：金属布线；3：氧化物衬料，4：旋涂聚合物)
然后对于通孔级沉积CVD氧化物(见结构5)。CVD氧化物的厚度取决于器件结构，通常为500nm-3000nm。PECVD TEOS通常用于该过程。
结构5：CVD氧化物沉积(1：硅衬底，2：金属布线，3：氧化物衬料，4：旋涂聚合物，5：氧化物覆盖层)
任选地，该结构然后通过化学机械跑过(CMP)过程。CMP过程除去一部分氧化物层并改善平面化(结构6)。
Figure A0282145400142
结构6：使用CMP进行的氧化物覆盖层平面化(1：硅衬底，2：金属布线，3：氧化物衬料，4：旋涂聚合物，5：氧化物覆盖层)
旋转侵蚀过程
旋转侵蚀过程与上述的旋转冲洗过程具有某些类似性，但是使用无机溶剂作为侵蚀剂。在本实施例中使用的旋涂材料是Accuglass512B，其可以购自Honeywell。选择配方和旋转速度以便在覆盖薄膜上产生500nm的薄膜厚度。Accuglass 512B使用标准旋转过程和烘烤过程进行沉积，使用在80℃、150℃和250℃各烘烤1分钟。然后在水平炉中在400℃在氧含量小于20ppm的氮气气氛中固化晶片(此时结构如图3所示)。
替代的固化方法是用氧气等离子体灰化(含有10％的氮气)代替400℃炉内固化。该方法可以用于厚度最大为500nm的空白Accuglass512B薄膜。
然后用旋转侵蚀机加工晶片。优选的侵蚀剂取决于待侵蚀的材料。对于使用Accuglass512B的本实施例，可以使用10∶1-500∶1的BOE(缓冲的氧化物侵蚀剂)溶液，50∶1是优选的。在琴师过程中的优选旋转速度设定为1000rpm，BOE流量设定为0.81pm(升/分)。加工时间设定为15秒。空白侵蚀速度为140A/s(埃/秒)，这比TEOS氧化物的侵蚀速度高约40倍，TEOS氧化物用作衬料材料。在旋转侵蚀过程结束时，是用去离子水将晶片冲洗15秒，然后以3000rpm的旋转速度旋转30秒，以干燥所述薄膜。旋转冲洗过程优先去除金属线顶上的材料，因此改善总的平面化过程。对于使用旋转侵蚀过程加工的样品，金属线顶上的512B材料完全被去除。由于BOE对于旋涂材料Accuglass512B的高选择性，侵蚀到TEOS衬料的深度小于5nm，所以可以忽略不计。后续步骤与上述步骤一致。
使用旋转-冲洗法和氧化物覆盖层的STI法
图1B是表示根据本发明的优选方面的STI结构的示意截面图。该过程首先使用热氧化(结构7)在硅衬底(结构7中的 1)上形成衬垫氧化物层(步骤1)(结构7中的 2)。衬垫氧化物的典型厚度为2-30nm，10nm是优选的厚度。
Figure A0282145400151
结构7：在衬底表面上进行的热氧化物沉积(1：硅衬底，2：热氧化物)
下一个工艺步骤(步骤2)是向衬垫氧化物上沉积氮化硅层(结构8中的 3)(结构8)。氮化物层的典型厚度为50-200nm，100nm是优选的。
结构8：在热氧化物顶上沉积氮化硅(1：硅衬底，2：热氧化物，3：氮化硅)
下一个步骤(步骤3)是在半导体衬底上沉积光刻胶层。进行光刻(步骤4)过程以便将图案转移到衬底上。然后进行非均质的侵蚀(步骤5)，以便首先打开氮化硅(结构9)，然后形成沟槽结构(结构10中的 4)。
结构9：氮化硅图案(1：硅衬底，2：热氧化物，3：氮化硅)
Figure A0282145400163
结构10：硅沟槽侵蚀(1：硅衬底，2：热氧化物，3：氮化硅，4：沟槽)
然后使用热氧化(步骤6)在沟槽侧壁和底上生长氧化物。沟槽侧壁的厚度通常为5-15nm，10nm是优选的厚度(结构11)。
Figure A0282145400171
结构11：在侧壁上进行的热氧化物生长(1：硅衬底，2：热氧化物，3：氮化硅，4：沟槽)
然后在沟槽内沉积旋涂材料(步骤7)(结构12中的6)。旋涂电介质的优选厚度取决于旋涂电介质的种类、沟槽宽度和高度以及深宽比分布。对于沟槽深度小于1微米的STI结构，HOSPTM旋涂电介质(可购自Honeywell Electronic Materials)是合适的材料。通常薄膜厚度为沟槽深度的60-80％是足够的，对于600nm的沟槽深度，400nm的覆盖薄膜厚度是优选的，在本实施例中，使用标准旋转过程沉积HOSPTM旋涂电介质，尽管具体的旋转过程对旋转冲洗法的应用没有任何显著影响。但是，为了使用旋转冲洗，标准烘烤顺序被改变(标准是在150℃、200℃和350℃各1分钟)，因此在旋转冲洗过程之前所用的最高温度低于300℃，因为如果在320℃或以上烘烤，HOSP不能用有机溶剂溶解。对于其它材料，最高温度当然不同。然后将HOSP薄膜暴露于简单的电炉1分钟，温度为100℃-200℃，优选的温度为150℃。烘烤过程使得材料熔化并重新流动，因此实现改善的平面化作用。
结构12：使用旋涂聚合物HOSP进行沟槽填充(1：硅衬底，2：热氧化物，3：氮化硅，6：HOSPTM薄膜)
然后使用旋转冲洗过程(步骤8)部分去除HOSPTM薄膜。用旋转冲洗法分布溶剂混合物，其除去氮化物层顶上的全部HOSP聚合物(结构13)(使用在上述旋转冲洗过程中所述的相同过程)。调节旋转冲洗时间使得HOSP薄膜的上表面比最窄沟槽的衬底表面低20-200nm。对于较宽的沟槽，HOSP表面更低。
Figure A0282145400181
结构13：旋涂薄膜的部分去除(1：硅衬底，2：热氧化物，3：氮化硅，6：旋涂聚合物)
然后将薄膜在电炉上烘烤1分钟，温度为350℃(步骤9)。然后在温度为700℃在20％：80％氧气：氮气气氛中在水平炉中固化(步骤10)。在固化过程中，HOSP薄膜中的有机组分被氧化并去除，这可以使用FTIR光谱证实。然后沉积CVD氧化物(步骤11)(结构14中的5)。因为使用旋涂聚合物产生改善平面化的优点和旋涂冲洗法产生的平面化作用(与仅有标准CVD过程相比)，对于CVD氧化物需要更小的厚度，通常氧化物厚度为沟槽深度的20-90％就足以在氧化物CMP过程后(步骤12)实现要求的平面化(结构15)。
结构14：氧化物沉积(1：硅衬底，2：热氧化物，3：氮化硅，5：CVD氧化物，6：旋涂聚合物)
Figure A0282145400191
结构15：氧化物CMP(1：硅衬底，2：热氧化物，3：氮化硅，5：CVD氧化物，6：旋涂聚合物)
在后续步骤中，残余的氧化物和氮化物层被侵蚀(步骤13)(结构16)
结构16：侵蚀从有效区域中除去氮化物和热氧化物层(1：硅衬底，2：热氧化物，3：氮化硅，5：CVD氧化物，6：旋涂聚合物)
除了其它优点以外，应当理解，使用预期的过程，(1)可以省去比较昂贵的HDP-CVD过程，(2)通过使用旋转冲洗过程，可以显著改善平面化作用，(3)可以减小氧化物厚度，从而降低PECVD的成本和CMP所需的时间。
使用旋转侵蚀过程和氧化物覆盖层的STI法
本实施例的步骤1-6与上述实施例中所述的相同。步骤7几乎与实施例3中相同，但是通过完全标准的烘烤过程加工HOSP(在150℃、200℃和350℃个1分钟)。然后固化晶片(前述实施例的步骤10)。在固化过程后，使用旋转侵蚀过程。旋转侵蚀过程使用在实施例2中所述的相同过程，然后进行氧化物沉积(步骤11)、CMP(步骤12)和侵蚀(步骤13)。
因此，可以预期形成浅沟槽分隔结构的方法有一个步骤：其中在具有表面的衬底中形成沟槽，使用旋涂沉积将第一种化合物沉积到沟槽中。在另一个步骤中，从沟槽中至少部分去除第一种化合物，使得化合物的上表面低于衬底表面，在仍然进一步的步骤中，通过化学气相沉积将第二种化合物沉积到衬底表面和第一种化合物的上表面上。预期的方法的示例性流程图表示在图2中。
因此，已经公开了电子器件及其形成的具体实施方案和用途。但是应当理解，对于本领域技术人员来说，除了这些公开以外，可以进行许多改进而不脱离本发明的概念，所以，在不超出所附权利要求的精神的情况下，本发明主题不受限制。而且在解释说明书和权利要求时，所有术语应当以其与上下文一致的最宽可能的方式来解释。具体地，术语“包含”和“含有”应当解释为以不派它的方式涉及元素、成分、或步骤，表明所提及的元素、成分或步骤可以存在或被利用，或者与其它未明确提及的元素、成分或步骤组合。

Claims (23)

1.一种电子器件，包括：
具有沟槽的衬底，该衬底具有下部和上部；和
其中沟槽的下部用固化的旋涂化合物填充，上部用化学气相沉积化合物填充。
2.权利要求1的器件，其中所述衬底具有与化学气相沉积化合物的上表面基本共面的表面。
3.权利要求2的器件，其中所述沟槽还包含热氧化物涂层。
4.权利要求3的器件，其中所述沟槽的深宽比(深度/宽度)不小于5。
5.权利要求3的器件，其中所述沟槽的深宽比(深度/宽度)不小于8。
6.权利要求1的器件，其中旋涂化合物包含硅。
7.权利要求1的器件，其中旋涂化合物用至少一种选自甲基倍半硅氧烷、氢倍半硅氧烷、甲基氢倍半硅氧烷、硅酸酯和全氢硅氮烷的化合物形成。
8.权利要求1的器件，其中，化学气相沉积的化合物包含硅。
9.权利要求1的器件，其中化学气相沉积的化合物用硅烷或正硅酸四乙酯形成。
10.权利要求1的器件，其中所述沟槽具有一定深度，并且其中沟槽下部占该深度的最多60％。
11.权利要求1的器件，其中所述沟槽具有一定深度，并且其中沟槽下部占该深度的最多80％。
12.一种形成浅沟槽分隔结构的方法，其包括：
在具有表面的衬底中形成沟槽，使用旋涂沉积向该沟槽中沉积第一种化合物；
从所述沟槽中部分去除第一种化合物，使得该化合物的上表面低于衬底的表面；和
通过化学气相沉积向衬底表面上和第一化合物的上表面上沉积第二种化合物。
13.权利要求12的方法，其还包括使所述分隔结构平面化，使得衬底的表面与第二种化合物的上表面基本共面。
14.权利要求12的方法，其中衬底表面和所述沟槽还包含热氧化物涂层。
15.权利要求12的方法，其中所述沟槽具有不小于5的深宽比(深度/宽度)。
16.权利要求12的方法，其还包括固化第一种化合物以形成氧化物。
17.权利要求12的方法，其中部分去除的步骤包括选自旋转冲洗法、湿侵蚀法和干侵蚀法中的一种方法。
18.权利要求12的方法，其中旋涂化合物用至少一种选自甲基倍半硅氧烷、氢倍半硅氧烷、甲基氢倍半硅氧烷、硅酸酯和全氢硅氮烷的化合物形成。
19.权利要求12的方法，其中第二种化合物用硅烷或正硅酸四乙酯形成。
20.一种去除旋涂化合物的方法，包括：
在衬底表面上旋转沉积旋涂化合物；和
用溶剂混合物旋转冲洗所述旋涂化合物，其中溶剂混合物包含溶解旋涂化合物的第一种溶剂，和对旋涂化合物惰性的第二种溶剂。
21.权利要求20的方法，还包括将衬底加热到第一温度以除去溶剂混合物，进一步加热衬底到第二温度以固化旋涂化合物。
22.权利要求20的方法，其中旋涂化合物包含硅，其中第一溶剂包含乙酸丙酯，第二溶剂包含乳酸乙酯。
23.权利要求20的方法，其中旋涂化合物包含硅，其中第一溶剂选自酮、酯、醚、烃，其中第二溶剂选自水、醇、乙腈、胺和酰胺。
CNA028214544A 2001-08-29 2002-08-23 电子器件及其制造方法 Pending CN1579016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/943,237 2001-08-29
US09/943,237 US20030054616A1 (en) 2001-08-29 2001-08-29 Electronic devices and methods of manufacture

Publications (1)

Publication Number Publication Date
CN1579016A true CN1579016A (zh) 2005-02-09

Family

ID=25479290

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA028214544A Pending CN1579016A (zh) 2001-08-29 2002-08-23 电子器件及其制造方法

Country Status (8)

Country Link
US (1) US20030054616A1 (zh)
EP (1) EP1421615A2 (zh)
JP (1) JP2005502202A (zh)
KR (1) KR20040033000A (zh)
CN (1) CN1579016A (zh)
AU (1) AU2002326737A1 (zh)
TW (1) TW569340B (zh)
WO (1) WO2003021636A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610567A (zh) * 2015-10-23 2017-05-03 三星Sdi株式会社 产生层结构的方法和形成图案的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI320214B (en) * 2002-08-22 2010-02-01 Method of forming a trench isolation structure
US7348281B2 (en) * 2003-09-19 2008-03-25 Brewer Science Inc. Method of filling structures for forming via-first dual damascene interconnects
JP2005150500A (ja) * 2003-11-18 2005-06-09 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2005166700A (ja) 2003-11-28 2005-06-23 Toshiba Corp 半導体装置及びその製造方法
KR100562302B1 (ko) * 2003-12-27 2006-03-22 동부아남반도체 주식회사 멀티 화학액 처리 단계를 이용한 랜덤 폴리머 제거 방법
US7924778B2 (en) * 2005-08-12 2011-04-12 Nextel Communications Inc. System and method of increasing the data throughput of the PDCH channel in a wireless communication system
JP5939249B2 (ja) * 2011-04-06 2016-06-22 コニカミノルタ株式会社 有機エレクトロルミネッセンス素子の製造方法
KR102021484B1 (ko) * 2014-10-31 2019-09-16 삼성에스디아이 주식회사 막 구조물 제조 방법, 막 구조물, 및 패턴형성방법
KR101907499B1 (ko) * 2015-11-20 2018-10-12 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법
KR102015406B1 (ko) * 2016-01-25 2019-08-28 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법
TWI713679B (zh) * 2017-01-23 2020-12-21 聯華電子股份有限公司 互補式金氧半導體元件及其製作方法
KR102112737B1 (ko) * 2017-04-28 2020-05-19 삼성에스디아이 주식회사 막 구조물 제조 방법 및 패턴형성방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510176A (en) * 1983-09-26 1985-04-09 At&T Bell Laboratories Removal of coating from periphery of a semiconductor wafer
US4732785A (en) * 1986-09-26 1988-03-22 Motorola, Inc. Edge bead removal process for spin on films
US5296330A (en) * 1991-08-30 1994-03-22 Ciba-Geigy Corp. Positive photoresists containing quinone diazide photosensitizer, alkali-soluble resin and tetra(hydroxyphenyl) alkane additive
JP2951504B2 (ja) * 1992-06-05 1999-09-20 シャープ株式会社 シリル化平坦化レジスト及び平坦化方法並びに集積回路デバイスの製造方法
JP3740207B2 (ja) * 1996-02-13 2006-02-01 大日本スクリーン製造株式会社 基板表面に形成されたシリカ系被膜の膜溶解方法
US5866481A (en) * 1996-06-07 1999-02-02 Taiwan Semiconductor Manufacturing Company Ltd. Selective partial curing of spin-on-glass by ultraviolet radiation to protect integrated circuit dice near the wafer edge
TW438860B (en) * 1996-11-20 2001-06-07 Japan Synthetic Rubber Co Ltd Curable resin composition and cured products
US6485576B1 (en) * 1996-11-22 2002-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for removing coating bead at wafer flat edge
US5913979A (en) * 1997-01-08 1999-06-22 Taiwan Semiconductor Manufacturing Co., Ltd Method for removing spin-on-glass at wafer edge
US6194283B1 (en) * 1997-10-29 2001-02-27 Advanced Micro Devices, Inc. High density trench fill due to new spacer fill method including isotropically etching silicon nitride spacers
US6008109A (en) * 1997-12-19 1999-12-28 Advanced Micro Devices, Inc. Trench isolation structure having a low K dielectric encapsulated by oxide
US6140254A (en) * 1998-09-18 2000-10-31 Alliedsignal Inc. Edge bead removal for nanoporous dielectric silica coatings
JP2001181577A (ja) * 1999-12-27 2001-07-03 Sumitomo Chem Co Ltd 多孔質有機膜形成用塗布液および多孔質有機膜の形成方法
US6565920B1 (en) * 2000-06-08 2003-05-20 Honeywell International Inc. Edge bead removal for spin-on materials containing low volatility solvents fusing carbon dioxide cleaning
US6444495B1 (en) * 2001-01-11 2002-09-03 Honeywell International, Inc. Dielectric films for narrow gap-fill applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106610567A (zh) * 2015-10-23 2017-05-03 三星Sdi株式会社 产生层结构的方法和形成图案的方法
US10663863B2 (en) 2015-10-23 2020-05-26 Samsung Sdi Co., Ltd. Method of producing layer structure, and method of forming patterns

Also Published As

Publication number Publication date
US20030054616A1 (en) 2003-03-20
WO2003021636B1 (en) 2003-12-04
TW569340B (en) 2004-01-01
WO2003021636A3 (en) 2003-11-06
AU2002326737A1 (en) 2003-03-18
WO2003021636A2 (en) 2003-03-13
JP2005502202A (ja) 2005-01-20
KR20040033000A (ko) 2004-04-17
EP1421615A2 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
KR100397174B1 (ko) 스핀온글래스 조성물
US6626968B2 (en) Slurry for chemical mechanical polishing process and method of manufacturing semiconductor device using the same
CN1249782C (zh) 缩小导体图案的间距的方法及使用此方法形成的结构
CN1579016A (zh) 电子器件及其制造方法
US8828877B2 (en) Etching solution and trench isolation structure-formation process employing the same
CN1234607A (zh) 形成沟槽隔离结构的方法
US7053005B2 (en) Method of forming a silicon oxide layer in a semiconductor manufacturing process
CN102741984A (zh) 在高深宽比纳米结构中减少图案塌陷的方法
CN1681080A (zh) 利用超临界流体制造微电子器件的方法
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
JP2005019721A (ja) 半導体装置の製造方法
CN1713366A (zh) 制造半导体元件的方法
CN103633014A (zh) 半导体器件制造方法
TW200612466A (en) Method for forming STI structures with controlled step height
CN1429873A (zh) 用于金属的化学机械抛光浆液及利用该浆液制备半导体装置的金属线接触插头的方法
KR20010039719A (ko) 평탄화 방법
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
KR20050045799A (ko) 스핀온글래스 조성물 및 이를 이용한 실리콘 산화막형성방법
KR100492157B1 (ko) 반도체 장치의 산화 실리콘막 형성방법
CN1781865A (zh) 增强氟硅玻璃层稳定性的方法
KR100608144B1 (ko) 반도체 소자의 절연막 평탄화 방법
US6774042B1 (en) Planarization method for deep sub micron shallow trench isolation process
KR100645189B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100850180B1 (ko) 에스오아이 기판의 제조방법 및 이에 사용되는 연마장치
KR100461329B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication