KR20010039719A - 평탄화 방법 - Google Patents

평탄화 방법 Download PDF

Info

Publication number
KR20010039719A
KR20010039719A KR1020000040460A KR20000040460A KR20010039719A KR 20010039719 A KR20010039719 A KR 20010039719A KR 1020000040460 A KR1020000040460 A KR 1020000040460A KR 20000040460 A KR20000040460 A KR 20000040460A KR 20010039719 A KR20010039719 A KR 20010039719A
Authority
KR
South Korea
Prior art keywords
chemical mechanical
mechanical polishing
polishing process
dielectric layer
photoresist
Prior art date
Application number
KR1020000040460A
Other languages
English (en)
Inventor
페어촉신씨아
이바주니히로
누에트첼요아킴
야노히로유키
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
스코트 이. 올라슨, 사브리나 에이. 스탠리
인피니언 테크놀로지스 노쓰 아메리카 코포레이션
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션, 스코트 이. 올라슨, 사브리나 에이. 스탠리, 인피니언 테크놀로지스 노쓰 아메리카 코포레이션, 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 포만 제프리 엘
Publication of KR20010039719A publication Critical patent/KR20010039719A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 화학 기계적 연마 공정에 중합체 층을 적용시켜 이를 평탄화시키는 방법에 관한 것이다.

Description

평탄화 방법{METHOD FOR PLANARIZATION}
본 발명은 반도체 장치의 제조 공정중 감광성내식막과 같은 중합체성 물질 층의 평탄화 방법에 관한 것이다.
초고밀도 집적회로(very large scale integrated circuit, VLSI) 장치는 전형적으로 실리콘 웨이퍼와 같은 기판상에 일련의 물질 부가법(예를 들어, 그중에서 저압 화학 증착법, 스푸터링(sputtering) 작업), 물질 제거법(예를 들어, 그중에서 습식 에칭(etching), 반응성 이온 에칭), 물질 변형법(예를 들어, 그중에서 산화, 이온 임플랜트(implant))에 의해 제조된다. 전형적으로, 이러한 물리적이고 화학적인 작업은 전체 기판과 상호작용한다. 예를 들어, 기판을 산 욕중에 넣는 경우, 기판의 전체 표면이 에칭될 것이다. 기판상에 크기가 매우 작은 전기적 활성 장치들을 조립하기 위해서는 상기 작업들이 작은 크기의 잘 규정된 영역에만 제한적으로 영향을 미쳐야 한다.
VLSI의 제조에 사용되는 석판인쇄법은 일련의 가공 단계중의 특정 작업에 의해 변형된 기판 물질의 작은 영역으로 정의되는, 때때로 소위 "감광성내식막" 또는 "내식막"이라고도 지칭되는 감광성 중합체의 개구부를 패턴화시키는 방법을 포함한다.
중합체의 패턴화된 개구부를 제조하는 방법은 바람직하게는 자외선 조사에 의해서 수행된다. 자외선을 조사하면, 감광성내식막내에 바람직한 광화학 반응이 일어난다. 바람직하게는, 광화학 반응이 감광성내식막의 용해도 특성을 변화시킴으로써, 특정 부위의 감광성내식막을 제거할 수 있다. 감광성내식막은 네가티브(negative)형 감광성내식막 물질 또는 포지티브(positive)형 감광성내식막 물질일 수 있다.
네가티브형 감광성내식막 물질은 자외선에 노출시 중합되어 불용성으로 될 수 있는 물질이다. 따라서, 네가티브형 감광성내식막 물질을 사용하는 경우, 이후의 작업 동안 보호하고자 하는 기판의 영역들 위에서 이 감광성내식막 물질이 중합되도록 이 감광성내식막 물질을 선택적으로 자외선에 노출시킨다. 노출되지 않은 감광성내식막 부분은 중합된 감광성내식막 부분에 불활성인 용매에 의해서 제거된다. 이러한 용매는 수성 용매일 수 있다.
포지티브형 감광성내식막 물질은 자외선에 노출시, 노출되지 않은 내식막 부분이 용해되지 않는 용매에 용해될 수 있는 물질이다. 따라서, 이러한 포지티브형 감광성내식막 물질을 사용하는 경우, 이후의 가공 기간 동안 보호하지 않고자 하는 기판의 영역들 위에서 이 감광성내식막 물질이 반응하도록 이 감광성내식막 물질을 선택적으로 자외선에 노출시킨다. 노출된 감광성내식막 부분은 노출되지 않은 내식막 부분이 용해되지 않는 용매에 의해서 제거된다. 이러한 용매는 수성 용매일 수 있다.
감광성내식막의 특정 부분을 선택적으로 제거함으로써, 기판의 특정 영역을 노출된 다른 영역들에 상대적으로 보호할 수 있다. 제거되지 않고 잔존하는 감광성내식막 부분은 하부 기판을 가공할 때 마스크 또는 스텐실로서 사용할 수 있다. 예를 들어, 마스크의 개구부를 통해 반도체 기판으로 원하는 불순물을 확산시킬 수 있다. 기판상에 장치들을 조립하는 다른 방법들도 공지되어 있다.
VLSI 칩을 제조하는 방법은 전형적으로 감광성내식막에 에칭, 임플랜트, 침착 또는 그밖의 작업을 수행한 후, 마지막 단계로 노출시킨 감광성내식막을 제거하여 확보된 새로운 감광성내식막에 이러한 가공 절차를 또다시 적용하는 작업을 반복하는, 감광성내식막의 반복된 패턴화 방법을 포함한다.
물질의 균일한 가공을 보장하기 위해, 종종 기판상에 침착된 물질 층의 상부 표면을 실질적으로 단지 하나의 평면으로 수평이 되도록 가공할 수 있다. 이러한 방법은 전형적으로 평탄화 방법으로 지칭된다.
스피닝(spinning)과 같은 방법에 의해 웨이퍼상에 감광성내식막을 침착시키는 경우, 하부 기판에 대해서 균일한 두께로 침착되지 않는 경우가 많다. 따라서, 감광성내식막을 평탄화시켜야 한다. 그러나, 다른 물질들을 평탄화시키는데 사용되는 다양한 기술들을 감광성내식막에 직접 적용할 수 없다. 현재 "CDE"로 지칭되는 한 방법이 사용되고 있다. 그러나, 이 방법은 또한 사용된 조성물에 노출된 유전체(dielectric) 절연물질(예를 들어, 질화규소, 산화규소, 옥시질화규소)과 같은 존재하는 다른 물질 층의 두께를 감소시킨다. 따라서, 감광성내식막을 평탄화시키는 개선된 방법이 요구된다.
본 발명의 목적은 반도체 장치의 제조 공정중 유전체 층과 같은 다른 물질 층의 두께를 감소시키지 않으면서 감광성내식막 층을 평탄화시키는 개선된 방법을 제공하는 것이다.
도 1은 감광성내식막(photoresist)의 제거 속도와 pH 사이의 관계를 나타내는 그래프이다.
본 발명의 한 양태는 기판상의 중합체 층을 평탄화시키는 방법을 제공한다. 이 방법은 중합체 층을 화학 기계적 연마 공정에 적용시킴을 포함한다. 화학 기계적 연마 공정은 이 공정에 사용되는 조성물에 또한 노출되는 유전체 층에 대해 매우 선택적이다.
본 발명의 한 특정 양태에서, 유전체 층은 질화규소, 옥시질화규소 및/또는 산화규소이고, 이때 산화규소는 실리케이트 유리(도핑되거나 도핑되지 않음), 고밀도 플라즈마(HDP) 산화물, 가열 산화물, 및/또는 실란, 디실란, 트리메틸실란, 테트라메틸실란 및/또는 수소 실세퀴옥산 수지(통상적으로 "유동성 산화물"로 지칭됨)의 산화물이다.
본 발명의 추가의 특정 양태는 연마제를 함유하지 않은 연마용 조성물을 사용하는 것에 관한 것이다.
본 발명의 또다른 특정 양태에서, 중합체는 광활성 화합물을 포함하거나 포함하지 않을 수 있는 포지티브형 감광성내식막 또는 네가티브형 감광성내식막을 포함한다.
본 발명의 또다른 양태는 반도체 장치를 제조하는 방법을 제공한다. 이 방법은 기판에 하나 이상의 트렌치를 형성함을 포함한다. 감광성내식막 층은 기판상에 그리고 하나 이상의 트렌치에 침착된다. 하나 이상의 트렌치에 감광성내식막을 침착시키면, 감광성내식막 층의 상부 표면에 홈이 형성된다. 감광성내식막 층을 화학 기계적 연마될 수 있는 유전체 층에 대해 선택적인 화학 기계적 연마 공정에 적용시킨다.
반도체 장치를 제조하는 공정중에서, 기판의 일부를 제거하여 특정 용도의 홈을 제조하는 경우가 많다. 예를 들어, 기판의 일부를 제거하여 트렌치를 형성할 수 있다. 한 예로써, DRAM 장치의 제조에서는 기판에 깊은 트렌치가 형성된다.
깊은 트렌치와 같은 홈을 형성한 후에, 홈을 비롯한 기판을 감광성내식막 층으로 덮을 수 있다. 홈내에 물질이 침착함에 따라, 감광성내식막 층의 상부 표면이 트렌치 부근의 영역에서 낙하되어 감광성내식막 층의 상부 표면에 홈이 형성된다. 이러한 문제점은 큰 체적의 내식막이 제거되어 형성된 높은 종횡비의 트렌치를 포함하는 기판을 피복하는 경우 특히 두드러진다.
또한, 전형적인 감광성내식막 층은 전형적으로 트렌치의 상부에서가 아니라 평탄한 구조물상에서 웨이퍼에 대해 일정한 내식막 두께가 형성되도록 최적화될 수 있다. 트렌치에 침착된 감광성내식막의 평탄하지 않은 특성과 웨이퍼에 침착된 감광성내식막 층의 상부 표면의 비균일성으로 인해, 내식막의 홈의 깊이가 감소될 수 있으며, 감광성내식막의 홈을 가공하는데 있어서 제어상의 문제점이 발생한다.
본 발명은 감광성내식막의 홈을 가공하기 전에 감광성내식막을 평탄화시키는 방법을 제공한다. 본 발명의 감광성내식막 층을 평탄화시키는 방법은 DRAM과 DRAM 유도체중의 트렌치 뿐만 아니라 논리 회로와 양극 회로중의 깊고 얕은 응용부분들의 3차원 구조와 높은 종횡비를 한정하는데 특중히 유용할 수 있다. 트렌치로부터 폴리실리콘을 스트리핑(stripping)할 필요 없이 트렌치를 전도성 물질로 채울 수 있는 경우, 다결정질 실리콘의 홈 가공 방법을 적용할 수 있다. 그러나, 유전체 노드 앞에 형성된 칼라(collar) 산화물, 매입판(buried plate), 직립형 트랜지스터와 같은 구조물에서, 트렌치는 전형적으로 의도한 공정을 거친 이후에 완전히 비어있거나 또는 부분적으로 비어있는 상태이어야 한다. 트렌치가 부분적으로 비어있는 상태인 경우, 홈내의 물질은 구조물의 다른 부분을 손상시키지 않으면서 쉽게 벗겨낼 수 있는 감광성내식막과 같은 중합체 물질이어야 한다.
본 명세서 전체에서, "내식막의 홈"이란 용어는 벗겨낼 수 있는 중합체 물질을 사용하여 감광성내식막 층상에서 수행되는 공정들과의 관계를 나타내기 위해 사용된다. 이는 트렌치에서의 감광성내식막의 침착에 기인하여 감광성내식막의 상부 층에 형성될 수 있는 낙하 부분과는 구별된다.
또한, 본 발명은 감광성내식막을 배제하지 않고 포함하는 중합체 물질의 평탄화 방법을 제공한다. 본 발명에 사용된 감광성내식막은 공지된 다양한 네가티브형 감광성내식막과 포지티브형 감광성내식막을 포함하며, 특히 반도체 장치의 제조공정에 사용되는 것을 포함한다.
본 발명에 적합한 중합체중에는, 하이드록시스티렌 그룹과 같은 페놀계 하이드록시 그룹을 포함하는 중합체 또는 노볼락 수지가 포함된다. 이들 물질은 이들의 공중합체, 하이드록시스티렌과 메타크릴레이트(예를 들어, t-부틸 메타크릴레이트) 및/또는 아크릴레이트의 공중합체, 폴리(하이드록시스티렌), 폴리(하이드록시스티렌-코-t-부틸옥시카보닐옥시스티렌), 폴리(하이드록시스티렌-코-하이드록시메틸스티렌), 폴리(하이드록시스티렌-코-아세톡시메틸스티렌), 알킬 치환된 폴리비닐 페놀, 노볼락 수지(예를 들어, 크레졸 노볼락, 에틸페놀 노볼락, 크실렌올 노볼락)를 포함한다.
다른 적절한 중합체로는 폴리(p-3급-부톡시카보닐옥시-A-메틸스티렌), 폴리(p-3급-부톡시카보닐옥시스티렌), 폴리(3급-부틸 p-비닐벤조에이트), 폴리(3급-부틸 p-이소프로페닐페닐옥시아세테이트), 폴리(3급-부틸 메타크릴레이트)를 들 수 있다.
감광성내식막 조성물의 경우, 경우에 따라 광활성 화합물과 감광화제를 사용할 수 있다.
반도체 장치를 제조할 때, 감광성내식막은 전형적으로 실리콘, SOI(절연체상의 실리콘) 또는 탄화규소와 같은 반도체 기판상에 스피닝과 같은 방법으로 침착된다. 반도체 구조물은 또한 전형적으로 질화규소, 산화규소 및/또는 옥시질화규소와 같은 유전성 절연체를 포함한다. 본 발명의 방법에 사용된 산화규소는 전형적으로 실란, 디실란, 트리메틸실란, 테트라메틸실란, 수소 실세퀴옥산, 가열 산화물, 도핑된 실리케이트 유리, 도핑되지 않은 실리케이트 유리 및/또는 고밀도 플라즈마(HDP) 산화물로부터 수득된다. 도핑된 실리케이트 유리에 적절한 도판트(dopant)는 전형적으로 인 및/또는 붕소 및/또는 불소이다. 바람직한 유전성 절연체는 질화규소, 도핑된 실리케이트 유리, HDP 산화물이다.
본 발명에 따라서, 중합체는 화학 기계적 연마법에 의해 평탄화된다. 본 발명에 따라 사용된 연마용 조성물은 유전체 층, 특히 질화규소에 대해 약 10:1 이상, 더욱 전형적으로는 약 100:1 이상, 바람직하게는 약 1000:1 이상으로 매우 선택적이다. 따라서, 연마 공정은 유전체상에서 종결된다. 사실, 연마가 과도하게 이루어졌다해도, 단지 하부 질화물이 매우 근소하게 감소될 뿐이지 구조물중 트렌치에서의 심각한 홈 깊이의 감소는 일어나지 않는다.
연마용 조성물의 pH는 전형적으로 약 8 이상, 더욱 전형적으로는 약 10 이상, 바람직하게는 약 11 내지 약 13이다.
전형적인 연마용 조성물은 염기성 용액중의 실리카 또는 알루미나와 같은 연마제 물질을 함유할 수 있다. 연마용 조성물은 또한 전형적으로 산화제(예를 들어, 산화형 금속 염, 산화형 금속 착체), 철의 염(예를 들어, 니트레이트, 설페이트, EDTA, 시트레이트, 칼륨 페리시아나이드 등), 알루미늄 염, 나트륨 염, 칼륨 염, 암모늄 염, 4급 암모늄 염, 포스포늄 염, 과산화물, 염소산염, 과염소산염, 과망간산염, 과황산염, 이들의 혼합물을 포함한다. 전형적으로 산화제 성분은 약 2 중량% 이하의 양으로 슬러리에 존재한다. 본 발명에 따른 연마용 조성물은 강염기를 함유할 수 있으며, 산화제 또는 연마제 물질이 필요하지 않음을 발견하였다. 강염기는 수산화물, 예를 들어 트리메틸암모늄 하이드록사이드, 수산화나트륨, 수산화칼륨, 수산화알루미늄을 포함한다.
산화제 성분을 함유하는 연마용 슬러리가 침전되고 응집되어 산화제 성분의 분해가 일어나지 않도록 더욱 안정화시키기 위해, 계면활성제, 중합체성 안정화제 또는 다른 표면 활성 분산제와 같은 다양한 첨가제를 사용할 수 있다. 본 발명에 사용하기에 적합한 계면활성제의 여러 예는 모두 본원에 참고로 인용되는 하기 문헌들에 개시되어 있다: 문헌[Kirk-Othmer, Encyclopedia of Chemical Technology, 3rd Edition, Vol. 22, John Wiley ＆ Sons, 1983], 문헌[Sislet ＆ Wood, Encyclopedia of Surface Active Agents, Chemical Publishing Co., Inc., 1964], 제조 방법에 관한 구입가능한 문헌들, 예를 들어 문헌[McCutcheon's Emulsifiers ＆ Detergents, North American and International Edition, McCutcheon Division, The MC Publishing Co., 1991], 문헌[Ash, The Condensed Encyclopedia of Surfactants, Chemical Publishing Co., Inc., 1989], 문헌[Ash, What Every Chemical Technologist Wants to Know About ... Emulsifiers and Wetting Agents, Volume I, Chemical Publishing Co., Inc., 1988], 문헌[Napper, Polymeric Stabilization of Colloidal Dispersion, Academic Press, 1983], 문헌[Rosen, Surfactants ＆ Interfacial Phenomena, 2nd edition, John Wiley ＆ Sons, 1989].
바람직한 연마용 조성물은 약 30% 이하의 실리카와 같은 연마제와 약 3×10-5내지 약 3×10-2의 트리메틸암모늄 하이드록사이드(TMAH)를 포함한다. 바람직한 연마용 슬러리는 임의의 연마제, 안정화제 또는 추가의 산화제를 함유하지 않는 TMAH의 수성 조성물이다. 물은 바람직하게는 탈이온수이다.
평탄화 공정은 연마용 조성물로 포화된 연마용 패드와 함께 제어된 하향 압력하에서의 웨이퍼의 회전 운동을 포함한다.
전형적으로, 압력은 약 2 내지 약 10psi의 하향 힘(down force), 전형적으로 약 5psi의 하향 힘이고, 연마용 패드의 회전 속도는 약 20 내지 약 100rpm, 전형적으로 약 55rpm이다.
도면에 도시한 바와 같이, pH가 증가할수록 감광성내식막의 제거 속도도 증가한다. 사용한 연마용 조성물은 탈이온수/TMAH 조성물이다.
본 발명에 의해, 유전체 층과 같은 다른 물질 층의 두께를 감소시키지 않으면서 감광성내식막을 평탄화시킬 수 있다.

Claims (49)

  1. 화학 기계적 연마될 수 있으며 질화규소와 옥시질화규소와 실리케이트 유리와 가열 산화규소와 고밀도 플라즈마 산화규소와 실란, 디실란, 트리메틸실란, 테트라메틸실란, 수소 실세퀴옥산 수지로 구성된 군에서 선택된 1종 이상의 산화물로 구성된 군에서 선택된 1종 이상인 유전체 층에 대해 선택적인 화학 기계적 연마 공정에 중합체를 적용시킴을 포함하는 중합체 층의 평탄화 방법.
  2. 제 1 항에 있어서,
    유전체 층이 질화규소, 도핑된 실리케이트 유리, 고밀도 플라즈마 산화규소로 구성된 군에서 선택된 1종 이상인 방법.
  3. 제 1 항에 있어서,
    유전체 층이 질화규소를 포함하는 방법.
  4. 제 1 항에 있어서,
    화학 기계적 연마 공정이 약 10:1 이상으로 유전체 층에 대해 선택적인 방법.
  5. 제 1 항에 있어서,
    화학 기계적 연마 공정이 약 100:1 내지 약 1000:1로 유전체 층에 대해 선택적인 방법.
  6. 제 1 항에 있어서,
    화학 기계적 연마 공정에 pH 약 8 이상의 연마용 조성물을 사용하는 방법.
  7. 제 1 항에 있어서,
    화학 기계적 연마 공정에 pH 약 10 이상의 연마용 조성물을 사용하는 방법.
  8. 제 1 항에 있어서,
    화학 기계적 연마 공정에 pH 약 11 내지 약 13의 연마용 조성물을 사용하는 방법.
  9. 제 6 항에 있어서,
    연마용 조성물이 트리메틸암모늄 하이드록사이드를 포함하는 방법.
  10. 제 1 항에 있어서,
    중합체 층의 두께가 약 0.5 내지 약 3㎛인 방법.
  11. 제 1 항에 있어서,
    화학 기계적 연마 공정을 약 2 내지 약 10psi의 압력과 약 20 내지 약 100rpm의 연마용 패드의 회전 속도에서 수행하는 방법.
  12. 제 1 항에 있어서,
    중합체 층이 광활성 화합물을 포함하거나 포함하지 않은 포지티브(positive)형 감광성내식막(photoresist) 또는 네가티브(negative)형 감광성내식막인 방법.
  13. 제 12 항에 있어서,
    연마용 조성물이 연마제를 함유하지 않은 연마용 조성물인 방법.
  14. 제 9 항에 있어서,
    연마용 조성물이 연마제를 함유하지 않은 연마용 조성물인 방법.
  15. 제 1 항에 있어서,
    연마용 조성물이 연마제를 함유하지 않은 연마용 조성물인 방법.
  16. 연마제를 함유하지 않은 연마용 조성물을 사용하여, 화학 기계적 연마될 수 있는 유전체 층에 대해 선택적인 화학 기계적 연마 공정에 중합체를 적용시킴을 포함하는 중합체 층의 평탄화 방법.
  17. 제 16 항에 있어서,
    유전체 층이 질화규소, 도핑된 실리케이트 유리, 고밀도 플라즈마 산화물로 구성된 군에서 선택된 1종 이상인 방법.
  18. 제 16 항에 있어서,
    유전체 층이 질화규소를 포함하는 방법.
  19. 제 16 항에 있어서,
    화학 기계적 연마 공정이 약 10:1 이상으로 유전체 층에 대해 선택적인 방법.
  20. 제 16 항에 있어서,
    화학 기계적 연마 공정이 약 100:1 내지 약 1000:1로 유전체 층에 대해 선택적인 방법.
  21. 제 16 항에 있어서,
    화학 기계적 연마 공정에 pH 약 8 이상의 연마용 조성물을 사용하는 방법.
  22. 제 16 항에 있어서,
    화학 기계적 연마 공정에 pH 약 10 이상의 연마용 조성물을 사용하는 방법.
  23. 제 16 항에 있어서,
    화학 기계적 연마 공정에 pH 약 11 내지 약 13의 연마용 조성물을 사용하는 방법.
  24. 제 21 항에 있어서,
    연마용 조성물이 트리메틸암모늄 하이드록사이드를 포함하는 방법.
  25. 제 16 항에 있어서,
    중합체 층의 두께가 약 0.5 내지 약 3㎛인 방법.
  26. 제 16 항에 있어서,
    화학 기계적 연마 공정을 약 2 내지 약 10psi의 압력과 약 20 내지 약 100rpm의 연마용 패드의 회전 속도에서 수행하는 방법.
  27. 제 16 항에 있어서,
    중합체 층이 광활성 화합물을 포함하거나 포함하지 않은 포지티브형 감광성내식막 또는 네가티브형 감광성내식막인 방법.
  28. 화학 기계적 연마될 수 있는 유전체 층에 대해 선택적인 화학 기계적 연마 공정에 감광성내식막을 적용시킴을 포함하는 감광성내식막 층의 평탄화 방법.
  29. 제 28 항에 있어서,
    유전체 층이 질화규소, 도핑된 실리케이트 유리, 고밀도 플라즈마 산화물로 구성된 군에서 선택된 1종 이상인 방법.
  30. 제 28 항에 있어서,
    유전체 층이 질화규소를 포함하는 방법.
  31. 제 28 항에 있어서,
    화학 기계적 연마 공정이 약 10:1 이상으로 유전체 층에 대해 선택적인 방법.
  32. 제 28 항에 있어서,
    화학 기계적 연마 공정이 약 100:1 내지 약 1000:1로 유전체 층에 대해 선택적인 방법.
  33. 제 28 항에 있어서,
    화학 기계적 연마 공정에 pH 약 8 이상의 연마용 조성물을 사용하는 방법.
  34. 제 28 항에 있어서,
    화학 기계적 연마 공정에 pH 약 10 이상의 연마용 조성물을 사용하는 방법.
  35. 제 28 항에 있어서,
    화학 기계적 연마 공정에 pH 약 11 내지 약 13의 연마용 조성물을 사용하는 방법.
  36. 제 33 항에 있어서,
    연마용 조성물이 트리메틸암모늄 하이드록사이드를 포함하는 방법.
  37. 제 28 항에 있어서,
    감광성내식막 층의 두께가 약 0.5 내지 약 3㎛인 방법.
  38. 제 28 항에 있어서,
    화학 기계적 연마 공정을 약 2 내지 약 10psi의 압력과 약 20 내지 약 100rpm의 연마용 패드의 회전 속도에서 수행하는 방법.
  39. 반도체 구조물의 제조 방법으로서,
    ① 반도체 기판에 하나 이상의 트렌치를 형성하는 단계,
    ② 기판과 하나 이상의 트렌치상에 감광성내식막 층을 침착시키는 단계,
    ③ 화학 기계적 연마될 수 있는 유전체 층에 대해 선택적인 화학 기계적 연마 공정에 상기 감광성내식막 층을 적용시키는 단계
    를 포함하는 반도체 구조물의 제조 방법.
  40. 제 39 항에 있어서,
    유전체 층이 질화규소, 도핑된 실리케이트 유리, 고밀도 플라즈마 산화물로 구성된 군에서 선택된 1종 이상인 방법.
  41. 제 39 항에 있어서,
    유전체 층이 질화규소를 포함하는 방법.
  42. 제 39 항에 있어서,
    화학 기계적 연마 공정이 약 10:1 이상으로 유전체 층에 대해 선택적인 방법.
  43. 제 39 항에 있어서,
    화학 기계적 연마 공정이 약 100:1 내지 약 1000:1로 유전체 층에 대해 선택적인 방법.
  44. 제 39 항에 있어서,
    화학 기계적 연마 공정에 pH 약 8 이상의 연마용 조성물을 사용하는 방법.
  45. 제 44 항에 있어서,
    화학 기계적 연마 공정에 pH 약 10 이상의 연마용 조성물을 사용하는 방법.
  46. 제 39 항에 있어서,
    화학 기계적 연마 공정에 pH 약 11 내지 약 13의 연마용 조성물을 사용하는 방법.
  47. 제 44 항에 있어서,
    연마용 조성물이 트리메틸암모늄 하이드록사이드를 포함하는 방법.
  48. 제 39 항에 있어서,
    감광성내식막 층의 두께가 약 0.5 내지 약 3㎛인 방법.
  49. 제 39 항에 있어서,
    화학 기계적 연마 공정을 약 2 내지 약 10psi의 압력과 약 20 내지 약 100rpm의 연마용 패드의 회전 속도에서 수행하는 방법.
KR1020000040460A 1999-07-19 2000-07-14 평탄화 방법 KR20010039719A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35615799A 1999-07-19 1999-07-19
US9356157 1999-07-19

Publications (1)

Publication Number Publication Date
KR20010039719A true KR20010039719A (ko) 2001-05-15

Family

ID=23400381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000040460A KR20010039719A (ko) 1999-07-19 2000-07-14 평탄화 방법

Country Status (4)

Country Link
EP (1) EP1071121A1 (ko)
JP (1) JP3444491B2 (ko)
KR (1) KR20010039719A (ko)
CN (1) CN1166986C (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240748B4 (de) * 2002-08-29 2010-04-01 Qimonda Ag Verfahren zur Planarisierung einer Halbleiterprobe
CN1983464B (zh) * 2002-10-24 2010-12-08 精工爱普生株式会社 强电介质膜、强电介质电容器、强电介质存储器、压电元件、半导体元件
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2006522454A (ja) * 2003-03-30 2006-09-28 リットン・システムズ・インコーポレイテッド マイクロチャネルプレートの拡散接合方法
TWI241626B (en) 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4160569B2 (ja) 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7052373B1 (en) * 2005-01-19 2006-05-30 Anji Microelectronics Co., Ltd. Systems and slurries for chemical mechanical polishing
KR100713231B1 (ko) * 2005-12-26 2007-05-02 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
US9850406B2 (en) 2014-11-07 2017-12-26 International Business Machines Corporation Adhesive resins for wafer bonding
US10037889B1 (en) * 2017-03-29 2018-07-31 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Cationic particle containing slurries and methods of using them for CMP of spin-on carbon films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
DE4312324C2 (de) * 1992-04-16 1995-06-01 Micron Technology Inc Verfahren zum Bearbeiten eines Halbleiters zum Herstellen eines isolierten, mit Polysilicium ausgekleideten Hohlraums und Verfahren zum Herstellen eines Kondensators
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
JPH10294361A (ja) * 1997-04-17 1998-11-04 Fujitsu Ltd 半導体装置の製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6060370A (en) * 1998-06-16 2000-05-09 Lsi Logic Corporation Method for shallow trench isolations with chemical-mechanical polishing

Also Published As

Publication number Publication date
CN1301992A (zh) 2001-07-04
CN1166986C (zh) 2004-09-15
JP3444491B2 (ja) 2003-09-08
JP2001077064A (ja) 2001-03-23
EP1071121A1 (en) 2001-01-24

Similar Documents

Publication Publication Date Title
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
KR101377866B1 (ko) 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들
US6136700A (en) Method for enhancing the performance of a contact
US20010018252A1 (en) Method for fabricating semiconductor device by using etching polymer
US6001739A (en) Method of manufacturing a semiconductor device
CA2061120A1 (en) Mask within a concave semiconductor structure
KR20010039719A (ko) 평탄화 방법
US6521542B1 (en) Method for forming dual damascene structure
US6573176B2 (en) Method for forming dual damascene line structure
EP0300563B1 (en) Method of manufacturing semiconductor devices in which a surface of a semiconductor structure is selectively treated
US20050106870A1 (en) Methods for using a silylation technique to reduce cell pitch in semiconductor devices
JP3161425B2 (ja) Ｓｔｉの形成方法
JP2000235969A (ja) 半導体装置の製造方法
KR20040057653A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
CN113921470B (zh) 一种半导体结构及其制造方法
KR0168149B1 (ko) 반도체 소자의 평탄화 방법
KR100454849B1 (ko) 반도체 소자의 제조방법
US6465156B1 (en) Method for mitigating formation of silicon grass
KR100338091B1 (ko) 반도체소자제조방법
KR100701674B1 (ko) 반도체 소자의 제조방법
KR930006130B1 (ko) 반도체 집적회로의 소자격리영역 형성방법
KR20060077353A (ko) 슬러리 조성물, 이를 이용한 가공물의 연마방법 및 반도체장치의 콘택 형성방법
KR950014325B1 (ko) 실리레이션용 감광막 패턴 형성방법
KR19990004567A (ko) 반도체 소자의 평탄화 방법
KR20050056348A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid