JP2001077064A - ポリマ層の平坦化方法 - Google Patents

ポリマ層の平坦化方法

Info

Publication number
JP2001077064A
JP2001077064A JP2000210311A JP2000210311A JP2001077064A JP 2001077064 A JP2001077064 A JP 2001077064A JP 2000210311 A JP2000210311 A JP 2000210311A JP 2000210311 A JP2000210311 A JP 2000210311A JP 2001077064 A JP2001077064 A JP 2001077064A
Authority
JP
Japan
Prior art keywords
chemical mechanical
mechanical polishing
polishing composition
dielectric layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000210311A
Other languages
English (en)
Other versions
JP3444491B2 (ja
Inventor
Cynthia Fairchok
シンシア・フェアコック
Junichiro Iba
井場淳一郎
Joachim Nuetzel
ヨアヒム・ニュッツェル
Hiroyuki Yano
矢野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp, Infineon Technologies North America Corp filed Critical Toshiba Corp
Publication of JP2001077064A publication Critical patent/JP2001077064A/ja
Application granted granted Critical
Publication of JP3444491B2 publication Critical patent/JP3444491B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスの製造プロセス中に、フォト
レジストなどのポリマ材料の層を平坦化する方法を提供
すること。 【解決手段】 ポリマ層を化学機械研磨にかけることに
よって、このポリマ層を平坦化する。ここで、化学機械
研磨に使用される研磨組成物は、強塩基を含み、研磨剤
は含まなくてもよい。このポリマ用研磨組成物は、誘電
体層に対し、少なくとも約１：１０の選択性を示す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスの
製造プロセス中に、フォトレジストなどのポリマ材料層
を平坦化する方法に関する。
【０００２】
【従来の技術】超大規模集積回路デバイスは一般に、シ
リコン・ウェーハなどの基板上に、とりわけ低圧化学的
気相付着やスパッタリング操作などの材料付加、とりわ
けウェット・エッチングや反応性イオン・エッチングな
どの材料除去、およびとりわけ酸化やイオン注入などの
材料改質という一連の操作で製作される。一般に、これ
らの物理的化学的操作は基板全体と相互作用する。例え
ば、基板が酸浴中に置かれている場合には、基板の表面
全体がエッチングされることになる。基板上に非常に小
さい電気的能動素子を作成するには、これらの操作の影
響を、小さく明確な領域に限定しなければならない。
【０００３】ＶＬＳＩ製造におけるリソグラフィは、
「フォトレジスト」または「レジスト」とも呼ばれる感
光性ポリマ中に開口をパターン形成するプロセスを含
み、この開口により、一連の処理段階中の特定の操作に
よって基板材料が改質される小さい領域が画定される。
【０００４】ポリマ中にパターン形成された開口を作成
するプロセスは、放射によって行うことが好ましい。放
射によって、所望の光化学反応がフォトレジスト内に生
じる。この光化学反応によってフォトレジストの溶解度
特性が変化し、それによってフォトレジストのある部分
を除去できることが好ましい。フォトレジストは、ネガ
型フォトレジスト材料でもポジ型フォトレジスト材料で
もよい。
【０００５】ネガ型フォトレジスト材料は、放射に露光
すると重合して不溶性になり得るものである。したがっ
てネガ型フォトレジスト材料を使用する場合、このフォ
トレジストを選択的に放射に露光し、後続の操作中に保
護しようとする基板の領域の上で重合を生じさせる。こ
のフォトレジストの非露光部分は、フォトレジストの重
合部分に対して不活性な溶媒により除去される。このよ
うな溶媒は、溶媒の水溶液でよい。
【０００６】ポジ型フォトレジスト材料は、放射で露光
されると、非露光レジストが溶解しない溶媒に可溶性に
なり得る材料である。したがってポジ型フォトレジスト
材料を利用する場合、このフォトレジストを選択的に放
射で露光して、後続の処理期間中に保護されない基板の
部分の上で反応を生じさせる。フォトレジストの露光部
分は、レジストの非露光部分を溶解することができない
溶媒によって除去される。このような溶媒は、溶媒の水
溶液でよい。
【０００７】フォトレジストのある部分を選択的に除去
することによって、基板のある領域を保護しながらその
他の領域を露出させることが可能になる。フォトレジス
トの残った部分は、下にある基板を処理するためのマス
クまたはステンシルとして使用することができる。例え
ば、マスクの開口があると、その開口を通して所望の不
純物を半導体基板中に拡散させることができる。基板上
にデバイスを形成するための、その他の方法も知られて
いる。
【０００８】ＶＬＳＩチップの製造は一般に、フォトレ
ジストのパターン形成と、その後のエッチング、注入、
付着、またはその他の操作、最後にこのプロセス順序を
もう一度反復するために新しいフォトレジストを付着す
る道を開くため露光済みフォトレジストの除去を繰り返
すことが必要である。
【０００９】しばしば材料の均一な処理を行う助けとし
て、基板上に付着された材料の層の上面を処理して、実
質的に同一平面にあるようにすることができる。このよ
うなプロセスは、一般に平坦化と呼ばれる。
【００１０】しばしば、スピン・コーティングなどによ
ってウェーハ上にフォトレジストを付着させると、下に
ある基板の上で均一な厚さが得られない。したがって、
フォトレジストを平坦化しなければならない。しかし、
他の材料を平坦化するために使用される様々な技法は、
フォトレジストには容易に適用できなかった。現在使用
されている一方法は、「ＣＤＥ」と呼ばれる。しかしこ
のプロセスは、やはりウェーハ上に存在しており、使用
する組成物にさらされる、絶縁層分離など他の材料（例
えば窒化ケイ素、酸化ケイ素、酸窒化ケイ素）の厚さも
減少させることになる。したがって、フォトレジストを
平坦化するための改善されたプロセスがあれば望まし
い。
【００１１】
【発明が解決しようとする課題】本発明の目的は、基板
上のレジスト層などのポリマ層を平坦化する方法を提供
することである。
【００１２】
【課題を解決するための手段】本発明の諸態様は、基板
上のポリマ層を平坦化するための方法を提供する。この
方法は、ポリマ層に化学機械研磨を施すことを含む。化
学機械研磨は、やはりこの化学機械研磨で使用される組
成物にさらされる誘電体層に対して、高度に選択的であ
る。
【００１３】本発明の具体的な一態様によれば、誘電体
層は、窒化ケイ素、酸窒化ケイ素、または酸化ケイ素、
あるいはこれらの組合せであり、酸化ケイ素は、ケイ酸
ガラス（ドープ済みの、または非ドープの）、高密度プ
ラズマ（ＨＤＰ）酸化物、熱酸化物、または、シラン、
ジシラン、トリメチルシラン、テトラメチルシランまた
は水素シルセスキオキサン樹脂あるいはこれらの組合せ
からの酸化物、あるいはその両方である（一般に「流動
性酸化物」と呼ばれる）。
【００１４】本発明の他の具体的な一態様は、研磨剤を
含まない研磨組成物を使用することに関する。
【００１５】本発明の他の具体的な一態様によれば、ポ
リマは、任意選択で光活性化合物を含むことができるポ
ジ型またはネガ型のフォトレジストを含む。
【００１６】本発明の他の一態様は、半導体デバイスを
形成するための方法を提供する。この方法は、基板内に
少なくとも１つのトレンチを形成することを含む。フォ
トレジスト層は、基板上と、少なくとも１つのトレンチ
内に付着される。少なくとも１つのトレンチ内にフォト
レジストを付着させることによって、フォトレジスト層
の上面に凹部が形成される。フォトレジスト層は、やは
り化学機械研磨を施される誘電体層に対して選択的な、
化学機械研磨を施される。
【００１７】
【発明の実施の形態】半導体デバイスを形成するプロセ
ス中、ある目的で凹部を作成するためにしばしば基板の
一部が除去される。例えば、基板の一部を除去してトレ
ンチを形成することができる。一例によれば、ＤＲＡＭ
デバイスの形成中、深いトレンチが基板内に作成され
る。
【００１８】深いトレンチなどの凹部を作成した後、基
板をその凹部を含めてフォトレジスト層で覆うことがで
きる。凹部内に材料が付着するため、フォトレジスト層
の面はトレンチ付近の領域で沈下し、その結果、フォト
レジスト層の上面に凹部が形成される。この問題は、ト
レンチ内で消費されるレジストの量が多いため、高アス
ペクト比のトレンチを含む基板を被覆するときに特に明
らかである。
【００１９】さらに、典型的なフォトレジスト層は一般
に、トレンチの上部以外の平面構造上でウェーハ全体に
わたって一貫した厚さのレジストを提供するように最適
化することができる。トレンチの上に付着されたフォト
レジストの非平面プロフィルと、ウェーハ全体にわたる
フォトレジスト層上面の非均一性は、レジスト・リセス
の深さで説明され、フォトレジストのリセス・プロセス
の制御上の問題となる。
【００２０】本発明は、フォトレジストのリセス・プロ
セスの前にフォトレジストを平坦化する方法を提供す
る。フォトレジスト層を平坦化するための本発明の方法
は、ＤＲＡＭおよびＤＲＡＭ派生物の３次元構造および
高アスペクト比のトレンチを画定するのに、また論理回
路およびバイポーラ回路用の深いまた浅い応用例に、特
に有用であろう。多結晶シリコンのリセス・プロセス
は、トレンチを導電性材料で充填する準備ができたとき
ポリシリコンをトレンチから剥離する必要なく利用する
ことができる。しかし、ノード誘電体に先だち、埋込み
プレート、縦型トランジスタ、カラー酸化物などを形成
する構造の場合、一般にトレンチは、所期のプロセスの
後、完全にまたは部分的に空のままであることが必要で
ある。この後者の場合、凹部材料として、この構造のそ
の他の部分を傷つけることなく容易に剥離することがで
きるフォトレジストなどのポリマ材料が必要である。
【００２１】本願全体を通じて、「レジスト・リセス」
という用語は、剥離可能なポリマ材料を利用してフォト
レジスト層上で行われるプロセスを意味するものとして
用いる。これは、トレンチ内にフォトレジストを付着さ
せることによりフォトレジストの上層に生じる沈下（de
pression）と区別すべきである。
【００２２】さらに、本発明は、フォトレジストを含む
がそれだけに限られないポリマ材料を平坦化するための
方法を提供する。本発明で使用するフォトレジストは、
様々な既知のネガ型およびポジ型フォトレジストを含
み、特に半導体デバイスの製造に使用されるものを含
む。
【００２３】本発明に適するポリマの中には、ヒドロキ
シスチレン基などのフェノール性水酸基を含有するポリ
マ、またはノボラック樹脂がある。これらの材料には、
それらのコポリマが含まれ、さらに、ヒドロキシスチレ
ンとメタクリル酸ｔ−ブチルなどメタクリレートまたは
アクリレートのコポリマ；ポリ（ヒドロキシスチレ
ン）、ヒドロキシスチレンとｔ−ブチルオキシカルボニ
ルオキシスチレンのコポリマ、ヒドロキシスチレンとヒ
ドロキシメチルスチレンのコポリマ、ヒドロキシスチレ
ンとアセトキシメチルスチレンのコポリマ、アルキル置
換ポリビニルフェノール、およびクレゾールノボラッ
ク、エチルフェノールノボラック、キシレノールノボラ
ックなどのノボラック樹脂が含まれる。
【００２４】その他の適切なポリマは、ポリ（ｐ−ｔｅ
ｒｔ−ブトキシカルボニルオキシ−α−メチルスチレ
ン）、ポリ（ｐ−ｔｅｒｔ−ブトキシカルボニルオキシ
スチレン）、ポリ（ｐ−ビニル安息香酸ｔｅｒｔ−ブチ
ル）、ポリ（ｐ−イソプロピルフェニルオキシ酢酸ｔｅ
ｒｔ−ブチル）、およびポリ（メタクリル酸ｔｅｒｔ−
ブチル）である。
【００２５】フォトレジスト組成物の場合、望むなら光
活性化合物および光増感剤を使用することができる。
【００２６】半導体デバイスを製作するとき、一般にフ
ォトレジストは、シリコン、ＳＯＩ（シリコン・オン・
インシュレータ）、炭化ケイ素などの半導体基板上に、
スピン・コーティングなどによって、たとえば、約０．
５〜約３μｍの厚さで付着される。この構造は、一般
に、窒化ケイ素、酸化ケイ素、または酸窒化ケイ素、あ
るいはこれらの組合せなどの誘電絶縁体も含む。本発明
のプロセスで使用する酸化ケイ素は、一般に、シラン、
ジシラン、トリメチルシラン、テトラメチルシラン、水
素シルセスキオキサン、熱酸化物、ドープ済みまたは非
ドープのケイ酸ガラス、または高密度プラズマ（ＨＤ
Ｐ）酸化物、あるいはこれらの組合せから得られる。ド
ープ済みケイ酸ガラス用のドーパントは、一般に、リ
ン、またはホウ素、またはフッ素、あるいはこれらの組
合せである。好ましい誘電絶縁体は、窒化ケイ素、ドー
プ済みケイ酸ガラス、およびＨＤＰ酸化物である。
【００２７】本発明によれば、ポリマは、化学機械研磨
によって平坦化される。本発明で使用する研磨組成物
は、誘電体層に対して高度に選択的であり、特に窒化ケ
イ素に対して少なくとも約１０：１、より典型的には少
なくとも約１００：１、好ましくは少なくとも約１００
０：１である。したがって、研磨は誘電層上で停止す
る。実際、過剰研磨しても、下にある窒化物がせいぜい
わずかに減少するだけであり、この構造内のどのトレン
チにも著しい凹部が生じない。
【００２８】この組成物は、一般にｐＨが少なくとも約
８、より典型的には少なくとも約１０、好ましくは約１
１〜約１３である。
【００２９】典型的な研磨組成物は、シリカやアルミナ
の塩基性溶液などの研磨材を含有することができる。一
般に研磨組成物は、酸化性金属塩、酸化性金属錯体や、
硝酸塩、硫酸塩、ＥＤＴＡ、クエン酸塩、フェリシアン
化カリウムなどの鉄塩、アルミニウム塩、ナトリウム
塩、カリウム塩、アンモニウム塩、第四級アンモニウム
塩、ホスホニウム塩、過酸化物、塩素酸塩、過塩素酸
塩、過マンガン酸塩、過硫酸塩などの酸化剤、およびこ
れらの混合物も含まれる。一般に、酸化性成分は、スラ
リ中に最大約２重量％の量で存在する。本発明によれ
ば、研磨組成物は強塩基を含有することができ、酸化剤
または研磨材を必要としないことが判明した。適切な強
塩基には、水酸化トリメチルアンモニウム、水酸化ナト
リウム、水酸化カリウム、水酸化アンモニウムなどの水
酸化物が含まれる。
【００３０】酸化性成分が沈降、凝集、および分解を起
こさないように、この酸化性成分を含有する研磨スラリ
をさらに安定にするため、界面活性剤、ポリマ安定化
剤、その他の界面活性分散剤など様々な添加剤を使用す
ることができる。本発明での使用に適する界面活性剤の
多くの例が、例えばKirk-Othmer, Encyclopedia of Che
mical Technology, 3rd Edition, Vol. 22 (John Wiley
& Sons, 1983)、Sislet& Wood, Encyclopedia of Surf
ace Active Agents, (Chemical Publishing Co., Inc.,
1964) や、例えばMcCutcheon's Emulsifiers & Deterg
ents, North American and International Edition (Mc
Cutcheon Division, The MC PublishingCo., 1991)、As
h, The Condensed Encyclopedia of Surfactants (Chem
ical Publishing Co., Inc., 1989)、Ash, What Every
Chemical Technologist Wants toKnow About... Emulsi
fiers and Wetting Agents, Volume I (Chemical Publi
shng Co., Inc., 1988)、Napper, Polymeric Stabiliza
tion of Colloidal Dispersion (Academic Press, 198
3)、Rosen, Surfactants & Interfacial Phenomena, 2n
d edition (John Wiley & Sons, 1989) を含む入手可能
な製造文献に開示されており、その全てを参照により本
明細書に組み込む。
【００３１】好ましい研磨組成物は、シリカなどの研磨
剤を約３０％まで、および水酸化トリメチルアンモニウ
ム（ＴＭＡＨ）などの強塩基を約３×１０-5〜約３×１
０-2Ｍ含む。好ましい研磨スラリは、どのような研磨
剤、安定剤、その他の酸化剤も含まないＴＭＡＨの水性
組成物である。水は、脱イオン水が好ましい。
【００３２】平坦化は、研磨組成物を飽和させた研磨パ
ッドを用いて、制御された下方への圧力下で、ウェーハ
を円運動させることを含む。
【００３３】一般に、圧力は約２ｐｓｉ〜約１０ｐｓｉ
（約０．１４ｋｇ／ｃｍ2〜約０．７０ｋｇ／ｃｍ2）で
あり、典型的な例では下向きの力が約５ｐｓｉ（約０．
３５ｋｇ／ｃｍ2）であり、研磨パッドの回転速度は約
２０ｒｐｍ〜約１００ｒｐｍであり、典型的な例では約
５５ｒｐｍである。
【００３４】図１に示すように、ｐＨが増大するにつれ
て除去速度が増加する。使用した研磨組成物は、脱イオ
ン水／ＴＭＡＨの組成物であった。
【００３５】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３６】（１）誘電体層に対して選択的な化学機械
研磨をポリマに施すことを含む、ポリマ層を平坦化する
ための方法であって、誘電体層が、窒化ケイ素、酸窒化
ケイ素、ケイ酸ガラス、熱酸化ケイ素、高密度プラズマ
酸化ケイ素と、シラン、ジシラン、トリメチルシラン、
テトラメチルシラン、および水素シルセスキオキサン樹
脂からなる群から選択された少なくとも１つの材料から
の酸化物とからなる群から選択される、方法。 （２）前記誘電体層が、窒化ケイ素、ドープ済みケイ酸
ガラス、および高密度プラズマ酸化ケイ素からなる群か
ら選択される、上記（１）に記載の方法。 （３）前記化学機械研磨が、誘電体層に対して少なくと
も約１０：１の選択性を有する上記（１）に記載の方
法。 （４）前記化学機械研磨が、ｐＨが少なくとも約８の研
磨組成物を使用する上記（１）に記載の方法。 （５）前記化学機械研磨が、ｐＨが少なくとも約１０の
研磨組成物を使用する上記（１）に記載の方法。 （６）前記化学機械研磨が、ｐＨが約１１〜約１３の研
磨組成物を使用する上記（１）に記載の方法。 （７）前記研磨組成物が水酸化トリメチルアンモニウム
を含む上記（４）に記載の方法。 （８）前記ポリマ層が、ポジ型またはネガ型のフォトレ
ジストを含む上記（１）に記載の方法。 （９）前記ポリマ層は、フェノール性水酸基を有するポ
リマ、またはノボラック樹脂、およびこれらのコポリ
マ、ならびにヒドロキシスチレンとメタクリル酸ｔ−ブ
チルなどメタクリレートまたはアクリレートのコポリ
マ；ポリ（ヒドロキシスチレン）、ヒドロキシスチレン
とｔ−ブチルオキシカルボニルオキシスチレンのコポリ
マ、ヒドロキシスチレンとヒドロキシメチルスチレンの
コポリマ、ヒドロキシスチレンとアセトキシメチルスチ
レンのコポリマ、アルキル置換ポリビニルフェノール、
およびクレゾールノボラック、エチルフェノールノボラ
ック、キシレノールノボラック、ポリ（ｐ−ｔｅｒｔ−
ブトキシカルボニルオキシ−α−メチルスチレン）、ポ
リ（ｐ−ｔｅｒｔ−ブトキシカルボニルオキシスチレ
ン）、ポリ（ｐ−ビニル安息香酸ｔｅｒｔ−ブチル）、
ポリ（ｐ−イソプロピルフェニルオキシ酢酸ｔｅｒｔ−
ブチル）、およびポリ（メタクリル酸ｔｅｒｔ−ブチ
ル）からなる群から選択されるポリマを含む、上記
（１）に記載の方法。 （１０）前記研磨組成物が、研磨剤を含まない研磨組成
物である上記（１）ないし（９）のいずれか一項に記載
の方法。 （１１）前記研磨剤を含まない研磨組成物を使用して、
誘電体層に対して選択的な化学機械研磨をポリマに施す
ことを含む、ポリマ層を平坦化するための方法。 （１２）前記誘電体層が、窒化ケイ素、ドープ済みケイ
酸ガラス、および高密度プラズマ酸化物からなる群から
選択された少なくとも１つのメンバである上記（１１）
に記載の方法。 （１３）前記化学機械研磨が、ｐＨが少なくとも約８の
研磨組成物を使用する上記（１１）に記載の方法。 （１４）前記研磨組成物が水酸化トリメチルアンモニウ
ムを含む上記（１３）に記載の方法。 （１５）前記ポリマ層が、任意選択で光活性化合物を含
むポジ型またはネガ型のフォトレジストを含む上記（１
１）に記載の方法。 （１６）半導体基板中に少なくとも１つのトレンチを形
成するステップと、前記基板上と、少なくとも１つのト
レンチ内に、フォトレジスト層を付着させるステップ
と、誘電体層に対して選択的な化学機械研磨をフォトレ
ジスト層に施すステップとを含む、半導体構造を製作す
る方法。 （１７）前記誘電体層が、窒化ケイ素、ドープ済みケイ
酸ガラス、および高密度プラズマ酸化物からなる群から
選択された少なくとも１つのメンバである上記（１６）
に記載の方法。 （１８）前記化学機械研磨が、誘電体層に対して少なく
とも約１０：１の選択性を有する上記（１６）に記載の
方法。 （１９）前記化学機械研磨が、ｐＨが少なくとも約８の
研磨組成物を使用する上記（１６）に記載の方法。 （２０）前記化学機械研磨が、ｐＨが少なくとも約１０
の研磨組成物を使用する上記（１６）に記載の方法。 （２１）前記化学機械研磨が、ｐＨが約１１〜約１３の
研磨組成物を使用する上記（１６）に記載の方法。 （２２）前記研磨組成物が水酸化トリメチルアンモニウ
ムを含む上記（１９）に記載の方法。 （２３）前記フォトレジスト層の厚さが約０．５〜約３
μｍである上記（１６）に記載の方法。 （２４）前記化学機械研磨が約２〜約１０ｐｓｉの圧力
で実施され、研磨パッドの回転速度が約２０〜約１００
ｒｐｍである上記（１６）に記載の方法。
【図面の簡単な説明】
【図１】レジスト除去速度とｐＨとの関係を示すグラフ
である。
フロントページの続き (71)出願人 399035836 インフィニオン テクノロジーズ ノース アメリカ コーポレイション Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉ ｅｓ Ｎｏｒｔｈ Ａｍｅｒｉｃａ Ｃｏ ｒｐ アメリカ合衆国 カリフォルニア サン ホセ ノース ファースト ストリート 1730 1730 Ｎｏｒｔｈ Ｆｉｒｓｔ Ｓｔｒｅ ｅｔ、Ｓａｎ Ｊｏｓｅ、ＣＡ、ＵＳＡ (71)出願人 000003078 株式会社東芝 神奈川県川崎市幸区堀川町72番地 (72)発明者 シンシア・フェアコック アメリカ合衆国12585 ニューヨーク州ヴ ァーバンク ヴァーバンク・クラブ・ロー ド 96 (72)発明者 井場淳一郎 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 ヨアヒム・ニュッツェル アメリカ合衆国12524 ニューヨーク州フ ィッシュキル ラウドン・ドライブ 24 ３ビー (72)発明者 矢野博之 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】誘電体層に対して選択的な化学機械研磨を
    ポリマに施すことを含む、ポリマ層を平坦化するための
    方法であって、誘電体層が、窒化ケイ素、酸窒化ケイ
    素、ケイ酸ガラス、熱酸化ケイ素、高密度プラズマ酸化
    ケイ素と、シラン、ジシラン、トリメチルシラン、テト
    ラメチルシラン、および水素シルセスキオキサン樹脂か
    らなる群から選択された少なくとも１つの材料からの酸
    化物とからなる群から選択される、方法。
  2. 【請求項２】前記誘電体層が、窒化ケイ素、ドープ済み
    ケイ酸ガラス、および高密度プラズマ酸化ケイ素からな
    る群から選択される、請求項１に記載の方法。
  3. 【請求項３】前記化学機械研磨が、誘電体層に対して少
    なくとも約１０：１の選択性を有する請求項１に記載の
    方法。
  4. 【請求項４】前記化学機械研磨が、ｐＨが少なくとも約
    ８の研磨組成物を使用する請求項１に記載の方法。
  5. 【請求項５】前記化学機械研磨が、ｐＨが少なくとも約
    １０の研磨組成物を使用する請求項１に記載の方法。
  6. 【請求項６】前記化学機械研磨が、ｐＨが約１１〜約１
    ３の研磨組成物を使用する請求項１に記載の方法。
  7. 【請求項７】前記研磨組成物が水酸化トリメチルアンモ
    ニウムを含む請求項４に記載の方法。
  8. 【請求項８】前記ポリマ層が、ポジ型またはネガ型のフ
    ォトレジストを含む請求項１に記載の方法。
  9. 【請求項９】前記ポリマ層は、フェノール性水酸基を有
    するポリマ、またはノボラック樹脂、およびこれらのコ
    ポリマ、ならびにヒドロキシスチレンとメタクリル酸ｔ
    −ブチルなどメタクリレートまたはアクリレートのコポ
    リマ；ポリ（ヒドロキシスチレン）、ヒドロキシスチレ
    ンとｔ−ブチルオキシカルボニルオキシスチレンのコポ
    リマ、ヒドロキシスチレンとヒドロキシメチルスチレン
    のコポリマ、ヒドロキシスチレンとアセトキシメチルス
    チレンのコポリマ、アルキル置換ポリビニルフェノー
    ル、およびクレゾールノボラック、エチルフェノールノ
    ボラック、キシレノールノボラック、ポリ（ｐ−ｔｅｒ
    ｔ−ブトキシカルボニルオキシ−α−メチルスチレ
    ン）、ポリ（ｐ−ｔｅｒｔ−ブトキシカルボニルオキシ
    スチレン）、ポリ（ｐ−ビニル安息香酸ｔｅｒｔ−ブチ
    ル）、ポリ（ｐ−イソプロピルフェニルオキシ酢酸ｔｅ
    ｒｔ−ブチル）、およびポリ（メタクリル酸ｔｅｒｔ−
    ブチル）からなる群から選択されるポリマを含む、請求
    項１に記載の方法。
  10. 【請求項１０】前記研磨組成物が、研磨剤を含まない研
    磨組成物である請求項１ないし９のいずれか一項に記載
    の方法。
  11. 【請求項１１】前記研磨剤を含まない研磨組成物を使用
    して、誘電体層に対して選択的な化学機械研磨をポリマ
    に施すことを含む、ポリマ層を平坦化するための方法。
  12. 【請求項１２】前記誘電体層が、窒化ケイ素、ドープ済
    みケイ酸ガラス、および高密度プラズマ酸化物からなる
    群から選択された少なくとも１つのメンバである請求項
    １１に記載の方法。
  13. 【請求項１３】前記化学機械研磨が、ｐＨが少なくとも
    約８の研磨組成物を使用する請求項１１に記載の方法。
  14. 【請求項１４】前記研磨組成物が水酸化トリメチルアン
    モニウムを含む請求項１３に記載の方法。
  15. 【請求項１５】前記ポリマ層が、任意選択で光活性化合
    物を含むポジ型またはネガ型のフォトレジストを含む請
    求項１１に記載の方法。
  16. 【請求項１６】半導体基板中に少なくとも１つのトレン
    チを形成するステップと、前記基板上と、少なくとも１
    つのトレンチ内に、フォトレジスト層を付着させるステ
    ップと、誘電体層に対して選択的な化学機械研磨をフォ
    トレジスト層に施すステップとを含む、半導体構造を製
    作する方法。
  17. 【請求項１７】前記誘電体層が、窒化ケイ素、ドープ済
    みケイ酸ガラス、および高密度プラズマ酸化物からなる
    群から選択された少なくとも１つのメンバである請求項
    １６に記載の方法。
  18. 【請求項１８】前記化学機械研磨が、誘電体層に対して
    少なくとも約１０：１の選択性を有する請求項１６に記
    載の方法。
  19. 【請求項１９】前記化学機械研磨が、ｐＨが少なくとも
    約８の研磨組成物を使用する請求項１６に記載の方法。
  20. 【請求項２０】前記化学機械研磨が、ｐＨが少なくとも
    約１０の研磨組成物を使用する請求項１６に記載の方
    法。
  21. 【請求項２１】前記化学機械研磨が、ｐＨが約１１〜約
    １３の研磨組成物を使用する請求項１６に記載の方法。
  22. 【請求項２２】前記研磨組成物が水酸化トリメチルアン
    モニウムを含む請求項１９に記載の方法。
  23. 【請求項２３】前記フォトレジスト層の厚さが約０．５
    〜約３μｍである請求項１６に記載の方法。
  24. 【請求項２４】前記化学機械研磨が約２〜約１０ｐｓｉ
    の圧力で実施され、研磨パッドの回転速度が約２０〜約
    １００ｒｐｍである請求項１６に記載の方法。
JP2000210311A 1999-07-19 2000-07-11 ポリマー層の平坦化方法 Expired - Fee Related JP3444491B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35615799A 1999-07-19 1999-07-19
US09/356157 1999-07-19

Publications (2)

Publication Number Publication Date
JP2001077064A true JP2001077064A (ja) 2001-03-23
JP3444491B2 JP3444491B2 (ja) 2003-09-08

Family

ID=23400381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000210311A Expired - Fee Related JP3444491B2 (ja) 1999-07-19 2000-07-11 ポリマー層の平坦化方法

Country Status (4)

Country Link
EP (1) EP1071121A1 (ja)
JP (1) JP3444491B2 (ja)
KR (1) KR20010039719A (ja)
CN (1) CN1166986C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170505A (ja) * 2017-03-29 2018-11-01 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240748B4 (de) * 2002-08-29 2010-04-01 Qimonda Ag Verfahren zur Planarisierung einer Halbleiterprobe
CN1329927C (zh) * 2002-10-24 2007-08-01 精工爱普生株式会社 强电介质膜、强电介质存储器
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
RU2343058C2 (ru) * 2003-03-30 2009-01-10 Л-3 Коммьюникейшнз Корпорейшн Способ диффузионного соединения для микроканальных пластин
TWI241626B (en) 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4160569B2 (ja) 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US7052373B1 (en) * 2005-01-19 2006-05-30 Anji Microelectronics Co., Ltd. Systems and slurries for chemical mechanical polishing
KR100713231B1 (ko) * 2005-12-26 2007-05-02 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
US9850406B2 (en) 2014-11-07 2017-12-26 International Business Machines Corporation Adhesive resins for wafer bonding

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
DE4312324C2 (de) * 1992-04-16 1995-06-01 Micron Technology Inc Verfahren zum Bearbeiten eines Halbleiters zum Herstellen eines isolierten, mit Polysilicium ausgekleideten Hohlraums und Verfahren zum Herstellen eines Kondensators
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
JPH10294361A (ja) * 1997-04-17 1998-11-04 Fujitsu Ltd 半導体装置の製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6060370A (en) * 1998-06-16 2000-05-09 Lsi Logic Corporation Method for shallow trench isolations with chemical-mechanical polishing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018170505A (ja) * 2017-03-29 2018-11-01 ローム アンド ハース エレクトロニック マテリアルズ シーエムピー ホウルディングス インコーポレイテッド カチオン性粒子含有スラリー及びスピンオン炭素膜のｃｍｐのためのその使用方法

Also Published As

Publication number Publication date
CN1301992A (zh) 2001-07-04
JP3444491B2 (ja) 2003-09-08
EP1071121A1 (en) 2001-01-24
KR20010039719A (ko) 2001-05-15
CN1166986C (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
US5665202A (en) Multi-step planarization process using polishing at two different pad pressures
US6426300B2 (en) Method for fabricating semiconductor device by using etching polymer
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
TWI452419B (zh) 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法
US8836082B2 (en) Reversal lithography approach by selective deposition of nanoparticles
JP2005175498A (ja) スラリー組成物及びそれを用いる化学機械的研磨工程を含む半導体素子の製造方法
JPH05347296A (ja) 半導体ボディに形成された凹面構造の側壁部分の選択的マスキング方法
US7014537B2 (en) Method of processing a semiconductor substrate
JP2001077064A (ja) ポリマ層の平坦化方法
US6521542B1 (en) Method for forming dual damascene structure
US6573176B2 (en) Method for forming dual damascene line structure
US4425183A (en) Metal bevel process for multi-level metal semiconductor applications
US7985685B2 (en) Method of manufacturing semiconductor device
US6375541B1 (en) Polishing fluid polishing method semiconductor device and semiconductor device fabrication method
JP5661562B2 (ja) 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法
US20090156000A1 (en) Method of manufacturing semiconductor device
US6439972B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
EP1309000A2 (en) Via formation in polymers
JP3259529B2 (ja) 選択エッチング方法
US6235071B1 (en) Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position
US5633207A (en) Method of forming a wiring layer for a semiconductor device
JPH0969495A (ja) 半導体装置の製造方法
JP3453614B2 (ja) 半導体素子の微細パターン間隙の形成方法
CN113921470B (zh) 一种半导体结构及其制造方法
US6465156B1 (en) Method for mitigating formation of silicon grass

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030605

LAPS Cancellation because of no payment of annual fees