CN1301992A - 整平的方法 - Google Patents

整平的方法 Download PDF

Info

Publication number
CN1301992A
CN1301992A CN00120471A CN00120471A CN1301992A CN 1301992 A CN1301992 A CN 1301992A CN 00120471 A CN00120471 A CN 00120471A CN 00120471 A CN00120471 A CN 00120471A CN 1301992 A CN1301992 A CN 1301992A
Authority
CN
China
Prior art keywords
chemically mechanical
mechanical polishing
polishing
dielectric layer
polishing composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00120471A
Other languages
English (en)
Other versions
CN1166986C (zh
Inventor
C·费尔桥克
井场淳一郎
J·纽策尔
矢野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
Toshiba Corp
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, International Business Machines Corp, Infineon Technologies North America Corp filed Critical Toshiba Corp
Publication of CN1301992A publication Critical patent/CN1301992A/zh
Application granted granted Critical
Publication of CN1166986C publication Critical patent/CN1166986C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Weting (AREA)

Abstract

通过化学机械抛光处理整平聚合物层。

Description

整平的方法
本发明涉及一种在半导体器件制造加工过程中将一层聚合物材料如光刻胶整平的方法。
大型集成电路器件的制造典型地是在基体如硅片上，顺序进行材料添加，其中如低压化学蒸气沉积、喷镀操作；材料除去，其中如湿蚀、反应离子蚀去；材料改性，其中如氧化作用、离子注入。典型地，这些物理和化学操作是与整个基体相互作用。例如：如果基体放于一酸浴中，基体的整个表面将被腐蚀掉。为了在基体上装配非常小的电活性器件，这些操作的影响必须限制在轮廓分明的小区域内。
VLSI制造中的石刻术包括在光敏聚合物，有时称作“光刻胶”中的图案化开口法，此方法限定了一小片面积，其中基体材料经顺序的加工步骤通过具体操作进行改性。
在聚合物中产生图案化开口的方法优选通过辐射来完成。辐射使得所需光化学反应发生在光刻胶范围内。优选光化学反应改变了光刻胶的溶解特性，由此来除去一定部分的光刻胶。光刻胶可以是负性光刻胶或正性光刻胶材料。
负性光刻胶材料暴露于辐射中时能够聚合并且不溶。因此，使用负性光刻胶材料时，光刻胶有选择地暴露于辐射之下，在之后操作过程中要保护的那些区域的基体上发生聚合。用溶剂除去未暴光部分的光刻胶，该溶剂对聚合部分的光刻胶为惰性。该溶剂可以是溶剂的水溶液。
正性光刻胶材料在暴露于辐射下时能够溶于溶剂，未暴光的光刻胶不能溶于该溶剂中。因此，使用正性光刻胶材料时，光刻胶选择性地暴露于辐射中，在之后的加工过程中不需保护的那些部分的基体上引起反应。用溶剂除去暴光部分的光刻胶，该溶剂不能溶解未暴光部分的光刻胶。该溶剂可以是溶剂的水溶液。
选择性地除去一定部分的光刻胶使得在暴光其他部分时可以保护一定区域的基体。剩余部分的光刻胶可以用作加工下面的基体的掩模或型板。例如：掩模的开口使得所需的杂质通过开口扩散进入半导体基体。在基体上形成器件的其他方法也是已知的。
VLSI芯片的制造典型地包括反复形成光刻胶图案，接着进行蚀刻、注入、沉积或其他操作，最后除去暴光的光刻胶以施用新的光刻胶进行此工艺顺序的另一循环。
通常为了保证材料加工均匀，基体上沉积的那层材料的上表面要加工成基本上只有一个平面。该加工工艺典型地被称之为整平。
通常如通过旋转在片材上沉积光刻胶不能在下面的基体上形成均匀的厚度。因此，必须对光刻胶进行整平处理。但其它材料整平处理所用的各种方法对光刻胶来说尚不能很容易地采用。目前所用的一种方法称为“CDE”。但此方法导致其它材料厚度减少如也存在的介电分离(如氮化硅、氧化硅和氧氮化硅)并且暴露于所用的组合物下。因此，需要光刻胶整平的改进方法。
本发明的目的是提供一种对基体上的一层聚合物整平的方法。此方法包括将该层聚合物进行化学机械抛光。化学机械抛光对同样经受化学机械抛光中所用的组合物处理的介电层有高度选择性。
根据本发明一个特定的方面，介电层是氮化硅、氧氮化硅和/或氧化硅，其中氧化硅为硅酸盐玻璃(掺杂的或未掺杂的)、高密度等离子(HDP)氧化物、热氧化物和/或硅烷、二硅烷、三甲基硅烷、四甲基硅烷的氧化物和/或氢倍半氧噁烷树脂(hydrogen silsequioxaneresin)(常称为“可流动的氧化物”)。
本发明的另一特定方面涉及采用不含磨料的抛光组合物。
根据本发明的另一特定方面，聚合物含有正性或负性的光刻胶，其中可任选包括光活性化合物。
本发明的另一方面是提供一种形成半导体器件的方法。该方法包括在基体内形成至少一条沟槽。基体上和该至少一条沟槽内沉积一层光刻胶。该至少一条沟槽内的光刻胶的沉积在光刻胶层的上表面形成凹槽。将光刻胶层进行化学机械抛光，这对同样经受化学机械抛光的介电层是有选择性的。
本发明其它的目的和优点由下面详细的叙述对本领域熟练的技术人员来说变得非常明显，其中借助完成本发明的最佳预期方式的证明仅仅对本发明优选的实施方案作了显示说明。本发明能实现其它不同的实施方案。它的许多细节在各个明显的方面都可改变而不背离本发明。因此，图和说明被看作是自然地说明而不是限制。
附图是说明光刻胶除去速率和pH的关系的曲线图。
在形成半导体器件的过程中，常常为一定目的除去部分基体形成一凹槽。例如除去部分基体产生一沟槽。根据一个实施例，在形成DRAM器件的过程中会在基体中产生深沟槽。
凹槽如深沟槽产生之后，基体包括凹槽都可用一层光刻胶覆盖上。由于材料在凹槽中的沉积，光刻胶层的上部表面在沟槽的附近区域会受到抑制，使得在光刻胶层的上部表面形成凹槽。当涂敷包括高长宽比的沟槽的基体时，由于进入沟槽的光刻胶体积消耗较高，这一问题特别明显。
另外，典型的光刻胶层可最佳穿过片材在平面结构上而不是在沟槽顶部提供一致的光刻胶厚度。沟槽上沉积的光刻胶的非平面的形状和片材上光刻胶层不均匀的上表面可转换成光刻胶凹槽深度并成为光刻胶凹槽加工的对比问题。
本发明提供了一种在光刻胶凹槽加工之前整平光刻胶的方法。本发明对光刻胶层进行整平的方法特别有用于限定DRAM和DRAM类的三维结构和高长宽比的沟槽以及用于深和浅的逻辑和双极电路中。当沟槽准备用导体材料填充而不要求从中汽提出聚硅时，可采用多晶硅凹槽加工工艺。但是，伴随着在结点介电之前形成诸如埋入式板、纵向晶体管和环状氧化物(collar oxide)结构，典型地在预计的加工之后沟槽需要保持全部或部分空置状态。后一种情况下，可以很容易地汽提出来而对结构的其它部分无害的聚合物材料，如光刻胶，可能会被要求作为凹槽材料。
在本申请全文中，术语“光刻胶凹槽”指的是用可汽提的聚合物材料在一层光刻胶上进行加工。这不同于由于光刻胶在沟槽中的沉积而在光刻胶上层产生的凹陷。
另外，本发明提供了一种整平聚合物材料包括而不是排除光刻胶的方法。本发明所用的光刻胶包括各种已知的负胶和正胶，特别是半导体器件制造中所用的那些。
适于本发明的聚合物是含酚羟基如羟基苯乙烯的聚合物或酚醛清漆树脂。这些材料包括它们的共聚物并包括羟基苯乙烯和甲基丙烯酸酯和/或丙烯酸酯如甲基丙烯酸特丁酯的共聚物；聚(羟基丙苯烯)、聚(羟基苯乙烯-共-丁氧基羰氧基苯乙烯)、聚(羟基苯乙烯-共-羟基甲基苯乙烯)、聚(羟基苯乙烯-共-乙酰氧基甲基苯乙烯)、烷基取代的聚乙烯基苯酚和酚醛清漆树脂诸如：甲酚酚醛清漆树脂、乙基苯酚酚醛清漆树脂和二甲苯酚酚醛清漆树脂。
其他适合的聚合物是聚(对-特丁氧基羰氧基-A-甲基苯乙烯)、聚(对-特-丁氧基羰氧基苯乙烯)、聚(对-乙烯基苯甲酸特丁酯)、聚(对-异丙烯基苯氧基乙酸特丁酯)和聚(甲基丙烯酸特丁酯)。
就光刻胶组合物来说，需要时可以用光活性化合物和光敏剂。
当制造半导体器件时，光刻胶典型地沉积如旋转在半导体基体上如硅、SOI(绝缘体上的硅)或碳化硅。该结构典型地还包括介电绝缘体如氮化硅、氧化硅和/或氧氮化硅。本发明方法所用的氧化硅典型由如下化合物得到：硅烷、二硅烷、三甲基硅烷、四甲基硅烷、氢倍半氧噁烷、热氧化物、掺杂和未掺杂的硅酸盐玻璃和/或高密度等离子(HDP)氧化物。掺杂的硅酸盐玻璃的掺杂剂典型地是磷和/或硼和/或氟。优选的介电绝缘体是氮化硅、掺杂的硅酸盐玻璃和HDP氧化物。
根据本发明，聚合物用化学机械抛光整平。本发明所用的抛光组合物对介电层并特别是氮化硅是高度选择性的，例如至少大约1∶10，更典型地至少大约1∶100并优选至少大约1∶1000。因此，抛光止于介电层。事实上，过度抛光最多导致任何下面的氮化物仅有很小的减少，并且结构的沟槽中没有明显的凹槽出现。
组合物典型的pH值至少大约为8，更典型地至少大约10，优选大约11-大约13。
典型的抛光组合物可包含一种磨料如碱性溶液中的硅石或矾土。抛光组合物典型地还包括氧化剂如：氧化金属盐、氧化金属配合物，铁盐如硝酸盐、硫酸盐、EDTA、柠檬酸盐、铁氰化钾等等，铝盐、钠盐、钾盐、铵盐、季铵盐、鏻盐、过氧化物、氯酸盐、高氯酸盐、高锰酸盐、过硫酸盐及它们的混合物。氧化组分在浆液中典型的用量可高达大约2％wt。本发明已发现该抛光组合物可含有一强碱并且无需氧化剂或磨料。适合的强碱包括氢氧化物如三甲基氢氧化铵、氢氧化钠、氢氧化钾和氢氧化铵。
为了进一步稳定含氧化组分的抛光浆液防止氧化组分沉降、絮凝和分解，可以使用多种添加剂，如表面活性剂、聚合物稳定剂或其他表面活性分散剂。许多适用于本发明的表面活性剂的例子公开于，例如，Kirk-Othmer，化学工艺百科全书(Encyclopedia of ChemicalTechnology)，第三版，Vol.22(John Willey&.Sons,1983)，Sislet&.Wood，表面活性剂百科全书(Encyclopedia of SurfaceActive Agent，(化学出版公司(Chemical Publishing Co.,Inc.)，1964)和适合的制造文献，包括例如：McCutcheon的乳化剂和洗涤剂(Emulsifiers&.Detergents)，北美及国际版(McCutchen Division,MC出版公司，1991)，Ash，表面活性剂简明百科(The CondensedEncyclopedia of Surfactants)(化学出版公司，1989)，Ash，化学技术工作者欲知…乳化剂和润湿剂(What Every ChemicalTechnologist Wants to Know About…Emulsifiers and WettingAgents)，第Ⅰ卷(化学出版公司1988)，Napper，胶态分散体的聚合稳定作用(Polymeric Stabilization of Colloidal Dispersion)(学术出版社(Academic Press)，1983)，以及Rosen，表面活性剂和界面现象(Surfactants&.Interfacial Phenomena)，第2版(JohnWiley&.Sons,1989)，所有上述文献在此参考引入。
优选的抛光组合物含有高达大约30％的磨料如硅石和大约3e-5到大约3e-2的强碱如三甲基氢氧化铵(TMAH)。优选的抛光浆液是TMAH的水性组合物，不含任何磨料、稳定剂或其它氧化剂。水优选去离子水。
整平包括片材在用抛光组合物饱和的抛光垫板上在向下的控制压力下作圆周运动。
典型地，压力大约2-大约10psi，典型的例子为大约5psi向下的力，抛光垫板的转动速度大约20-大约100rpm，典型的例子是大约55rpm。
如图中所示，除去速率随pH上升而升高。所用的抛光组合物是去离子水/TMAH组合物。
上面对本发明的叙述证明和记叙了本发明。另外，此公开文本显示和记叙的仅仅是本发明优选的实施方案，如上所述，要理解的是本发明能结合上述讲解和/或相关技能或知识，以各种其它组合、变体使用和在其它环境中使用，并且能在如这里所述的本发明的原则范围改变或变通。本文上述的实施方案是为了进一步解释实施本发明的已知的最好方式并使得其他本领域熟练的技术人员能够以该类或其它实施方案应用本发明，同时根据本发明的特殊应用或用途的要求进行各种改进。因此，本叙述并非要将本发明限制于这里所公开的形式。本发明的意图还在于所附的权利要求应理解为包括其它的实施方案。

Claims (49)

1、一种整平一层聚合物的方法，包括将该聚合物进行化学机械抛光，这对也要进行化学机械抛光的介电层是有选择性的，其中介电层是至少一种选自如下的化合物：氮化硅、氧氮化硅、硅酸盐玻璃、热氧化硅、高密度等离子氧化硅、选自下面之一的氧化物：硅烷、二硅烷、三甲基硅烷、四甲基硅烷和氢倍半氧噁烷树脂。
2、权利要求1的方法，其中介电层是至少一种选自如下的化合物：氮化硅、掺杂的硅酸盐玻璃和高密度等离子氧化硅。
3、权利要求1的方法，其中介电层包含氮化硅。
4、权利要求1的方法，其中化学机械抛光对介电层的选择性至少大约10∶1。
5、权利要求1的方法，其中化学机械抛光对介电层的选择性大约100∶1-大约1000∶1。
6、权利要求1的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是8。
7、权利要求1的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是10。
8、权利要求1的方法，其中化学机械抛光所用的抛光组合物的pH值大约11-大约13。
9、权利要求6的方法，其中抛光组合物包含三甲基氢氧化铵。
10、权利要求1的方法，其中聚合物层厚大约0.5-大约3μm。
11、权利要求1的方法，其中化学机械抛光实施的压力大约2-大约10psi，抛光垫板的转动速度大约20-大约100rpm。
12、权利要求1的方法，其中该层聚合物包含正性或负性光刻胶，任选包括一种光活性化合物。
13、权利要求12的方法，其中抛光组合物是不含磨料的抛光组合物。
14、权利要求9的方法，其中抛光组合物是不含磨料的抛光组合物。
15、权利要求1的方法，其中抛光组合物是不含磨料的抛光组合物。
16、一种整平一层聚合物的方法，包括：将聚合物进行化学机械抛光，它对同样用不含磨料的抛光组合物进行化学机械抛光的介电层具有选择性。
17、权利要求16的方法，其中介电层是至少一种选自如下的化合物：氮化硅、掺杂的硅酸盐玻璃和高密度等离子氧化物。
18、权利要求16的方法，其中介电层含有氮化硅。
19、权利要求16的方法，其中化学机械抛光对介电层的选择性至少大约是10∶1。
20、权利要求16的方法，其中化学机械抛光对介电层的选择性大约是100∶1-大约1000∶1。
21、权利要求16的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是8。
22、权利要求16的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是10。
23、权利要求16的方法，其中化学机械抛光所用的抛光组合物的pH值是大约11-大约13。
24、权利要求21的方法，其中抛光组合物包含三甲基氢氧化铵。
25、权利要求16的方法，其中聚合物层厚大约0.5-大约3μm。
26、权利要求16的方法，其中化学机械抛光的实施压力大约2-大约10psi，抛光垫板的转动速度大约20-大约100rpm。
27、权利要求16的方法，其中该层聚合物包含正性或负性光刻胶，任选包括一种光活性化合物。
28、一种整平一种光刻胶的方法，包含将该光刻胶进行化学机械抛光，这对同样进行化学机械抛光的介电层具有选择性。
29、权利要求28的方法，其中介电层是至少一种选自如下的化合物：氮化硅、掺杂的硅酸盐玻璃和高密度等离子氧化物。
30、权利要求28的方法，其中介电层包括氮化硅。
31、权利要求28的方法，其中化学机械抛光对介电层的选择性至少大约是10∶1。
32、权利要求28的方法，其中化学机械抛光对介电层的选择性是大约100∶1-大约1000∶1。
33、权利要求28的方法，其中化学机械抛光所用的抛光组合物的pH至少大约是8。
34、权利要求28的方法，其中化学机械抛光所用的抛光组合物的pH至少大约是10。
35、权利要求28的方法，其中化学机械抛光所用的抛光组合物的pH是大约11-大约13。
36、权利要求33的方法，其中抛光组合物包含三甲基氢氧化铵。
37、权利要求28的方法，其中聚合物层厚大约0.5-大约3μm。
38、权利要求28的方法，其中化学机械抛光实施的压力为大约2-大约10psi，抛光垫板的转动速度大约20-大约100rpm。
39、一种制造半导体结构的方法，包含：
在半导体基体上形成至少一个沟槽；
在基体上和至少一个沟槽内沉积一层光刻胶；
将该层光刻胶进行化学机械抛光，这对同样进行化学机械抛光的介电层有选择性。
40、权利要求39的方法，其中介电层是至少一种选自如下的化合物：氮化硅、掺杂的硅酸盐玻璃和高密度等离子氧化物。
41、权利要求39的方法，其中介电层含有氮化硅
42、权利要求39的方法，其中化学机械抛光对介电层的选择性至少大约是10∶1。
43、权利要求39的方法，其中化学机械抛光对介电层的选择性大约是100∶1-大约1000∶1。
44、权利要求39的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是8。
45、权利要求44的方法，其中化学机械抛光所用的抛光组合物的pH值至少大约是10。
46、权利要求39的方法，其中化学机械抛光所用的抛光组合物的pH值是大约11-大约13。
47、权利要求44的方法，其中抛光组合物包含三甲基氢氧化铵。
48、权利要求39的方法，其中光刻胶层厚大约0.5-大约3μm。
49、权利要求39的方法，其中化学机械抛光的实施压力大约2-大约10psi，抛光垫板的转动速度大约20-大约100rpm。
CNB001204718A 1999-07-19 2000-07-12 整平的方法 Expired - Fee Related CN1166986C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35615799A 1999-07-19 1999-07-19
US09/356,157 1999-07-19

Publications (2)

Publication Number Publication Date
CN1301992A true CN1301992A (zh) 2001-07-04
CN1166986C CN1166986C (zh) 2004-09-15

Family

ID=23400381

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001204718A Expired - Fee Related CN1166986C (zh) 1999-07-19 2000-07-12 整平的方法

Country Status (4)

Country Link
EP (1) EP1071121A1 (zh)
JP (1) JP3444491B2 (zh)
KR (1) KR20010039719A (zh)
CN (1) CN1166986C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006076857A1 (fr) * 2005-01-19 2006-07-27 Anji Microelectronics (Shanghai) Co., Ltd Systeme de polissage chimio-mecanique et solution abrasive
CN1311542C (zh) * 2003-03-26 2007-04-18 精工爱普生株式会社 强电介质电容器及其制造方法、强电介质存储器及压电元件
US7255941B2 (en) 2002-10-24 2007-08-14 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
CN100449688C (zh) * 2002-10-24 2009-01-07 精工爱普生株式会社 强电介质电容器的制造方法
CN1991581B (zh) * 2005-12-26 2010-05-26 第一毛织株式会社 抗蚀底膜的硬掩模层组合物及半导体集成电路装置的制造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10240748B4 (de) * 2002-08-29 2010-04-01 Qimonda Ag Verfahren zur Planarisierung einer Halbleiterprobe
WO2004093157A2 (en) * 2003-03-30 2004-10-28 Litton Systems, Inc. Diffusion bonding method for microchannel plates
TWI241626B (en) 2003-06-02 2005-10-11 Toshiba Corp Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device
JP4160569B2 (ja) 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
US9850406B2 (en) 2014-11-07 2017-12-26 International Business Machines Corporation Adhesive resins for wafer bonding
US10037889B1 (en) * 2017-03-29 2018-07-31 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Cationic particle containing slurries and methods of using them for CMP of spin-on carbon films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676868A (en) * 1986-04-23 1987-06-30 Fairchild Semiconductor Corporation Method for planarizing semiconductor substrates
DE4312324C2 (de) * 1992-04-16 1995-06-01 Micron Technology Inc Verfahren zum Bearbeiten eines Halbleiters zum Herstellen eines isolierten, mit Polysilicium ausgekleideten Hohlraums und Verfahren zum Herstellen eines Kondensators
US6069080A (en) * 1992-08-19 2000-05-30 Rodel Holdings, Inc. Fixed abrasive polishing system for the manufacture of semiconductor devices, memory disks and the like
JPH10294361A (ja) * 1997-04-17 1998-11-04 Fujitsu Ltd 半導体装置の製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6060370A (en) * 1998-06-16 2000-05-09 Lsi Logic Corporation Method for shallow trench isolations with chemical-mechanical polishing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7255941B2 (en) 2002-10-24 2007-08-14 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
US7371473B2 (en) 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
CN100449688C (zh) * 2002-10-24 2009-01-07 精工爱普生株式会社 强电介质电容器的制造方法
CN1311542C (zh) * 2003-03-26 2007-04-18 精工爱普生株式会社 强电介质电容器及其制造方法、强电介质存储器及压电元件
WO2006076857A1 (fr) * 2005-01-19 2006-07-27 Anji Microelectronics (Shanghai) Co., Ltd Systeme de polissage chimio-mecanique et solution abrasive
CN1991581B (zh) * 2005-12-26 2010-05-26 第一毛织株式会社 抗蚀底膜的硬掩模层组合物及半导体集成电路装置的制造方法

Also Published As

Publication number Publication date
JP2001077064A (ja) 2001-03-23
CN1166986C (zh) 2004-09-15
EP1071121A1 (en) 2001-01-24
JP3444491B2 (ja) 2003-09-08
KR20010039719A (ko) 2001-05-15

Similar Documents

Publication Publication Date Title
CN1166986C (zh) 整平的方法
CN1193410C (zh) 残渣洗涤液
CN1938415A (zh) 使用超临界流体基组合物促进含硅粒子物质的去除
CN1975571B (zh) 抗蚀图增厚材料和形成工艺、半导体器件及其制造方法
US8836082B2 (en) Reversal lithography approach by selective deposition of nanoparticles
EP2199861B1 (en) Method for forming silicon-containing fine pattern
CN101884095B (zh) 硅蚀刻液和蚀刻方法
DE112014001478B4 (de) Nassablöseprozess für eine antireflektierende Beschichtungsschicht
JP2008107788A (ja) レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法
CN107227462A (zh) 碱性蚀刻液组合物及应用其的蚀刻方法
KR100639615B1 (ko) 세정액 및 그를 이용한 반도체소자의 세정 방법
CN101930170B (zh) 衬底的蚀刻方法
JPH1174246A (ja) 半導体ウエハ上のウオータマーク形成を減らす方法
JP2007142409A (ja) 透明導電膜エッチング組成物
JP2005116542A (ja) エッチング液組成物
US6458016B2 (en) Polishing fluid, polishing method, semiconductor device and semiconductor device fabrication method
CN1098078A (zh) 天然大理石快速保真蚀刻方法
CN1823303A (zh) 用于光敏组合物的显影液和形成图案化抗蚀膜的方法
KR102002327B1 (ko) 미세 구조체의 패턴 붕괴 억제용 처리액 및 이것을 이용한 미세 구조체의 제조방법
CN102640264A (zh) 用于抑制金属微细结构体的图案倒塌的处理液和使用其的金属微细结构体的制造方法
KR102700235B1 (ko) 식각액 조성물, 이를 이용한 패턴 형성 방법 및 어레이 기판의 제조 방법, 및 이에 따라 제조된 어레이 기판
CN105990343B (zh) 具有用于嵌入锗材料的成形腔的半导体器件及其双沟槽制造工艺
CN103000495B (zh) 一种基板制备方法
TW202231843A (zh) 矽蝕刻液、使用該蝕刻液之矽裝置的製造方法及基板處理方法
JP2009105306A (ja) シリコンエッチング液およびエッチング方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1035578

Country of ref document: HK