CN1574359A - 具有拾取结构的半导体存储器件 - Google Patents

具有拾取结构的半导体存储器件 Download PDF

Info

Publication number
CN1574359A
CN1574359A CNA2004100498314A CN200410049831A CN1574359A CN 1574359 A CN1574359 A CN 1574359A CN A2004100498314 A CNA2004100498314 A CN A2004100498314A CN 200410049831 A CN200410049831 A CN 200410049831A CN 1574359 A CN1574359 A CN 1574359A
Authority
CN
China
Prior art keywords
district
guard ring
storage unit
semiconductor storage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100498314A
Other languages
English (en)
Other versions
CN100364096C (zh
Inventor
朴炳权
朴敬旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030076992A external-priority patent/KR100558033B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1574359A publication Critical patent/CN1574359A/zh
Application granted granted Critical
Publication of CN100364096C publication Critical patent/CN100364096C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体存储器件，包括：第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂；以及第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。

Description

具有拾取结构的半导体存储器件
技术领域
本发明涉及一种半导体存储器件，尤其涉及如何设计半导体存储器件中的保护环区，以便有效地降低整个半导体存储器件的面积。
背景技术
典型的半导体存储器件具有多个N信道金属氧化物半导体(NMOS)晶体管和多个P信道金属氧化物半导体(PMOS)晶体管。每个金属氧化物半导体(MOS)晶体管都具有四个端，即源极、漏极、栅极和基体。其中，基体通常形成阱区。阱区的掺杂剂浓度比源极或漏极的掺杂剂浓度大约低1/10000或1/1000000倍。
一般地，PMOS晶体管形成于一个N阱区中，NMOS晶体管形成于一个P阱区中。为防止MOS晶体管出现操作错误，N阱区和P阱区分别采用适当的偏压(典型地，适当的偏压称为体偏压(bulk bias))通常，N阱区采用接地电压VSS或反馈偏压VBB。另外，P阱区采用高电平供电电压VPP。其中，高电平供电电压VPP的电压电平高于供电电压VDD。
同时，为将体偏压提供给N阱区或P阱区，N阱区或P阱区应连接到一个导体。然而，如果导电性强的导体，例如金属，连接到N阱区或P阱区，则接触电阻会非常大。因此，接触电阻大导致MOS晶体管不能正常工作。
因此，阱区(P阱区或N阱区)的一侧，即源极或漏极形成处的对侧也采用在相同的阱区中掺杂的相同的掺杂剂进行掺杂。之后，在阱区中产生了一个相对高掺杂度区，例如保护环区。例如，阱区中的相对高掺杂度区的密度大约为1E20/cm3。然后，为防止PMOS晶体管和NMOS晶体管之间发生闭锁现象，通过相对高掺杂度区对阱区提供体偏压。其中，相对高掺杂度区称为保护环区或拾取区。
在动态随机存取存储器(DRAM)中，半导体存储器件的核心区中包含的由外围电路，即读出放大器、子字线驱动器、行译码器、列译码器等占用的每个单元矩阵外围区的尺寸对减小半导体存储器件的芯片尺寸都是非常重要的因素。因为外围电路重复地分布于每个单元矩阵(单元阵列)或每个存储体中。其中，为了将体偏压提供给阱区并防止闭锁现象的发生，单元矩阵外围区应包括保护环区。
保护环区可以在形成MOS晶体管的源极和漏极区的同时形成。因此，无需额外的制作步骤，但基体有形成保护环区的足够的区域。然而，为形成上述过程中的保护环区，还存在一些限制，例如，PMOS晶体管的激活区和NMOS晶体管的激活区之间的距离最短，NMOS晶体管的激活区的宽度最小，NMOS晶体管的激活区和N阱区等之间的距离最小。也就是说，由于存在上述限制来保证半导体存储器件的稳定工作，增大半导体存储器件的芯片尺寸是必然的。
图1所示为现有技术中半导体存储器件的体偏压布局的方框图。
如图所示，在半导体存储器件中，有一个PMOS晶体管区10、一个NMOS晶体管区12、一个N阱保护环区14和一个P阱保护环区16。PMOS晶体管区10包括多个PMOS晶体管，NMOS晶体管区12包括多个NMOS晶体管。其中，根据提供给每个区的电压电平，即体偏压电平，对N阱保护环区14和P阱保护环区16进行划分。即，P阱保护环区16的体偏压是VBB或接地电压，但N阱保护环区14的体偏压是VPP。因此，可以防止P阱区和N阱区之间发生闭锁现象。
参考图1，N阱保护环区14在y轴方向和P阱保护环区16平行分布。然而，由于对每个N阱保护环区14和每个P阱保护环区16提供VPP或接地电压，可以保证N阱保护环区14和P阱保护环区16之间分开的距离最小，以保证半导体存储器件稳定工作。因此，保护环区的尺寸增加了，半导体存储器件的芯片尺寸也增加了。
为减小半导体存储器件的芯片尺寸，人们建议并考虑到保护环区只有N阱保护环区14和P阱保护环区16之一。然而，在这种情况下，MOS晶体管被闭锁现象产生的热量恶化，而且半导体存储器件的工作不稳定。
图2所示为现有技术中半导体存储器件的核心区中包含的保护环区布局方框图。
如图所示，该核心区包括多个单元矩阵区MAT、多个读出放大器区SA、多个子字线区SWD和一个交叉区CA。单元矩阵区MAT具有多个单位单元。具有多个读出放大器的读出放大器区SA沿x轴方向被分布在单元矩阵区MAT之间。而且，子字线区SWD沿y轴方向被分布在单元矩阵区MAT之间。交叉区CA是读出放大器区SA与子字线区SWD交叉相连所在的区域。
典型地，如果未示，功率网格线分布于多个单元矩阵区MAT之上。而且，多个读出放大器驱动器和输入—输出开关分布于交叉区CA上。
换句话说，如图2所示，读出放大器区SA和子字线区SWD仅包括N阱保护环区，该N阱保护环区采用VPP，即高于供电电压VDD的电压。而且，交叉区CA仅具有P阱保护环区，该P阱保护环区采用VBB，即反馈偏压。其中，交叉区CA的P阱保护环区耦合到P阱区；因此，VBB被提供给子字线区SWD的P阱区。因此，可以在读出放大器区SA、子字线区SWD和交叉区CA之一中仅设置一种类型的阱区，例如P阱保护环区或N阱保护环区。
然而，在这种情况下，由于交叉区CA包括采用VBB的P阱保护环区，因此不能被有效利用。
图3所示为现有技术中半导体存储器件中的读出放大器区的布局的俯视图。
如图所示，N阱区包括一个PMOS晶体管区和一个N阱保护环区。PMOS晶体管区具有多个作为驱动器的PMOS晶体管，这些PMOS晶体管都用于激活或去激活一条RTO线，RTO线是每个读出放大器中使用的一种控制信号。NMOS晶体管区具有多个NMOS晶体管，这些PMOS晶体管都是驱动器，都用于激活或去激活SB线，SB线是每个读出放大器中使用的一种控制信号。其中，N阱保护环区和P阱保护环区在NMOS晶体管区和PMOS晶体管区之间沿垂直于横穿每个第二金属线M2的方向平行分布。
此外，有两条金属线M1，每一条都与每个N阱保护环区和P阱保护环区交迭。由于上述两条第一金属线M1彼此相邻平行分布，因此会发生串话现象，而且也增加了两条第一金属线M1的容量。
发明内容
因此，本发明的目的是提供一种半导体存储器件，使得由P阱保护环区和N阱保护环区引起的芯片尺寸的增加达到最小。
此外，本发明的另一目的是提供一种半导体存储器件，有效利用交叉区，即半导体存储器件的核心区中读出放大器区SA交叉连接到子字线区SWD的区。
根据本发明的一个方面，提供了一种半导体存储器件，包括第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂；以及第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。
附图说明
通过下述优选实施例结合附图的描述，本发明的上述及其它目的与特点将会变得更加明显，其中：
图1所示为现有技术中半导体存储器件的体偏压布局的方框图；
图2所示为现有技术中半导体存储器件的核心区中包含的保护环区布局方框图；
图3所示为现有技术中半导体存储器件中的读出放大器区的布局的俯视图；
图4所示为根据本发明第一实施例的半导体存储器件的体偏压布局的方框图；
图5所示为根据本发明第一实施例的在核心区中的保护环区布局的方框图；
图6所示为根据本发明第二实施例的半导体存储器件的体偏压的方框图；
图7所示为根据本发明的半导体存储器件的读出放大器区的布局的俯视图。
具体实施方式
以下，将参照附图详细介绍本发明的具有P阱或N阱保护环区的半导体存储器件。
图4所示为根据本发明第一实施例的半导体存储器件的体偏压布局的方框图。
如图所示，半导体存储器件包含PMOS晶体管区30、NMOS晶体管区32、N阱保护环区34和NMOS保护环区36。其中，包含多个PMOS晶体管的PMOS晶体管区30和位于PMOS晶体管区30和NMOS晶体管区32之间的N阱保护环区34包括在N阱区中。同时，包含多个NMOS晶体管的NMOS晶体管区32和位于PMOS晶体管区30和NMOS晶体管区32之间的P阱保护环区36包括在P阱区中。N阱保护环区34和P阱保护环区36分布在同一X轴上。
结果，与图1所示的现有技术相比，当N阱保护环区34和P阱保护环区36分布在同一X轴方向时，半导体存储器件的全部保护环区可以被缩小。
图5所示为根据本发明第一实施例的在核心区中的保护环区布局的方框图。
如图所示，核心区包含多个单元矩阵区MAT、多个读出放大器区SA、多个子字线区SWD和一个交叉区CA。单元子字线区MAT有多个单位单元。具有多个读出放大器的读出放大器区SA沿X轴方向分布在单元矩阵区MAT之间。子字线区SWD沿Y轴分布于单元矩阵区MAT之间。交叉区CA是读出放大器区SA与子字线区SWD交叉相连所在的区域。
这就是说，根据本发明的核心区的形成与现有技术是一样的。但是，在本发明中，包含于每个读出放大器区SA和子字线区SWD的P阱区和N阱区与图3所示的是一样的。
这样，与图2所示的核心区中的保护环区布局相比，N阱保护环区和P阱保护环区都无需加大核心区即可置于每一读出放大器区SA和多个子字线区SWD之中。
图6所示为根据本发明第二实施例的半导体存储器件的体偏压的方框图。
如图所示，半导体存储装置包含PMOS晶体管区50、NMOS晶体管区52、第一N阱保护环区54、第二N阱保护环区58和P阱保护环区56。其中，包含多个PMOS晶体管的PMOS晶体管区50和位于PMOS晶体管区50和NMOS晶体管区52之间的第一和第二N阱保护环区54和58都包含在N阱区中。包含多个NMOS晶体管的NMOS晶体管区52和位于PMOS晶体管区50和NMOS晶体管区52之间的P阱保护环区56都包含在P阱区中。P阱保护环区56、第一N阱保护环区54和第二N阱保护环区58位于同一X轴上。
同时，在同一X轴上，可以安排两个P阱保护环区和一个N阱保护环区。同样，也可以交替安排多个P阱保护环区和多个N阱保护环区。
图7所示为根据本发明的半导体存储器件的读出放大器区的布局的俯视图。
如图所示，N阱区包含一个PMOS晶体管区和一个N阱保护环区。PMOS晶体管区有多个作为驱动器的PMOS晶体管，每个PMOS晶体管用于激活或去激活一条RTO线，RTO线是每个读出放大器中使用的一种控制信号。此外，P阱区包含一个NMOS晶体管区、一个第一P阱保护环区和一个第二P阱保护环区。NMOS晶体管区有多个用作驱动器的NMOS晶体管，每个NMOS晶体管用于激活或去激活一条SB线，SB线是每个读出放大器中使用的一种控制信号。其中，N阱保护环区、第一P阱保护环区和第二P阱保护环区交替地位于NMOS晶体管区和PMOS晶体管区之间的同一轴上，即，轴垂直穿过每条第二金属线M2。
这样，N阱区和P阱区的边界弯曲成时钟信号的形状。在P阱保护环区和N阱保护环区中的第一金属线M1也位于垂直地穿过每条第二金属线M2的同一轴上。
同时，体偏压通过第一和第二金属线M1、M2传送到P阱保护环区或N阱保护环区。这样，第一和第二金属线M1、M2通过连接点CT耦合到一起。
如上所述，尽管本发明能够用于半导体存储器件的外围电路区的布局，但将本发明用于半导体存储器件的核心电路区的布局会更有效。
另外，在本发明第一和第二实施例中，P阱保护环区不仅可以采用VDD，即反馈偏压，还可以采用接地电压VSS。另外，N阱保护环区不仅能采用VPP，即比供电电压VDD更高的电压，还可以采用供电电压VDD。
本申请包含与分别于2003年6月24和2003年10月31提交至韩国专利局的第2003-40992号和第2003-76992号韩国专利申请相关的内容，这两份韩国专利申请的全文在此用作参考。
尽管本发明已通过具体实施例进行了说明，但对于本领域的普通技术人员来讲，在不脱离本发明权利要求的范围和精神的前提下，还可以做出多种变化与修改。

Claims (10)

1、一种半导体存储器件，包括：
第一晶体管区，其被第一类型掺杂剂掺杂，以便具有多个第二类型晶体管；
第二晶体管区，其被第二类型掺杂剂掺杂，以便具有多个第一类型晶体管；
第一保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂；以及
第二保护环区，其被第一和第二晶体管区之间的第二类型掺杂剂掺杂，
其中，第二保护环区在从第一晶体管区到第二晶体管区的方向上和第一保护环区平行分布。
2、如权利要求1所述的半导体存储器件，还包括第三保护环区，其被第一和第二晶体管区之间的第一类型掺杂剂掺杂，且在从第一晶体管区到第二晶体管区的方向上和第二保护环区平行分布。
3、如权利要求2所述的半导体存储器件，其特征在于：所述第一类型掺杂剂为N型，所述第二类型掺杂剂为P型。
4、如权利要求3所述的半导体存储器件，其特征在于：所述第一保护环区采用核心电压或高电平供电电压。
5、如权利要求4所述的半导体存储器件，其特征在于：所述第二保护环区采用反馈偏压或接地电压。
6、如权利要求2所述的半导体存储器件，其特征在于：所述第一类型掺杂剂为P型，所述第二类型掺杂剂为N型。
7、如权利要求6所述的半导体存储器件，其特征在于：所述第一保护环区采用核心电压或高电平供电电压。
8、如权利要求7所述的半导体存储器件，其特征在于：所述第二保护环区采用反馈偏压或接地电压。
9、如权利要求1所述的半导体存储器件，还包括金属线，作为交迭所述第一和第二保护环区的独立模型。
10、如权利要求1所述的半导体存储器件，其特征在于：所述第一和第二保护环区之间的边界线弯曲成时钟信号的形状。
CNB2004100498314A 2003-06-24 2004-06-24 具有拾取结构的半导体存储器件 Expired - Fee Related CN100364096C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR1020030040992 2003-06-24
KR10-2003-0040992 2003-06-24
KR20030040992 2003-06-24
KR1020030076992 2003-10-31
KR10-2003-0076992 2003-10-31
KR1020030076992A KR100558033B1 (ko) 2003-06-24 2003-10-31 픽업 구조를 가지는 반도체 메모리 소자

Publications (2)

Publication Number Publication Date
CN1574359A true CN1574359A (zh) 2005-02-02
CN100364096C CN100364096C (zh) 2008-01-23

Family

ID=33543621

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100498314A Expired - Fee Related CN100364096C (zh) 2003-06-24 2004-06-24 具有拾取结构的半导体存储器件

Country Status (3)

Country Link
US (1) US7098520B2 (zh)
CN (1) CN100364096C (zh)
TW (1) TWI276101B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459045B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 晶体管保护环的制作方法、离子注入工艺优化方法及装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
KR20140042459A (ko) * 2012-09-28 2014-04-07 삼성전자주식회사 멀티플 웰 바이어스 메모리 장치
CN109065535A (zh) * 2018-08-20 2018-12-21 上海华力微电子有限公司 一种硅控整流器结构及其制造方法
KR102621754B1 (ko) 2018-11-27 2024-01-05 삼성전자주식회사 Cmos 트랜지스터를 구비한 집적회로 소자
CN114582866A (zh) 2020-11-30 2022-06-03 三星电子株式会社 半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597805A (en) * 1979-10-11 1986-07-01 Texas Instruments Incorporated Making guard ring for reducing pattern sensitivity in MOS/LSI dynamic RAM
US4634901A (en) 1984-08-02 1987-01-06 Texas Instruments Incorporated Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout
KR890002812B1 (ko) * 1986-11-28 1989-07-31 삼성전자 주식회사 씨모오스 디램에서 레이아웃이 최적화된 감지증폭기
US5168340A (en) * 1988-08-17 1992-12-01 Texas Instruments Incorporated Semiconductor integrated circuit device with guardring regions to prevent the formation of an MOS diode
JP2911345B2 (ja) * 1992-11-25 1999-06-23 三菱電機株式会社 半導体集積回路装置
US5552728A (en) * 1995-05-01 1996-09-03 Cirrus Logic, Inc. Latch-type current sense amplifier with self-regulating inputs
JP3241244B2 (ja) * 1995-10-20 2001-12-25 株式会社東芝 半導体記憶装置
US6072209A (en) * 1997-07-08 2000-06-06 Micro Technology, Inc. Four F2 folded bit line DRAM cell structure having buried bit and word lines
US5907170A (en) * 1997-10-06 1999-05-25 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6093623A (en) * 1998-08-04 2000-07-25 Micron Technology, Inc. Methods for making silicon-on-insulator structures
JP3868774B2 (ja) 2000-08-23 2007-01-17 ローム株式会社 半導体装置およびその製造方法
JP2003078010A (ja) * 2001-08-31 2003-03-14 Hitachi Ltd 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459045B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 晶体管保护环的制作方法、离子注入工艺优化方法及装置

Also Published As

Publication number Publication date
US20040262706A1 (en) 2004-12-30
US7098520B2 (en) 2006-08-29
CN100364096C (zh) 2008-01-23
TW200509130A (en) 2005-03-01
TWI276101B (en) 2007-03-11

Similar Documents

Publication Publication Date Title
CN1295792C (zh) 串行mram组件
CN1315192C (zh) 半导体记忆装置
DE69105334T2 (de) Gestapelte Bitleitungs-Architektur für Speicherzellenmatrix hoher Dichte vom Typ "cross-point".
US6288925B1 (en) System with meshed power and signal buses on cell array
EP0169332B1 (en) High density one device memory
CN1149579C (zh) 半导体存储器件
CN1082250C (zh) 具有分级位线结构的半导体存储器件
CN1815718A (zh) 存储单元阵列
CN1722440A (zh) 具有分层结构的位线的半导体装置
US6191990B1 (en) Semiconductor integrated circuit device having stabilizing capacitors connected between power lines of main amplifiers
US20070158695A1 (en) System with meshed power and signal buses on cell array
US6680501B2 (en) Semiconductor device
CN1901195A (zh) 电子电路和具有可变偏压的存储电路
CN1574359A (zh) 具有拾取结构的半导体存储器件
JP2000114493A (ja) 半導体メモリ・デバイス
CN101079425A (zh) 存储装置
DE4312651C2 (de) Dram
US20140016399A1 (en) Memory architectures having dense layouts
US20040022100A1 (en) Semiconductor memory having a configuration of memory cells
CN1825591A (zh) 半导体存储器件
CN1497606A (zh) 半导体存储器件
CN1130772C (zh) 含大量绝缘栅场效应晶体管的高集成电路半导体器件
KR0142037B1 (ko) 반도체 디바이스
CN1707801A (zh) 半导体存储装置
CN1134788C (zh) 具有高空间效率主数据线开关布置的半导体存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20160624

CF01 Termination of patent right due to non-payment of annual fee