CN1573644A - 半导体集成电路 - Google Patents

Abstract

例如触发器等同步电路单元，一些组成模块，其它保持不组成模块。在根据本发明的半导体集成电路中，向多个不组成模块的同步电路单元的每一个同步电路单元独立提供时钟产生电路，用于时钟输入，以控制时钟时滞，并且实现更低的功耗。时钟产生电路独立地连接到多个功能模块的每一个功能模块，以用于时钟输入，并且这些多个功能模块每一个都包括多个组成模块的同步电路单元。

Description

半导体集成电路

技术领域

本发明涉及包括并入的时钟产生电路的半导体集成电路，更具体的，涉及控制时钟时滞(skew)的技术。

背景技术

时钟时滞是发生在多个时钟到达时刻的时间滞后。通常在半导体集成电路中，时钟产生电路分配用于执行同步的时钟信号到各个同步电路单元(例如触发器)。

为了控制已分配的时钟信号的时滞，常规技术采用插入延迟调节单元、缓冲器等方法，或者使布线长度相等以使布线延迟为常数。

但是，现在可以得到更大规模和更高速度的半导体集成电路，这就需要将更高时钟频率的时钟信号分配到几千甚至几万个同步电路单元。此外，由于半导体集成电路更高的集成度，在制造工艺中将产生更大的可变性。由于这些问题，时钟周期越短，越难以控制时钟时滞。

此外，时钟信号持续地固定在正常操作的时间，所以将导致在布线广泛铺开的时钟序列(clock series)中产生更大的功耗。

发明内容

因此，本发明的主要目的是提供一种能够控制由于布线延迟所导致的时钟时滞的半导体集成电路，并且进一步实现更低的功耗。

通过下面的介绍，本发明的其它目的、特征和优点将变得清晰。

根据本发明的第一个半导体集成电路包括每个同步电路单元的时钟产生电路。该同步电路单元的典型例子为触发器。

根据该结构，因为给每个同步电路单元独立提供时钟产生电路，所以不需要分配时钟信号。更具体的，不再需要分布时钟信号所要求的时钟系列。这更好地控制了由于在布线分布中的布线延迟所引起的时钟时滞。

根据本发明的第二个半导体集成电路包括并入每个功能模块的时钟产生电路。

根据该结构，因为给每个功能模块单独提供时钟产生电路，所以不需要分配时钟信号。简而言之，可以减少时钟系列的布线。这实现了对由于在布线分布中的布线延迟所引起的时钟时滞的控制。

根据本发明的第三个半导体集成电路包括每个不组成模块的同步电路单元的时钟产生电路和每个功能模块的时钟产生电路，其中这些时钟产生电路并入该半导体集成电路。该结构对应于第一个半导体集成电路和第二半导体集成电路的组合。

根据该结构，因为向每个不组成模块的同步电路单元和每个功能模块提供时钟产生电路，所以不需要分配时钟信号，这就意味着可以减少或省略时钟系列的布线。由此可以控制由于在布线分布中的布线延迟所引起的时钟时滞。

在根据本发明的第四个半导体集成电路中，第一个半导体集成电路到第三个半导体集成电路中的任一个半导体集成电路进一步包括时钟同步信号产生电路，该时钟同步信号产生电路对各个时钟产生电路周期性地产生并输出时钟同步信号。

根据该结构，时钟同步信号产生电路周期性地向各个时钟产生电路提供时钟同步信号，从而周期性地同步时钟产生电路。结果，时钟信号可以周期性地被相位组合(phase-combined)，从而更有效地控制时钟时滞。

在根据本发明的第五个半导体集成电路中，第四个半导体集成电路进一步包括相位差检测电路，该相位差检测电路检测分别由时钟产生电路产生的时钟信号的相位差，并且当相位差检测电路检测到的相位差等于或超过预定值时，进一步触发时钟同步产生电路，从而使各个时钟产生电路输出时钟同步信号。

根据该结构，相位差检测电路检测从多个时钟产生电路输出的各个时钟信号的相位差。然后，只要出现时钟信号中的相位差等于或超过预定值，就触发时钟同步信号产生电路，从而同步时钟信号。因此，可将相位差的扩大限制在一定的范围内。更具体的，不是仅仅周期性地同步时钟信号，而是当相位差增加到超过一定值时强制同步时钟信号。因此，可以更有效地控制时钟时滞。在本结构中，只有在相位差检测电路检测到相位差等于或超过预定值的情况下，时钟同步产生电路才产生并输出时钟同步信号。相位差检测电路平时处于待命状态，不产生和输出时钟同步信号。由此，可以降低功耗。

在根据本发明的第六个半导体集成电路中，第一个半导体集成电路到第三半导体集成电路中的任一个半导体集成电路进一步包括时钟使能信号产生电路，时钟使能信号产生电路在需要提供时钟时产生时钟使能信号，时钟使能信号产生电路进一步向各个时钟产生电路提供时钟使能信号，从而触发时钟产生电路。

根据该结构，仅向不组成模块的同步电路单元或者与需要提供时钟才能工作的功能模块连接在一起的时钟产生电路提供时钟使能信号，以便触发它们。不组成模块的同步电路单元或者与不需要提供时钟就能工作的功能模块连接在一起的时钟产生电路处于非触发状态。因此，可以降低功耗。此外，由于共享时钟使能信号，各时钟产生电路的时钟信号获得同步。因此，可以控制各个时钟信号的时滞。

根据本发明的第七个半导体集成电路包括：包括时钟使能信号产生电路的第一个到第三半导体集成电路中的任一个半导体集成电路、时钟同步信号产生电路和相位差检测电路构成。时钟使能信号产生电路只在需要提供时钟的情况下产生时钟使能信号，并且还向各个时钟产生电路提供时钟使能信号，从而触发时钟产生电路。时钟同步信号产生电路对各个时钟产生电路产生并输出时钟同步信号。相位差检测电路检测由各个时钟产生电路产生的时钟信号的相位差，并且当相位差检测电路检测到相位差等于或超过预定值时，触发时钟同步产生电路，从而使各个时钟产生电路输出时钟同步信号。该半导体集成电路对应于第五个和第六个半导体集成电路的组合。

根据上述结构的半导体集成电路工作如下：时钟使能信号仅提供给不组成模块的同步电路单元或者与需要提供时钟才能工作的功能模块连接在一起的时钟产生电路。当共同提供时钟使能信号给多个时钟产生电路时，同步多个时钟产生电路中的时钟信号。因此，可以控制各个时钟信号的时滞。

随着工作的进一步继续，多个时钟产生电路输出的各个时钟信号之间可能产生相位差。在这种情况下，可以由相位差检测电路检测时钟信号之间的相位差，并且只要出现相位差等于或超过预定值，就触发时钟同步信号产生电路，从而同步时钟信号。因此，可以及时地控制各个时钟信号的时滞。在上述结构中，不是连续地产生和输出时钟同步信号，而是只在相位差等于或超过预定值的情况下才产生和输出。即时钟同步信号产生电路平时处于待命状态，不产生和输出时钟同步信号，从而降低功耗。

在根据本发明的第八个半导体集成电路中，第一个到第三个半导体集成电路中的任一个半导体集成电路以各个时钟产生电路的时钟频率随着所施加的电压而变化的方式构成，并且进一步包括施加电压调节电路，该施加电压调节电路能够单独调节加到各个时钟产生电路上的电压。

根据该结构，施加电压调节电路向不组成模块的同步电路单元或与功能模块连接在一起的时钟产生电路提供的电压越高，该不组成模块的同步电路单元或与功能模块连接在一起的时钟产生电路的工作速度就越高。因此，在上述时钟产生电路中产生的时钟信号可以为更高的频率。相反，施加电压调节电路向不组成模块的同步电路单元或与功能模块连接在一起的时钟产生电路提供的电压越低，该不组成模块的同步电路单元或与功能模块连接在一起的时钟产生电路的工作速度就越低。由于根据施加电压可以单独地控制各个时钟产生电路的频率，所以不需要使时钟频率满足任何严格的限制(critical segment)，因此导致了更低的功耗。

在根据本发明的第九个半导体集成电路中，第八个半导体集成电路进一步包括电压差检测电路，将各个时钟产生电路产生的时钟信号的目标的电压输入到电压差检测电路，电压差检测电路进一步检测输入电压和理想电压之间的差，从而根据电压差控制施加电压调节电路。

根据该结构，当时钟信号的目标的电压较低，并且电压差检测电路由此检测到大的电压差时，设置施加电压调节电路提供的电压和时钟产生电路的时钟频率为更高，以补偿目标中的低电压。相反，当时钟信号的目标的电压较高，并且电压差检测电路由此检测到小的电压差时，设置施加电压调节电路提供的电压和时钟产生电路的时钟频率为较低，从而导致更低的功耗。

通过下面结合附图的介绍，本发明的上述和其它方案将变得更加清晰。

附图说明

图1示出了根据本发明第一实施例的半导体集成电路的结构图。

图2示出了根据本发明第二实施例的半导体集成电路的结构图。

图3示出了根据本发明第三实施例的半导体集成电路的结构图。

图4示出了根据本发明第四实施例的半导体集成电路的结构图。

图5示出了根据本发明第五实施例的半导体集成电路的结构图。

图6示出了根据本发明第六实施例的半导体集成电路的结构图。

图7示出了根据本发明第七实施例的半导体集成电路的结构图。

图8示出了根据本发明第八实施例的半导体集成电路的结构图。

图9示出了根据本发明第九实施例的半导体集成电路的结构图。

在所有的图中，用相同的数字表示相同的元件。

具体实施方式

下文中，依照参考附图详细介绍根据本发明的半导体集成电路的优选实施例。作为同步电路单元的典型例子，在本介绍中引用触发器。

第一实施例

图1示出了根据本发明第一实施例的半导体集成电路的结构图。

如图1所示，半导体集成电路A1包括多个触发器11a-11e，自激型(self-energizing)时钟产生电路12a-12e分别连接到触发器11a-11e。例如，每个时钟产生电路12a-12e由单个或多个反相器电路连接起来的环形振荡器构成(在随后的任一个实施例中也包括该特性)。

连接到触发器11a-11e的时钟产生电路12a-12e分别向各触发器11a-11e提供时钟信号。

根据本实施例，向每个触发器提供时钟产生电路。因此，不需要分配时钟信号，并且因此可以省略分布所要求的时钟系列布线。因此可以控制布线分布中的布线延迟所引起的时钟时滞。

第二实施例

如图2所示，在根据第二实施例的半导体集成电路A2中，触发器组成模块。多个触发器11a组成功能模块11A，以同样的方式，多个触发器11b组成功能模块11B，多个触发器11c组成功能模块11C，多个触发器11d组成功能模块11D，多个触发器11e组成功能模块11E。自激型时钟产生电路12a-12e分别连接到功能模块11A-11E。

根据本实施例，每个功能模块独立地包括时钟产生电路，这就消除了对时钟信号分配的需要，由此减少了用于分布的时钟系列布线。因此可以控制由于在布线分布中的布线延迟所引起的时钟时滞。

第三实施例

如图3所示，在根据第三实施例的半导体集成电路A3中，有些触发器组成模块，其它的则保持不组成模块。时钟产生电路12a、12b和12c分别连接到不组成模块的触发器11a、11b和11c，用来实现时钟输入。功能模块11D由多个组成模块的触发器11d构成，时钟产生电路12d连接到功能模块11D上，从而作为各个触发器11d的共用时钟输入。功能模块11E由多个组成模块的触发器11e构成，时钟产生电路12e连接到功能模块11E上，从而作为各个触发器11e的共用时钟输入。

分别连接到不组成模块的触发器11a、11b和11c的时钟产生电路12a、12b和12c向不组成模块的触发器11a、11b和11c提供时钟信号。向属于功能模块11D的多个触发器11d分配来自连接到功能模块11D的时钟产生电路12d的时钟信号。向属于功能模块11E的多个触发器11e分配来自连接到功能模块11E的时钟产生电路12e的时钟信号。

根据本实施例，向每个不分模块的触发器和功能模块提供时钟产生电路。因此，可以省略或减少用于分配时钟信号的时钟系列布线。因此可以控制由于在布线分布中的布线延迟所引起的时钟时滞。

第四实施例

在图4中，与图3中相同的参考数字表示相同的元件。

在根据第四实施例的半导体集成电路A4中，多个时钟产生电路12a-12e、多个触发器11a-11e以及多个功能块11D和11E彼此之间的关系与图3的情况相同。在本实施例中，包括周期性产生并输出时钟同步信号的时钟同步信号产生电路31。多个时钟产生电路12a-12e受从时钟同步信号产生电路31输出的时钟同步信号同步控制，从而周期性地同步从时钟产生电路12a-12e输出的时钟信号。省略对与第三实施例相同的其它结构部分的介绍。

根据本实施例，由于周期性地向所有的时钟产生电路提供来自时钟同步信号产生电路的时钟同步信号，所以可以周期性地同步由时钟产生电路产生的时钟信号。更具体的，可以周期性地相位组合提供给不分模块的触发器和功能模块中的各个触发器的时钟信号。这就允许更有效地控制时钟时滞。

第五实施例

在图5中，与图4中相同的参考数字表示相同的元件。

在根据第五实施例的半导体集成电路A5中，多个时钟产生电路12a-12e、多个触发器11a-11e、多个功能模块11D和11E以及时钟同步信号产生电路31彼此之间的关系与图4的情况相同。根据本实施例，时钟同步信号产生电路31包括相位差检测电路32。相位差检测电路32输入来自于所有时钟产生电路12a-12e的时钟信号，并检测这些时钟信号中的相位差。当相位差检测电路32检测到相位差等于或超过可能导致故障的预定值时，时钟同步信号产生电路31向各个时钟产生电路12a-12e输出时钟同步信号。省略对与第四实施例相同的其它结构部分的介绍。

当从时钟产生电路12a-12e输出的时钟信号中出现的相位差达到半导体集成电路A5可能出现故障的程度时，相位差检测电路32检测到该状态。然后，相位差检测电路32触发时钟同步信号产生电路31，并对各时钟产生电路12a-12e输出时钟同步信号，从而同步来自于所有时钟产生电路12a-12e的时钟信号。

根据本实施例，包括检测从多个时钟产生电路12a-12e输出的各个时钟信号的相位差的相位差检测电路，从而只要相位差等于或超过预定值，就强制同步时钟信号。更具体的，不是周期性地同步时钟信号，而是只要相位差超过预定值就强制同步时钟信号。因此，可以更有效地控制时钟时滞。在本结构中，只在相位差检测电路检测到相位差等于或超过预定值时，时钟同步产生电路才产生并输出时钟同步信号。时钟同步产生电路平时处于待命状态，不产生和输出时钟同步信号，这就可以降低功耗。

第六实施例

在图6中，与图3相同的参考数字表示相同的元件。在根据第六实施例的半导体集成电路A6中，多个时钟产生电路12a-12e、多个触发器11a-11e以及多个功能模块11D和11E彼此之间的关系与图3的情况相同。根据本实施例，提供时钟使能信号产生电路41。来自时钟使能信号产生电路41的时钟使能信号en1-en4单独提供给各个时钟产生电路12a-12e。如图6所示例子，时钟使能信号en2同时加到时钟产生电路12b和12c。时钟产生电路12a只在时钟使能信号en1有效的情况下才被触发，并输出时钟信号。时钟产生电路12b和12c只在时钟使能信号en2有效的情况下才被触发，并输出时钟信号。时钟产生电路12d只在时钟使能信号en3有效的情况下才被触发，并输出时钟信号。时钟产生电路12e只在时钟使能信号en4有效的情况下才被触发，并输出时钟信号。省略对与第三实施例3相同的其它结构部分的介绍。

只有在相应的触发器必须工作时，时钟使能信号en1-en4才转变为高电平，而且可以分别控制时钟使能信号en1-en4。

例如，当时钟使能信号en1-en4都设置为“1”时，时钟产生电路12a-12e向不组成模块的触发器11a、11b和11c以及功能模块11D和11E的触发器11d和11e提供时钟信号。

作为另一个例子，当时钟使能信号en1-en4都复位为“0”时，时钟产生电路12a-12e停止向不组成模块的触发器11a、11b和11c以及功能模块11D和11E的触发器11d和11e提供时钟信号。

作为又一个例子，当时钟产生电路12a和12d提供时钟信号，时钟产生电路12b、12c和12e停止提供时钟时，设置时钟使能信号en1和en3为“1”，设置时钟使能信号en2和en4为“0”。

参考时钟使能信号en1-en4都设为“1”的情况，因此时钟产生电路12a-12e准备为触发器11a、11b和11c以及功能模块11D和11E的触发器11d和11e提供时钟信号。时钟使能信号产生电路41在时钟信号理想的上升沿同步设置时钟使能信号en1-n4为“1”。

根据本实施例的结构包括只在需要提供时钟的情况下产生有效的时钟使能信号的时钟使能信号产生电路。这样，当不需要提供时钟时，可以对触发器或功能模块停止提供时钟，由此可以降低功耗。此外，在共享时钟使能信号的时钟产生电路中同步时钟信号。因此，可以适当地控制各个时钟信号的时滞，从而防止出现由于时钟延迟引起的故障。

第七实施例在图7中，与图5和6中相同的参考数字表示相同的元件。根据第七实施例的半导体集成电路A7对应于根据第五实施例和第六实施例的结构的组合。也就是，包括时钟同步信号产生电路31、相位差检测电路32和时钟使能信号产生电路41。省略对与第五实施例和第六实施例相同的其它结构部分的介绍。

根据本实施例，时钟使能信号产生电路只在需要提供时钟的情况下产生时钟使能信号。因此，当不需要提供时钟时，可以停止向触发器或功能模块提供时钟，由此降低功耗。此外，在共享时钟使能信号的时钟产生电路中同步时钟信号。因此，可以适当地控制各个时钟信号的时滞，从而防止出现由于时钟延迟引起的故障。

此外，包括检测由多个时钟产生电路输出的各个时钟信号的相位差的相位差检测电路。在该结构中，只要出现时钟信号之间的相位差等于或超过预定值时，可以强制同步时钟信号。从而可以适当控制各个时钟信号的时滞。时钟同步信号产生电路只在相位差检测电路检测到相位差等于或超过预定值时产生并输出时钟同步信号。时钟同步信号产生电路平时处于待命状态，不产生和输出时钟同步信号，从而降低功耗。

第八实施例

在图8中，与图3中相同的参考数字表示相同的元件。在根据实施例8的半导体集成电路A8中，多个时钟产生电路12a-12e、多个触发器11a-11e以及多个功能模块11D和11E彼此之间的关系与图3的情况相同。在本实施例中，各个时钟产生电路12a-12e具有能够根据施加电压调节时钟频率的VCO型结构，并且在时钟产生电路12a-12e和为各时钟产生电路12a-12e供电的电源电路51之间提供施加电压调节电路52，施加电压调节电路52能够单独调节加到各个时钟产生电路12a-12e上的电压E1-E5。省略对与第三实施例相同的其它结构部分的介绍。

施加电压调节电路52单独调节加到各个时钟产生电路12a-12e上的电压E1-E5。时钟产生电路12a-12e根据由施加电压调节电路52所加的电源电压E1-E5调节时钟频率。

当较高频率的时钟信号加到不组成模块的触发器11a、11b和11c以及功能模块D和E的触发器11d和11e中的任一个触发器时，施加电压调节电路52将对时钟产生电路所加的电压调整为更高的电位。因此，可以向触发器提供更高频率的信号。

相反，当较低频率的时钟信号加到触发器时，施加电压调节电路52将对时钟产生电路所加的电压调整为更低的电位。因此，可以为触发器提供更低频率的信号。

例如，当需要时钟信号产生电路12a提供的时钟信号的频率高于时钟信号产生电路12b提供的时钟信号的频率时，将时钟信号产生电路12a施加的电压E1设置为大于对时钟信号产生电路12b施加的电压E2。

根据本实施例的结构包括能够根据所需要的频率单独调节电源电压的施加电压调节电路。因此，可以独立控制时钟产生电路产生的时钟信号的频率。所以不需要使时钟频率满足任何严格的限制，从而实现更低的功耗。

第九实施例

在图9中，与图8中相同的参考数字表示相同的元件。

在根据第九实施例的半导体集成电路A9中，多个时钟产生电路12a-12e、多个触发器11a-11e、多个功能模块11D和11E、电源电路51以及施加电压调节电路52彼此之间的关系与图8的情况相同。如图9所示例子，从施加电压调节电路52同时施加电源电压E11到时钟产生电路12a和12b，从施加电压调节电路52同时施加电源电压E12到时钟产生电路12c和12d，从施加电压调节电路52同时施加电源电压E13到时钟产生电路12e。在本实施例中，还提供电压差检测电路53，向电压差检测电路53输入半导体集成电路A9的各段的电源电压D11、D12和D13，并且电压差检测电路53进一步检测输入电压和理想电压V0之间的电压差。根据电压差控制施加电压调节电路，从而调节时钟产生电路12a-12e的电源电压E11、E12和E13。省略对与第八实施例相同的其它结构部分的介绍。

例如，根据在不组成模块的触发器11a和11b的段中出现的电源电压D11和理想电压E0之间的电压差ΔE(＝D11-E0)确定施加电压调节电路52对时钟产生电路12a和12b所提供的电压E11。时钟产生电路12a和12b产生并输出根据施加电压E11确定频率的时钟信号。

此外，根据在不组成模块的触发器11c和功能块11D的段中出现的电源电压D12和理想电压E0之间的电压差ΔE(＝D12-E0)确定施加电压调节电路52对时钟产生电路12c和12d提供的电压E12。时钟产生电路12c和12d产生并输出根据施加电压E12确定频率的时钟信号。

此外，根据在功能模块11E的段中出现的电源电压D13和理想电压E0之间的电压差ΔE(＝D13-E0)确定施加电压调节电路52对时钟产生电路12e提供的电压E13。时钟产生电路12e产生并输出根据施加电压E13确定频率的时钟信号。

根据本实施例的结构采用包括电压差检测电路和施加电压调节电路的电源电路，施加电压调节电路的施加电压由电源电路控制。根据在半导体集成电路中变化的电压控制施加电压调节电路，从而可以控制时钟产生电路产生的时钟信号的频率。这实现了半导体集成电路功耗的降低。

如上所述，根据本发明，为每个同步电路单元或功能模块提供时钟产生电路。该结构无须分配时钟信号，并且可以消除或减少用于分配的时钟系列的布线。因此，可以控制在布线分配中的布线延迟所引起的时钟时滞，并且可以降低功耗。

Claims (10)

1、一种半导体集成电路，包括：

多个同步电路单元；以及

多个分别连接到所述同步电路单元的时钟产生电路。

2、一种半导体集成电路，包括：

多个功能模块，每个功能模块包括并入其中的多个同步电路单元；以及

多个分别连接到所述功能模块的时钟产生电路。

3、一种半导体集成电路，包括：

多个不组成模块的同步电路单元；

多个功能模块，每个功能模块包括并入其中的多个同步电路单元；以及

多个分别连接到所述同步电路单元和所述功能模块的时钟产生电路。

4、根据权利要求1到3中任一个的半导体集成电路，其中

进一步包括时钟同步信号产生电路，

所述时钟同步信号产生电路周期性地对各个时钟产生电路产生并输出时钟同步信号。

5、根据权利要求4所述的半导体集成电路，其中

进一步包括相位差检测电路，

所述相位差检测电路检测由各个时钟产生电路产生的各个时钟信号的相位差，并且

当检测到的相位差等于或超过预定值时，触发时钟同步信号产生电路，从而使各个时钟产生电路输出时钟同步信号。

6、根据权利要求1到3中任一个的半导体集成电路，其中

进一步包括时钟使能信号产生电路，

所述时钟使能信号产生电路只在需要提供时钟信号时产生时钟使能信号，并且

所述时钟使能信号产生电路进一步向各个时钟产生电路提供时钟使能信号，从而触发各个时钟产生电路。

7、根据权利要求1到3中任一个的半导体集成电路，进一步包括：

时钟使能信号产生电路，

所述时钟使能信号产生电路只在需要提供时钟信号时产生时钟使能信号，并且

所述时钟使能信号产生电路进一步向各个时钟产生电路提供时钟使能信号，从而触发各个时钟产生电路；

时钟同步信号产生电路，

所述时钟同步信号产生电路对各个时钟产生电路产生并输出时钟同步信号；以及

相位差检测电路，

所述相位差检测电路检测由各个时钟产生电路产生的各个时钟信号的相位差，并且

当检测到的相位差等于或超过预定值时，触发时钟同步信号产生电路，从而使各个时钟产生电路输出时钟同步信号。

8、根据权利要求1到3中任一个的半导体集成电路，其中

所述时钟产生电路以时钟频率随着施加电压而变化的方式构成，并且

进一步包括施加电压调节电路，

所述施加电压调节电路能够单独调节加到各个时钟产生电路上的电压。

9、根据权利要求8所述的半导体集成电路，其中

进一步包括电压差检测电路，

所述电压差检测电路输入由各个时钟产生电路提供的时钟信号的目标的电压，并且

所述电压差检测电路进一步检测输入的电压与理想电压之间的电压差，根据该电压差控制施加电压调节电路。

10、根据权利要求1到3中任一个的半导体集成电路，其中所述时钟产生电路为自激型结构。

Images