CN1560690A - 内连线结构及其形成方法 - Google Patents

内连线结构及其形成方法 Download PDF

Info

Publication number
CN1560690A
CN1560690A CNA2004100556254A CN200410055625A CN1560690A CN 1560690 A CN1560690 A CN 1560690A CN A2004100556254 A CNA2004100556254 A CN A2004100556254A CN 200410055625 A CN200410055625 A CN 200410055625A CN 1560690 A CN1560690 A CN 1560690A
Authority
CN
China
Prior art keywords
metal wire
insulation course
tin oxide
wire
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100556254A
Other languages
English (en)
Other versions
CN100399170C (zh
Inventor
陈坤宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN1560690A publication Critical patent/CN1560690A/zh
Application granted granted Critical
Publication of CN100399170C publication Critical patent/CN100399170C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种内连线结构，其用以连接位于薄膜晶体管阵列基板非显像区的两隔离金属线。一第一金属线设置于一基板上，并以一第一绝缘层覆盖；将一第二金属线设置于该第一绝缘层之上，且由一第二绝缘层所覆盖；将一氧化铟锡接线设置于该第二绝缘层上，并将该第一与第二金属线相互电连接。一保护层设置于该第二绝缘层之上，并具有一开口于其中以暴露及围绕于该氧化铟锡接线。

Description

内连线结构及其形成方法
技术领域
本发明涉及一种平面显示面板的电路布局，特别是涉及一种位于平面显示面板的薄膜晶体管(thin film transistor；TFT)阵列(array)基板上的外围电路(peripheral circuit)的内连线结构(interconnect structure)。
背景技术
目前，平面显示器已广泛地使用于不同层面的应用上，并以液晶显示器(liquid crystal display；LCD)为一普遍性的选择。典型的TFT-LCD面板包括一前基板与一后基板，而液晶材料则充填于其中。以其横切面来看，该前基板为一般现有的彩色滤光片基板(color filter substrate)，而后基板则为一具有薄膜晶体管形成于其上的阵列基板。一背光装置(backlight unit)设置于面板背部，当电压施于薄膜晶体管时，其将改变液晶分子的排列，并使得光线通过而形成一像素(pixel)。该前基板，亦即该彩色滤光基板，将使得每一像素具有其个别的颜色，而将该些不同的颜色相互组合则可于面板上形成影像。
除了TFT阵列形成于背基板的显像区，其外围电路例如驱动电路(driving circuit)、扫描电路(scanning circuit)、以及静电放电保护电路(electrostatic discharge protection circuit)则设置于背基板的非显像区。在TFT阵列基板的生产过程中，有效保护薄膜晶体管免于遭受静电破坏是非常重要的，因此通常将静电放电保护电路设置于非显像区以释放出在薄膜晶体管制造过程中于电路中所产生的静电荷。
图1为位于TFT阵列基板的非显像区且用于静电放电保护的外围电路的俯视图。三条平行金属线110，例如栅极金属线，其相对于三条平行金属线130，例如源极/漏极金属线，并且设置于一TFT阵列基板100的非显像区上。每一金属线110与其相对的金属线130均利用一氧化铟锡层162为接线而桥接。两保护层151以及152相互平行，且设置于该桥接区域的相对边，并具有一沟槽位于上述两保护层之间以暴露出氧化铟锡接线162。
图2A至图2E为沿着图11-1线的剖面侧视图，其显示连接一对相互对应的金属线110与130的程序步骤。如图2A所示，将一金属线110设置于TFT阵列基板100的非显像区上，而该金属线110可与基板100显像区上的TFT阵列的栅极金属线同时形成。之后形成一绝缘层120覆盖于金属线110以及基板100的裸露表面。接着于绝缘层120上形成另一金属线130，其接近于金属线110，而金属线130可与基板100显像区上的TFT阵列的源极/漏极金属线同时形成。形成一第二绝缘层140以覆盖于金属线130以及绝缘层120。一般而言，金属线110与130的厚度约为2500，而绝缘层120与140的厚度则约为3000。接着则于绝缘层140表面形成一厚度约3-4μm的厚保护层150。
将厚保护层150加以图案化以形成两保护层151与152，如图1所示，并于金属线110与130即将连接处上方露出一长条的绝缘层140。该两保护层间的绝缘层140再经图案化以形成两通道孔141与142，并分别暴露出位于其下的金属线110与130，如图2B所示。
氧化铟锡(indium tin oxide)层160为一种导电材料，于之后沉积于基板100表面，且大致填充于通道孔141与142中以形成金属线110与130之间的接线。接着于氧化铟锡层160表面沉积一厚光致抗蚀剂层170，其位于两保护层151与152间的氧化铟锡层160中间区域的厚度约为1.5μm。然而，由于保护层151与152的厚度以及光致抗蚀剂的流动性，位于保护层151与152底部的氧化铟锡层上方的光致抗蚀剂层170可能具有约3μm或更厚的厚度，如图2C所示。
之后将光致抗蚀剂层170图案化以形成一覆盖于保护层151与152之间的氧化铟锡层160的矩形掩模172，如图2D所示。然而，位于保护层151与152底部的过厚的光致抗蚀剂层170则可能无法完全去除，因此光致抗蚀剂残余物170’乃沿着保护层151与152的底边残留，并因而覆盖了两长条的氧化铟锡层160。
未遭覆盖的氧化铟锡层则于之后利用该图案化光致抗蚀剂层172为掩模而蚀刻并且移除。由于光致抗蚀剂残余物170’也同样覆盖了沿着保护层151与152的底边的氧化铟锡层160，因此受到光致抗蚀剂残余物170’所覆盖的氧化铟锡层也同样未被移除。当光致抗蚀剂掩模170与其残余物170’经移除后，则形成一用以连接相对应的金属线110与130的氧化铟锡接线162，如图2E所示。而除了该用以连接每一对相对应金属线110与130的氧化铟锡接线160，两长条残余的氧化铟锡接线160’也同样沿着两保护层151与152的脚边形成，如图1所示。如该残余的氧化铟锡层160’延伸并与中央氧化铟锡接线162相接触，则附近平行的金属线110与130可能均全部连结，并因而造成短路。
发明内容
本发明的主要目的为防止氧化铟锡接线与其它电路或接线形成短路，且特别适用于位于平面显示器TFT阵列基板的非显像区上的外围电路。为达此目的，本发明提供一种设置于TFT阵列基板上的内连线结构。依照本发明，一第一金属线设置于一TFT阵列基板上，而一第一绝缘层则覆盖于该第一金属线；将一相对应的第二金属线设置于该第一绝缘层之上，且由一第二绝缘层所覆盖；将氧化铟锡接线设置于该第二绝缘层上，并利用两氧化铟锡电极将该第一与第二金属线相互电连接。将一保护层设置于该第二绝缘层上以暴露及围绕于该氧化铟锡接线。
本发明还提供一种制造用以防止氧化铟锡接线短路的内连线结构的方法。依照本发明，该内连线结构为似环状(ring-like)并用以包围氧化铟锡接线的区域，且除了该第一与第二金属线外，不与其它任何导线重叠或交叉，因此可避免氧化铟锡接线于接下来的制造工艺步骤中发生短路。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合附图详细说明。
附图说明
图1显示现有位于TFT阵列基板非显像区的部份外围电路的俯视图。
图2A至图2E为沿着图11-1线的剖面侧视图，其显示现有制造内连线结构的程序步骤。
图3显示本发明位于TFT阵列基板非显像区的部份外围电路的俯视图。
图4A至图4F为沿着图11-1线的剖面侧视图，其显示本发明制造内连线结构的程序步骤。
简单符号说明
100、300～基板；110、130、310、330～金属线；120、140、320、340～绝缘层；141、142、341、342～通道孔；150、151、152、350～保护层；160、360～氧化铟锡层；160’～残余的氧化铟锡层；162、363～氧化铟锡层接线；170、370～光致抗蚀剂层；170’、370’～光致抗蚀剂残余物；172、372～掩模；305～TFT阵列；310a、330a～金属线的末端；352～开口；360’～残余的氧化铟锡环状物；361、362～氧化铟锡电极；I～显像区；II～非显像区。
具体实施方式
在此说明书中，例如″覆盖于该基板″、″在层别之上″、或者″位于该薄膜上″等叙述仅用以表示关于基层表面一相对位置的关系。因此，上述说明方式可能指该些层别乃直接接触，或者为一或一以上层别的非接触状态。
图3为本发明实施例中一内连线结构的俯视图。提供液晶显示面板的一后玻璃基板300，其划分为一显像区I与一非显像区II。一TFT阵列305设置于显像区I，而一外围电路则设置于非显像区II，其中的部份于图3中显示。该外围电路包括有三对内连线结构，而每一内连线结构则包括一金属线310与一相对应的金属线330，其藉由一内金属绝缘层而相互隔离；在此所谓的”相对应”乃指该两金属线将于之后的制造工艺中相互连接。而优选地，金属线310的一末端310a与金属线330的一末端330a重叠、交叉、或接近以相互连接。一保护层350设置于基板300的表面，其中并具有一开口352以暴露及围绕于金属线310及330的即将连接处。在保护层350的开口352中，金属线310的一末端310a与金属线330的一末端330a藉由一氧化铟锡接线363而相互连接，而该氧化铟锡接线363包括氧化铟锡电极361以及362，并分别与金属线310与330连接。如图3所示，该保护层350的开口352可为矩形，然其亦可形成其它的封闭形状，本发明不受限于该所上述的形状。
图4A至图4F为沿图31-1线的剖面侧视图，其显示位于TFT阵列基板300的非显像区II的内连线结构的制造过程。如图4A所示，一金属线310设置于TFT阵列基板300的非显像区II，该金属线310可与基板300显像区的TFT阵列的栅极金属线同时形成，例如一厚度约2500的钛-铝-钛叠层(laminated layer)。之后形成一绝缘层320，例如为一厚度约3000的氮化硅(SiNx)层，其覆盖于金属层310与该基板300的裸露表面。接着再于该绝缘层320上形成另一金属线330。而优选地，金属线310的一末端310a与金属线330的一末端330a重叠、交叉、或接近以为之后相互连接。金属线330可与基板300显像区I上的TFT阵列的源极/漏极金属线同时形成，其可例如为一厚度约2500的钛-铝-钛叠层。接着形成另一绝缘层340以覆盖金属线330以及绝缘层320，而该绝缘层340亦可为一厚度约3000的氮化硅层。形成金属线310与330后，沉积一保护层350于绝缘层340之上。所形成用以覆盖绝缘层340表面的厚保护层350，其优选为具有厚度约3-4μm的有机层。
接着将厚保护层350经图案化后以形成其中的开口352，并暴露及围绕于金属线310与330的即将连接处。保护层350可经图案化以形成一如图4B所示的矩形，或其它封闭形状的图案。此处保护层的封闭开口指该开口仅暴露出一对金属线310与330于后续制造工艺中所将连接的区域。
如图4C所示，在该保护层350的开口352中，通道孔341于裸露的绝缘层340与320中形成以暴露出位于其下的金属线310，而通道孔342则于绝缘层340中形成以暴露其下的金属线330。
如图4D所示，一导电层，例如氧化铟锡(indium tin oxide)层360形成于绝缘层340以及保护层352的表面，且大抵填充于通道孔341与342中以分别形成氧化铟锡电极361与362。氧化铟锡层360可藉由溅射法(sputtering)与位于TFT阵列基板300显像区I上的像素电极(pixel electrode)的形成而同时形成。于该氧化铟锡层360形成后，则接着沉积一约为3-4μm厚度的厚光致抗蚀剂层370于该氧化铟锡层360上。
光致抗蚀剂层370经微影(photolithography)而图案化以形成一掩模，用以覆盖保护层350的开口352中的区域，该处为氧化铟锡接线的即将形成处。然而，由于光致抗蚀剂层370沿着开口352的内部底边的厚度较厚，其起因乃介于保护层350以及裸露的绝缘层340之间的高度差异，因此部份光致抗蚀剂可能于光蚀刻后仍沿着保护层352的内部脚边形成残留的光致抗蚀剂层370’，如图4E所示。
之后利用已图案化的光致抗蚀剂层372为掩模而蚀刻该氧化铟锡层360。氧化铟锡层360可利用乙二酸(oxalic acid)作为湿蚀刻的蚀刻剂(etchant)而蚀刻。当移除光致抗蚀剂层372后，氧化铟锡接线363则已然形成，其包括用以连接金属线310与330的氧化铟锡电极361与362。然而，假使残余的光致抗蚀剂370’存在，则一残余的氧化铟锡环状物360’乃沿着该保护层350开口352的内部底边残留，如图4F所示。而即便该残余的氧化铟锡环状物360’因光致抗蚀剂残余物370’而延伸至与该氧化铟锡接线363相互接触，该保护层350的封闭开口352仍会将其内部的氧化铟锡接线与保护层350外部的任何接触的导电层隔离，因而可避免氧化铟锡接线与外部导电层接触而造成短路。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (11)

1、一种内连线结构，其包括：
一基板；
一第一金属线，设置于该基板上；
一第一绝缘层，设置于该基板上，且覆盖于该第一金属线；
一第二金属线，设置于该第一绝缘层上；
一第二绝缘层，覆盖于该第二金属线；
一氧化铟锡接线，连接该第一与第二金属线；以及
一保护层，设置于该第二绝缘层之上，并具有一开口于其中以暴露及围绕该氧化铟锡接线。
2、如权利要求1所述的内连线结构，其中该基板为一平面显示面板的薄膜晶体管阵列基板。
3、如权利要求2所述的内连线结构，其中该第一、第二金属线、该氧化铟锡接线、以及该保护层设置于该薄膜晶体管阵列基板的非显像区。
4、如权利要求3所述的内连线结构，其中该第一金属线为一栅极金属线，其与位于薄膜晶体管阵列基板显像区的栅极金属线同时形成。
5、如权利要求3所述的内连线结构，其中该第二金属线为一源极/漏极金属线，其与位于薄膜晶体管阵列基板显像区的源极/漏极金属线同时形成。
6、如权利要求1所述的内连线结构，其中该氧化铟锡接线包括一第一氧化铟锡电极、一第二氧化铟锡电极、以及一氧化铟锡层；其中该第一氧化铟锡电极设置于该第一与第二绝缘层中，并与该第一金属线接触，该第二氧化铟锡电极设置于该第二绝缘层中，并与该第二金属线接触，而该氧化铟锡层则用以连接该第一与第二氧化铟锡电极。
7、如权利要求1所述的内连线结构，其中该保护层的厚度大体介于3-4μm。
8、一种于一平面显示器的薄膜晶体管阵列基板上形成一内连线结构的方法，包括以下步骤：
于该薄膜晶体管基板的一非显像区上形成多个第一金属线；
于该薄膜晶体管阵列基板上形成一第一绝缘层以覆盖该些第一金属线；
于该第一绝缘层上形成多个第二金属线，其中上述每一第二金属线相对应于一该第一金属线；
形成一第二绝缘层以覆盖于上述第二金属线与该第一绝缘层；
形成一保护层于该第二绝缘层上，并具有一开口于其中以暴露上述每一第一金属线以及其所对应的该第二金属线的末端；
于该保护层开口内部的第一与第二绝缘层中形成多个第一与第二通道孔，以分别暴露出上述第一与第二金属线；
于该第二绝缘层上形成一氧化铟锡层，并填充该第一与第二通道孔以连接上述第一与第二金属线；
于该氧化铟锡层上形成一图案化光致抗蚀剂，其用以遮蔽该保护层的开口内部的氧化铟锡层；
以该图案化光致抗蚀剂为掩模而蚀刻该氧化铟锡层，形成用以连接上述第一金属线与上述第二金属线的氧化铟锡接线；以及
将残留的光致抗蚀剂层移除。
9、如权利要求8所述的于平面显示器的薄膜晶体管阵列基板上形成一内连线结构的方法，其中该第一金属线与位于该薄膜晶体管阵列基板的显像区的栅极金属线同时形成。
10、如权利要求8所述的于平面显示器的薄膜晶体管阵列基板上形成一内连线结构的方法，其中该第二金属线与位于该薄膜晶体管阵列基板的显像区的源极/漏极金属线同时形成。
11、如权利要求8所述的于平面显示器的薄膜晶体管阵列基板上形成一内连线结构的方法，其中该保护层的厚度介于3-4μm。
CNB2004100556254A 2004-02-17 2004-07-30 内连线结构及其形成方法 Active CN100399170C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/780,932 US7119411B2 (en) 2004-02-17 2004-02-17 Interconnect structure for TFT-array substrate and method for fabricating the same
US10/780,932 2004-02-17

Publications (2)

Publication Number Publication Date
CN1560690A true CN1560690A (zh) 2005-01-05
CN100399170C CN100399170C (zh) 2008-07-02

Family

ID=34465806

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100556254A Active CN100399170C (zh) 2004-02-17 2004-07-30 内连线结构及其形成方法

Country Status (3)

Country Link
US (2) US7119411B2 (zh)
CN (1) CN100399170C (zh)
TW (1) TWI262337B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016127464A1 (zh) * 2015-02-11 2016-08-18 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
CN109473419A (zh) * 2018-11-21 2019-03-15 合肥奕斯伟集成电路有限公司 一种走线结构和具有走线结构的芯片

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9020595B2 (en) * 2003-12-24 2015-04-28 Cardiac Pacemakers, Inc. Baroreflex activation therapy with conditional shut off
CN102651370B (zh) * 2012-01-04 2014-12-10 京东方科技集团股份有限公司 一种tft阵列基板、制造方法及显示装置
CN102854643B (zh) * 2012-09-04 2015-11-25 深圳市华星光电技术有限公司 一种液晶显示面板及其制造方法
JP6621284B2 (ja) * 2015-09-28 2019-12-18 株式会社ジャパンディスプレイ 表示装置
JP2019102656A (ja) * 2017-12-04 2019-06-24 株式会社ジャパンディスプレイ 配線構造、および配線構造を有する表示装置
CN109065549B (zh) * 2018-07-25 2021-12-28 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5195010A (en) * 1990-01-23 1993-03-16 Thomson, S.A. Electrostatic discharge voltage protection circuit for a solid state instrument
GB9416899D0 (en) * 1994-08-20 1994-10-12 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film circuitry
JP3647542B2 (ja) * 1996-02-20 2005-05-11 株式会社半導体エネルギー研究所 液晶表示装置
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP2000019556A (ja) * 1998-06-29 2000-01-21 Hitachi Ltd 液晶表示装置
US6466281B1 (en) * 1999-08-23 2002-10-15 Industrial Technology Research Institute Integrated black matrix/color filter structure for TFT-LCD
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
JP3329328B2 (ja) * 2000-03-28 2002-09-30 日本電気株式会社 液晶表示装置の実装構造及びその製造方法
US6934000B1 (en) * 2000-09-20 2005-08-23 Hitachi, Ltd. Liquid crystal display
JP2002148639A (ja) * 2000-11-13 2002-05-22 Casio Comput Co Ltd アクティブマトリックス型液晶表示素子
JP3581327B2 (ja) * 2000-12-26 2004-10-27 廣輝電子股▲ふん▼有限公司 静電放電保護ラインの除去方法
JP2003149668A (ja) * 2001-11-16 2003-05-21 Matsushita Electric Ind Co Ltd 画像表示用信号駆動装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016127464A1 (zh) * 2015-02-11 2016-08-18 深圳市华星光电技术有限公司 一种阵列基板及液晶显示面板
GB2550762A (en) * 2015-02-11 2017-11-29 Shenzhen China Star Optoelect Array substrate and liquid crystal display panel
GB2550762B (en) * 2015-02-11 2018-11-21 Shenzhen China Star Optoelect Array substrate and liquid crystal display panel
EA032903B1 (ru) * 2015-02-11 2019-07-31 Шэньчжэнь Чайна Стар Оптоэлектроникс Текнолоджи Ко., Лтд. Подложка матрицы и жидкокристаллическая дисплейная панель
CN109473419A (zh) * 2018-11-21 2019-03-15 合肥奕斯伟集成电路有限公司 一种走线结构和具有走线结构的芯片

Also Published As

Publication number Publication date
US7286195B2 (en) 2007-10-23
TWI262337B (en) 2006-09-21
CN100399170C (zh) 2008-07-02
TW200528812A (en) 2005-09-01
US20070002212A1 (en) 2007-01-04
US20050179132A1 (en) 2005-08-18
US7119411B2 (en) 2006-10-10

Similar Documents

Publication Publication Date Title
CN100447645C (zh) 水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN100397224C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
US8071984B2 (en) Thin film transistor substrate for display device and fabricating method thereof
CN100428037C (zh) 液晶显示器件及其制造方法
CN100397223C (zh) 液晶显示器件及其制作方法
CN1992291B (zh) 薄膜晶体管基板及其制造方法
US6771346B2 (en) Liquid crystal display and manufacturing method thereof
JP5379824B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
CN100538999C (zh) 采用水平电场的薄膜晶体管基板及其制造方法
CN102200665B (zh) 高透光度平面内转换液晶显示器及其制造方法
EP2477064A1 (en) Liquid crystal display device and method for manufacturing same
JP4667505B2 (ja) 表示パネル用の基板、この基板を備える表示パネル、表示パネル用基板の製造方法および表示パネルの製造方法
CN101211084A (zh) 液晶显示板及其制造方法
US20070081108A1 (en) Array substrate and its manufacturing method
CN102473369A (zh) 配线基板及其制造方法、显示面板以及显示装置
TWI291762B (en) Thin film transistor array panel
JP2005122186A (ja) 薄膜トランジスタ・アレイ基板、その製造方法、それを利用した液晶表示装置、液晶表示装置の製造方法及び液晶表示装置の検査方法
CN100399170C (zh) 内连线结构及其形成方法
CN108538859A (zh) 阵列基板的制作方法
CN1837901A (zh) 一种液晶显示面板的像素储存电容结构
JP2002116712A (ja) 表示装置および表示装置の製造方法
CN100464235C (zh) 液晶显示器件及其制造方法
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
KR100686235B1 (ko) 액정 표시 장치용 기판
KR0124976B1 (ko) 개구율 향상을 위한 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant