TWI262337B - Interconnect structure for TFT-array substrate and method for fabricating the same - Google Patents
Interconnect structure for TFT-array substrate and method for fabricating the same Download PDFInfo
- Publication number
- TWI262337B TWI262337B TW093120207A TW93120207A TWI262337B TW I262337 B TWI262337 B TW I262337B TW 093120207 A TW093120207 A TW 093120207A TW 93120207 A TW93120207 A TW 93120207A TW I262337 B TWI262337 B TW I262337B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- tin oxide
- indium tin
- metal
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 75
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims description 71
- 239000011241 protective layer Substances 0.000 claims description 32
- 239000010409 thin film Substances 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims 5
- 229910052737 gold Inorganic materials 0.000 claims 5
- 229910052772 Samarium Inorganic materials 0.000 claims 1
- 229910000831 Steel Inorganic materials 0.000 claims 1
- GGDCZNKUXACJLV-UHFFFAOYSA-N [O-2].[In+3].[Sn+2]=O.[In+3].[O-2].[O-2].[O-2] Chemical compound [O-2].[In+3].[Sn+2]=O.[In+3].[O-2].[O-2].[O-2] GGDCZNKUXACJLV-UHFFFAOYSA-N 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- AZQFNUBWESKYAJ-UHFFFAOYSA-N oxygen(2-) tantalum(5+) tin(4+) Chemical compound [Sn+4].[O-2].[Ta+5] AZQFNUBWESKYAJ-UHFFFAOYSA-N 0.000 claims 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 claims 1
- 239000010959 steel Substances 0.000 claims 1
- 238000002161 passivation Methods 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 4
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000003384 imaging method Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 206010011469 Crying Diseases 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- CQMUOFGWJSNFPX-UHFFFAOYSA-N [O].[Sn].[Sn] Chemical compound [O].[Sn].[Sn] CQMUOFGWJSNFPX-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- ZPUCINDJVBIVPJ-LJISPDSOSA-N cocaine Chemical compound O([C@H]1C[C@@H]2CC[C@@H](N2C)[C@H]1C(=O)OC)C(=O)C1=CC=CC=C1 ZPUCINDJVBIVPJ-LJISPDSOSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- GRPQBOKWXNIQMF-UHFFFAOYSA-N indium(3+) oxygen(2-) tin(4+) Chemical compound [Sn+4].[O-2].[In+3] GRPQBOKWXNIQMF-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
1262337
五、發明說明（:1:) 【發明所屬之技術領域】 本lx明奋有關於一種平面顯示面板的電路佈局，且 別有關於一種位於平面顯示面板之薄膜電晶體（thi η ^ t r a n b i s t 〇 r : T F T )陣列（a r r a y )基板上的週邊電路 (peripheral circuit)之内連線結構（interconnect structure)。 【先前技術】 目如’平顾示态已廣泛地使用於不同層面的應用 上、’並以液晶顯示器（H q u i d c r y s t a 1 d i s p 1 a y ; L C D )為 一普遍性的選擇。典型的TFT_LCD面板係包含一前基板與 一後基板，而液晶材料則充填於其中。以其橫切面來看、， 該前基板為一般習知之彩色濾光片基板（c〇l〇r f丨丨ter substrate)，而後基板則為一具有薄膜電晶體形成於其 的陣列基板。一背光裝置（b a c k I i gh t un i t)係設置於面 背部，當電壓施於薄膜電晶體時，其將改變液晶分子的板 列’並使得光線通過而形成一像素（p i χ e 1)。該前基板' 亦即該彩色濾光基板，將使得每一像素具有其個別的顏 色，而將該些不同的顏色相互組合則可於面板上形成影 像。 7〆 除了 T F T陣列係形成於背基板之顯像區，其週邊電路 例如驅動電路（driving circuit)、掃描電路（scanning circuit)、以及靜電放電保護電路（eiectr〇static discharge protection circuit)則設置於背基板之非顯 像區。在T F T陣列基板的生產過程中，有效保護薄膜電晶
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 1262337 五、發明說明（2) 體，於遭受靜電破壞是非常重要的，因此通常將靜電放電 保護電路設置於非顯像區以釋放出在薄膜電晶體製造過程 中於電路中所產生的靜電荷。 /第1圖為位於TFT陣列基板之非顯像區且用於靜電放電 保護之週邊電路的俯視圖。三條平行金屬線丨丨〇，例如閘 極金屬線’其相對於三條平行金屬線丨3 〇，例如源極/汲極 金屬線，並且設置於一TFT陣列基板1〇0的非顯像區上。每 一金屬線Π 0與其相對的金屬線丨3 0均利用一氧化銦錫層 1 6 2為接線而橋接◦兩保護層丨5 1以及丨5 2相互平行，且設 置於該橋接區域之相對邊，並具有一溝槽位於上述兩保護 層之間以暴露出氧化銦錫接線1 6 2。 第2 A圖至第2 E圖為沿著第1圖1 - 1線之剖面侧視圖，其 顯示連接一對相互對應的金屬線丨丨〇與丨3 〇之程序步驟。如 第2A圖所示，將一金屬線11〇設置於TFT陣列基板ι〇〇之非 顯像區上，而該金屬線1 1〇可與基板丨〇〇顯像區上之打丁陣 列的閘極金屬線同時形成。之後形成一絕緣層丨2〇覆蓋於 金屬線11 0以及基板1〇〇之裸露表面。接著於絕緣層12〇上 形成另一金屬線1 3 0，其係接近於金屬線丨1 〇，而金屬線 1 3 0可與基板1 〇 〇顯像區上之τ τ陣列的源極/汲極金屬線同 時形成。形成一第二絕緣層1 4 0以覆蓋於金屬線丨3 〇以及絕 緣層120。一般而言，金屬線110與13〇的厚度約為25〇〇 A ’而絕緣層1 2 0與1 4 0的厚度則約為3 〇 〇 〇 A。接著則於絕 緣層1 4 0表面形成一厚度約3 - 4 v m的厚保護層1 5 0。 將厚保護層1 5 0加以圖案化以形成兩保護層丨5 1與丨5 2
0632-A50054TW(4.5) ； AU0309018 ^ Robeca.ptd
第7頁 1262337
1262337 五、發明說明（:4) 如第2E圖所示。而除了該用以連接每一對相對應金屬線 1丄0與1 3 0之氧化銦錫接線1 6 0 ’兩長條殘餘的氧化銦錫接 線160’也同樣沿著兩保護層151與152之腳邊形成，如第3 圖所示。如該殘餘之氧化銦錫層1 6 0 ’延伸並與中央氧化· 錫接線1 6 2相接觸，則附近平行之金屬線1 1 〇與丨3 〇可能均 全部連結，並因而造成短路。 【發明内容】 本發明之主要目的係為防止氧化銦錫接線與其他電路 成接線形成短路’且特别適用於位於平面顯示哭丁 F T陣列 基板之非顯像區上的週邊電路。為達此目的，本發明係提 供一種設置於TF T陣列基板上的内連線結構。依昭本發 ，-第-金屬線設置於-TFT陣列基板上，而一；= 層則覆益於該弟一金屬線’將一相對應的第二全屬飧^^营 於該第一絕緣層之上，…第二絕緣_蓋蜀；氧'置匕 姻錫接線设置於該第二絕緣層上’並利用兩氧化銦錫電極 將該第一與第二金屬線相互電連接。將一保護層設置於該 第二絕緣層上以暴露及圍繞於該氧化銦錫接線。 本發明更提供-種製造用以防止氧化銷錫接線短路之 内_1線結構的方法。依照本發明’該内連線結構為似環狀 亚用以包圍氧化銦錫接線之區域，且除了該 弟一與第二金屬線外，不與其他任何 此可避免氧化銦錫接線於捧下來 4 3又叉，因 為讓本發明之上述和；：^製；步驟中發生短路。 顯易懂，下文特舉出較佳二圹相丨4寸徵、和優點能更日月 苹乂侄只施例，並配合所附圖式，作詳
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 1262337 五、發明說明（:5) 細說明如了 ： 【實施方式】 在此說明書中，例如、'覆蓋於該基板，，、 在層別之 ^ "、或者 '、位於該薄膜上，，等敘述僅用以表示關二基層 表面一相對位置的關係。因此，上述說明方式可能係指^ 些層別乃直接接觸，或者為一或一以上層別之非接觸狀κ 態。 ν
第3圖為本發明實施例中一内連線結構之俯視圖。提 供液晶顯示面板之一後玻璃基板3 〇 〇，其劃分為_顯像區I 與一非顯像區I I。一TFT陣列3 0 5係設置於顯像區{，^ 一 週邊電路則設置於非顯像區π，其中之部份係於第3圖中 顯示。該週邊電路包含有三對内連線結構，而每一内σ連線 結構則包含一金屬線3 1 〇與一相對應的金屬線3 3 〇，其藉由 一内金屬絕緣層而相互隔離；在此所謂的〃相對應π乃^該 兩金屬線將於之後的製程中相互連接。而較佳地，金屬、= 310之一末端310a係與金屬線330之一末端330a重疊、交、
叉、或接近以相互連接。一保護層35〇設置於基板3〇 〇 $表 面’其中並具有一開口 352以暴露及圍繞於金屬線3丨〇及 3 3 0之即將連接處。在保護層35〇之開口 3 5 2中，金屬線 之一末端3 1 0 a係與金屬線3 3 0之一末端3 3 0 a藉由一氧化鋼 錫接線3 6 3而相互連接，而該氧化銦錫接線3 6 3係包含氧化 銦錫電極3 6 1以及3 6 2，並分別與金屬線3 1 〇與3 3 q連接。如 第3圖所示，該保護層3 5 0之開口 3 5 2可為矩形，然其亦可ϋ 形成其他之封閉形狀，本發明不受限於該所上述之形壯。
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 1262337 五^發明說明 第4A圖至第4F圖乃為沿第3圖η '線之剖面惻視圖，其 顯π位於iFTU基板3GQ之非顯像區π的内連線結構之製 造過程。士口第4Α圖所示·-金屬線31〇設置於tft陣列基板 3 0 0之非顯像區II，該金屬線310可與基板3〇〇顯像區之τρτ 陣列的閘極金屬線同時形成，例如—厚度約25〇〇 A的鈦— 鋁-鈦疊層Uaffiinated layer)。之後形成一絕緣層32〇， 例f為一厚度約3 0 0 0 A的氮化矽（SlNx)層，豆覆芸於 層31G與該基板3 0 0之裸露表面。接著再於該絕緣層39〇上 形成另一金屬線3 3 0。而較佳地，金屬線31〇之一末垆3〗〇a 係與金屬線3 3 0之一末端3 3 0 a重疊、交又、或接近以為之 後相互連接。金屬線3 3 0可與基板3〇〇顯像區工上的τρτ、'卩車、列 之源極/汲極金屬線同時形成，其可例如為一厚度約託〇〇 A的鈦-鋁-鈦疊層。接著形成另一絕緣層34〇以覆蓋金 線3 3 0以及絕緣層3 2 0，而該絕緣層3 4 〇亦可為一厚产約 3 0 0 0 A的氮化矽層。形成金屬線310與33〇後，沉^責^；保講 層3 ΰ 0於絕緣層3 4 0之上。所形成用以覆蓋絕緣層3 4 〇表面 之厚保護層3 5 0，其較佳為具有厚度約3-4/zm之有機層。 接著將厚保護層3 5 0經圖案化後以形成其中之開二 3 5 2，並暴露及圍繞於金屬線31 0與3 3 0之即將連接處。保 護層3 5 0可經圖案化以形成一如第4B圖所示之矩形，或其 他封閉形狀之圖案。此處保護層之封閉開π係指該開口僅 暴露出一對金屬線3 1 0與3 3 0於後續製程中所將連接1 1 域。 如第4 C圖所示，在該保護層3 5 0之開口 3 5 2中，;首孔
1262337 五、發明說明（7:) "" 3 4 1係於裸露的絕緣層3 4 0與3 2 0中形成以暴露出位於其下 之金屬線310，而通道孔3 42則於絕緣層3 4 0中形成以暴霞 其下之金屬線3 3 0。 ° 如第4D圖所示，一導電層，例如氧化銦錫（i nd i 1jm ΐ 1 η ox 1 de )層3 6 0係形成於絕緣層3 4 0以及保護層3 5 2之表 面’且大抵填充於通道孔3 4 1與3 4 2中以分別形成氧化銦锡 電極36 1與3 6 2。氧化銦錫層360係可藉由濺鍍法 (sputtering)與位於TFT陣列基板3 0 0顯像區I上之像素電 極（pixel elect rode)的形成而同時形成。於該氧化銦錫 層3 6 0形成後，則接著沉積一約為3 —4 厚度之厚光阻層 370於該氧化銦錫層360上。 曰 光阻層3 70經微影（ph〇t 〇1 i thography )而圖案化以形 成一罩幕，用以覆蓋保護層3 5 0之開口 352中的區域，該處 係為氧化銦錫接線之即將形成處。然而，由於光阻層 沿著開口 3 5 2之内部底邊的厚度較厚，其起因乃介於保護 層3 5 0以及裸露的絕緣層3 4 〇之間的高度差異，因此部份光 阻可能於光蝕刻後仍沿著保護層3 52之内部腳邊形成殘77留 的光阻層3 7 0 ’，如第4 E圖所示。 田 之後利用已圖案化之光阻層3 72為罩幕而蝕刻該氧化 銦錫層3 6 0 〇氧化銦錫層36〇可利用乙二酸（〇xaHc acid) 作為濕蝕刻之蝕刻劑（etchant)而蝕刻。當移除光阻層3了2 後，氧化銦錫接線3 6 3則已然形成，其包含用以連接: 線3 10與3 3 0之氧化銦錫電極361與3 6 2。然而，假使殘餘的 光阻37G，存在，則_殘餘之氧化銦錫環狀物36Q，乃沿著該
1262337 五、發明說明（8 ) 保護層3 5 0開口 3 5 2的内部底邊殘留，如第4F圖所示。而即 便該殘餘的氧化銦錫環狀物3 6 0 ’因光阻殘餘物3 7 0 ’而延伸 至與該氧化銦錫接線3 6 3相互接觸，該保護層3 5 0的封閉開 口 3 5 2仍會將其内部之氧化銦錫接線與保護層3 5 0外部之任 何接觸的導電層隔離，因而可避免氧化銦錫接線與外部導 電層接觸而造成短路。 雖然本發明已以數個較佳實施例揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作些許之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者為準。
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 第13頁 1262337 圖式簡單說明 第1圖係顯示習知位於T F T陣列基板非顯像區之部份週 邊電路的俯視圖。 第2 A圖至第2 E圖為沿著第1圖1 - 1線之剖面侧視圖，其 顯示習知製造内連線結構的程序步驟。 第3圖係顯示本發明位於TFT陣列基板非顯像區之部份 週邊電路的俯視圖。 第4A圖至第4F圖為沿著第1圖1 - 1線之剖面侧視圖，其 顯示本發明製造内連線結構的程序步驟。 【符號說明】 I 0 0、3 0 0〜基板； II 0、1 3 0、3 1 0、3 3 0 〜金屬線； 1 2 0、1 4 0、3 2 0、3 4 0 〜絕緣層； 141、142、341、34 2〜通道孔； 1 5 0、1 5 1、1 5 2、3 5 0 〜保護層； 160、360〜氧化銦錫層； 1 6 0 ’〜殘餘之氧化銦錫層； 1 6 2、3 6 3〜氧化銦錫層接線； 170、370〜光阻層； 1 7 0 ’、3 7 0 ’〜光阻殘餘物； 172、3 7 2〜罩幕； 30 5〜TFT陣歹丨J ； 310a、330a〜金屬線之末端； 3 5 2〜開口；
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 第14頁 1262337
0632-A50054TW(4.5) ； AU0309018 ： Robeca.ptd 第15頁
Claims (1)
1262337 申清專利範圍 1 · 一種内 一基板； 屬線； 於其中 2. 基板係 3. 第一、 置於該 4. 第一金 基板顯 5. 第二金 體陣列 6. 氧化銦 錫電極 弟一金 第一絕 第二金 第二絕 氧化鋼 保護層 以暴露 如申請 如申請 第二金 薄膜電 如申請 屬線為 像區之 如申請 屬線為 基板顯 如申請 錫接線 、以及 連線結構 '其包含： 屬線，設置於該基板上； 緣層，設置於該基板上，且覆蓋於該第一金 屬線’設置於該第一絕緣層上； 緣層，覆蓋於該第二金屬線； 錫接線，連接該第一與第二金屬線；以及 ，設置於該第二絕緣層之上，並具有一開口 及圍繞該氧化銦錫接線。 專利範圍第1項所述之内連線結構，其中該 面頦示面板之薄膜電晶體陣列基板。 專利粑圍第2項所述之内連線結構，其該 屬線、該氧化銦錫接線、以及該保護層係設 晶體陣列基板之非顯像區。 曰， 專利範圍第3項所述之内連線結構，其中該 ή ::ΐ屬線’其係與位於薄膜電晶體陣列 閘極金屬線同時形成。 巧範圍第3項所述之内連線結構，其中該 :極/及極金屬、線，其係與位於薄膜電晶 仏區^源極/汲極金屬線同時形成。 f利fc圍第1項所述之内連線結構，其中該 ^ ^ 3第一氧化錮錫電極、一第二氧化銦 氧化銦錫I ;其中該第-氧化銦錫電極設
»11 0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 第16頁 1262337 ;申請專利範圍 置於該第一與第二絕緣層中，並與該第一金屬線接觸，該 第二氧化銦錫電極設置於該第二絕緣層中，並與該第二金 屬線接觸，而該氧化銦錫層則用以連接該第一與第二氧化 姻錫電極。 7. 如申請專利範圍第1項所述之内連線結構，其中該 保護層的厚度大體介於3-4 //m。 8. 如申請專利範圍第1項所述之内連線結構，其中該 保護層的開口係包含矩形。 9. 一種於一平面顯示器之薄膜電晶體陣列基板上形成 一内連線結構的方法，包括以下步驟： 於該薄膜電晶體基板之一非顯像區上形成複數個第一 金屬線， 於該薄膜電晶體陣列基板上形成一第一絕緣層以覆蓋 該些第一金屬線； 於該第一絕緣層上形成複數個第二金屬線，其中上述 每一第二金屬線係相對應於一該第一金屬線； 形成一第二絕緣層以覆蓋於上述第二金屬線與該第一 絕緣層； 形成一保護層於該第二絕緣層上，並具有一開口於其 中以暴露上述每一第一金屬線以及其所對應之該第二金屬 線之末端； 於該保護層開口内部之第一與第二絕緣層中形成複數 個第一與第二通道孔，以分別暴露出上述第一與第二金屬 線；
0632-A50054T\V(4.5) ； AU0309018 ： Robeca.ptd 第17頁 1262337 六、申請專利範圍 於該第二絕緣層上形成一氧化銦錫層，並填充該第一 與第二通道孔以連接上述第一與第二金屬線； 於該氧化姻錫層上形成一圖案化光阻’其用以遮蔽該 保護層之開口内部的氧化銦錫層； 以該圖案化光阻為罩幕而钱刻該氧化銦錫層，形成用 以連接上述第一金屬線與上述第二金屬線之氧化銦錫接 線；以及 將殘留之光阻層移徐。 I 0 .如申請專利範圍第9項所述之於平面顯示器之薄膜 電晶體陣列基板上形成一内連線結構的方法，其中該第一 金屬線係與位於該薄膜電晶體陣列基板之顯像區的閘極金 屬線同時形成。 II .如申請專利範圍第9項所述之於平面顯示器之薄膜 電晶體陣列基板上形成一内連線結構的方法，其中該第二 金屬線係與位於該薄膜電晶體陣列基板之顯像區的源極/ 汲極金屬線同時形成。 1 2.如申請專利範圍第9項所述之於平面顯示器之薄膜 電晶體陣列基板上形成一内連線結構的方法，其中該保護 層的厚度係介於3-4 /z m。 1 3 .如申請專利範圍第9項所述之於平面顯示器之薄膜 電晶體陣列基板上形成一内連線結構的方法，其中該保護 層的開口係包含矩形。
0632-A50054TW(4.5) ； AU0309018 ； Robeca.ptd 第18頁
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/780,932 US7119411B2 (en) | 2004-02-17 | 2004-02-17 | Interconnect structure for TFT-array substrate and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200528812A TW200528812A (en) | 2005-09-01 |
| TWI262337B true TWI262337B (en) | 2006-09-21 |
Family
ID=34465806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093120207A TWI262337B (en) | 2004-02-17 | 2004-07-06 | Interconnect structure for TFT-array substrate and method for fabricating the same |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7119411B2 (zh) |
| CN (1) | CN100399170C (zh) |
| TW (1) | TWI262337B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9020595B2 (en) * | 2003-12-24 | 2015-04-28 | Cardiac Pacemakers, Inc. | Baroreflex activation therapy with conditional shut off |
| CN102651370B (zh) * | 2012-01-04 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种tft阵列基板、制造方法及显示装置 |
| CN102854643B (zh) * | 2012-09-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其制造方法 |
| CN104656327B (zh) * | 2015-02-11 | 2017-09-19 | 深圳市华星光电技术有限公司 | 一种阵列基板及液晶显示面板 |
| JP6621284B2 (ja) * | 2015-09-28 | 2019-12-18 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP2019102656A (ja) * | 2017-12-04 | 2019-06-24 | 株式会社ジャパンディスプレイ | 配線構造、および配線構造を有する表示装置 |
| CN109065549B (zh) * | 2018-07-25 | 2021-12-28 | Tcl华星光电技术有限公司 | 阵列基板及其制作方法、显示面板 |
| CN109473419B (zh) * | 2018-11-21 | 2020-09-04 | 合肥奕斯伟集成电路有限公司 | 一种走线结构和具有走线结构的芯片 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5195010A (en) * | 1990-01-23 | 1993-03-16 | Thomson, S.A. | Electrostatic discharge voltage protection circuit for a solid state instrument |
| GB9416899D0 (en) * | 1994-08-20 | 1994-10-12 | Philips Electronics Uk Ltd | Manufacture of electronic devices comprising thin-film circuitry |
| JP3647542B2 (ja) * | 1996-02-20 | 2005-05-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JPH11160734A (ja) * | 1997-11-28 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JP2000019556A (ja) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | 液晶表示装置 |
| US6466281B1 (en) * | 1999-08-23 | 2002-10-15 | Industrial Technology Research Institute | Integrated black matrix/color filter structure for TFT-LCD |
| JP3391343B2 (ja) * | 1999-10-26 | 2003-03-31 | 日本電気株式会社 | アクティブマトリクス基板及びその製造方法 |
| JP3329328B2 (ja) * | 2000-03-28 | 2002-09-30 | 日本電気株式会社 | 液晶表示装置の実装構造及びその製造方法 |
| US6934000B1 (en) * | 2000-09-20 | 2005-08-23 | Hitachi, Ltd. | Liquid crystal display |
| JP2002148639A (ja) * | 2000-11-13 | 2002-05-22 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子 |
| JP3581327B2 (ja) * | 2000-12-26 | 2004-10-27 | 廣輝電子股▲ふん▼有限公司 | 静電放電保護ラインの除去方法 |
| JP2003149668A (ja) * | 2001-11-16 | 2003-05-21 | Matsushita Electric Ind Co Ltd | 画像表示用信号駆動装置 |
-
2004
- 2004-02-17 US US10/780,932 patent/US7119411B2/en not_active Expired - Lifetime
- 2004-07-06 TW TW093120207A patent/TWI262337B/zh not_active IP Right Cessation
- 2004-07-30 CN CNB2004100556254A patent/CN100399170C/zh not_active Expired - Fee Related
-
2006
- 2006-09-06 US US11/470,268 patent/US7286195B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US7119411B2 (en) | 2006-10-10 |
| TW200528812A (en) | 2005-09-01 |
| CN100399170C (zh) | 2008-07-02 |
| CN1560690A (zh) | 2005-01-05 |
| US20070002212A1 (en) | 2007-01-04 |
| US7286195B2 (en) | 2007-10-23 |
| US20050179132A1 (en) | 2005-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8071984B2 (en) | Thin film transistor substrate for display device and fabricating method thereof | |
| US6642580B1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| TWI357590B (en) | Thin film transistor array panel and liquid crysta | |
| US7235813B2 (en) | Thin film transistor and pixel structure thereof | |
| US8836901B2 (en) | Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof | |
| US8633065B2 (en) | Method for manufacturing mother substrate and array substrate | |
| JP2001319876A (ja) | 写真エッチング用装置及び方法、そしてこれを利用した液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| US7286195B2 (en) | Interconnect structure for TFT-array substrate and method for fabricating the same | |
| KR20070042249A (ko) | 박막트랜지스터 기판, 이의 제조방법 및 이를 가지는 액정표시 패널과 이 액정 표시 패널의 제조방법 | |
| JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| US7492418B2 (en) | Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof | |
| US7345727B2 (en) | Substrate for a liquid crystal display device and fabricating method thereof | |
| JP2010097077A (ja) | 表示装置及びその製造方法 | |
| TW200910601A (en) | Pixel structure and fabricating method for thereof | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| KR100848506B1 (ko) | 픽셀 구조체 제조방법 | |
| JP2006053567A (ja) | Ｔｆｔ−ｌｃｄの画素構造及びその製造方法 | |
| TWI289360B (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JPH0385530A (ja) | アクティブマトリクス表示装置 | |
| US6458613B1 (en) | Method for manufacturing a liquid crystal display using a selective etching method | |
| US20060054889A1 (en) | Thin film transistor array panel | |
| JP2000187241A (ja) | 液晶表示装置及びその製造方法 | |
| JPH01266513A (ja) | アクティブマトリクス基板 | |
| JP2002303889A (ja) | アクティブ素子アレイ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |