CN109065549B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN109065549B
CN109065549B CN201810825395.7A CN201810825395A CN109065549B CN 109065549 B CN109065549 B CN 109065549B CN 201810825395 A CN201810825395 A CN 201810825395A CN 109065549 B CN109065549 B CN 109065549B
Authority
CN
China
Prior art keywords
metal
layer
array substrate
conductive bridge
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810825395.7A
Other languages
English (en)
Other versions
CN109065549A (zh
Inventor
谢克成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN201810825395.7A priority Critical patent/CN109065549B/zh
Publication of CN109065549A publication Critical patent/CN109065549A/zh
Application granted granted Critical
Publication of CN109065549B publication Critical patent/CN109065549B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供的一种阵列基板其制作方法，以及一种显示面板。所述阵列基板包括第一金属线、第二金属线，以及连接第一金属线及第二金属线的导电桥，以及与导电桥间隔并电连接的保护件。当所述导电桥与第一金属线及第二金属线之间形成原电池效应时，所述导电桥上的电子能够部分传输至所述保护件上，从而避免或减少电子在所述导电桥上的传输，减少所述导电桥上的原电池效应，从而避免或延缓所述导电桥的熔断。并且，通过将所述保护件与所述导电桥电连接，能够将所述导电桥上的热量部分传输至所述保护件上，从而进一步的避免或延缓所述导电桥的熔断。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法，以及一种显示面板。
背景技术
显示面板的阵列基板的外围驱动线路上，将驱动线分设于第一金属层(M1)及第二金属层(M2)，并通过最外层的像素电极层(ITO层)上的导电桥桥接连接位于的不同层的驱动线，以减少外围区域的布线空间。在显示面板的制作过程中，ITO层上方难免会残留些许有机物，通过ITO层的导电桥连接的第一金属层的驱动线与第二金属层的驱动线之间会形成原电池效应，使得导电桥的温度升高，从而使得导电桥逐渐熔断，从而使得第一金属层的驱动线与第二金属层的驱动线不能够正常连接，从而发生显示异常的问题。具体的，第一金属层(或第二金属层)的驱动线作为阳极，第二金属层(或第一金属层)的驱动线作为阴极，导电桥上残留有机物或水汽作为介质，在第一金属层的驱动线和第二金属层的驱动线通电后形成原电池效应。并且，由于ITO层在显示面板的使用过程中不断发热，从而会加速原电池效应的发生，加快导电桥的熔断速度。现有技术中，一般的解决方法是在ITO层上方涂布一层PI保护层(绝缘保护层)对ITO层进行保护，但是该位置PI的扩散性非常不好，容易发生PI与显示面板的框胶叠加导致液晶气泡问题，另外PI扩散不均导致的显示不均现象。
发明内容
本发明的提供一种阵列基板及其制作方法，以及包括所述阵列基板的显示面板，避免或延缓所述阵列基板上的导电桥的熔断，从而保证所述阵列基板及显示面板的品质。
所述阵列基板包括第一金属层、层叠于所述第一金属层上的第二金属层及层叠于所述第二金属层上的多个间隔设置的导电桥，所述第一金属层包括多条绝缘间隔设置的第一金属线，所述第二金属层包括多条绝缘间隔设置的第二金属线，每条所述第二金属线与一条所述第一金属线相对应并通过所述导电桥电连接，所述阵列基板还包括保护件，所述保护件与所述导电桥间隔设置并电连接，以将在所述导电桥上传输的电子及热量传导至所述保护件上。
其中，所述保护件为保护圈，所述保护件围设于所述导电桥的周围。
其中，所述保护件与所述导电桥位于同一层并通过同一制程得到。
其中，所述阵列基板包括像素电极层，所述像素电极层包括多个阵列设置的像素电极、所述保护件及所述导电桥，所述保护件与所述像素电极通过同一制程得到。
其中，所述保护件为保护区块，所述保护区块设于所述导电桥的一侧。
其中，所述保护件与所述导电桥之间设有连接段，所述连接段一端连接所述保护件，另一端连接所述导电桥的任意位置。
其中，所述阵列基板包括栅极层，所述栅极层包括栅极、与所述栅极连接的栅极线以及所述第一金属线，所述第一金属线与所述栅极、所述栅极线通过同一制程得到。
其中，所述阵列基板包括源漏极层，所述源漏极层包括源极、漏极，与所述源极或漏极连接的数据线，以及所述第二金属线，所述第二金属线与所述源极、漏极及所述数据线通过同一制程得到。
所述显示面板包括所述阵列基板。
所述阵列基板的制作方法包括步骤：
提供一基板，在所述基板上形成第一金属层，所述第一金属层包括多条绝缘间隔设置的第一金属线；
在所述第一金属层上形成与第一金属层绝缘的、第二金属层，所述第二金属层包括多条绝缘间隔设置的第二金属线；
在所述第二金属层上依次沉积钝化层及平坦层，对所述钝化层及所述平坦层进行图案化以形成多个过孔，多个所述过孔中包括深孔及浅孔，所述浅孔连通至所述第二金属线，所述深孔连通至所述第一金属线；
在所述平坦层上形成像素电极层，所述像素电极层包括多个阵列设置的像素电极、导电桥以及与所述导电桥间隔并电连接的保护件，每个所述导电桥的一端通过所述浅孔连接至所述第二金属线，另一端通过所述深孔连接至所述第一金属线。
本发明提供的所述阵列基板其制作方法，通过设置所述保护件，并将所述保护件与所述导电桥电连接，从而将所述导电桥与所述第一金属线及第二金属线之间形成原电池效应时，将所述导电桥上的部分电子传输至所述保护件上，从而避免或减少电子在所述导电桥上的传输，减少所述导电桥上的原电池效应，从而避免或延缓所述导电桥的熔断。并且，通过将所述保护件与所述导电桥电连接，能够将所述导电桥上的热量部分传输至所述保护件上，从而进一步的避免或延缓所述导电桥的熔断。
附图说明
为更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明。
图1是本发明的阵列基板的截面示意图；
图2是本发明一实施例阵列基板的结构示意图；
图3是图1所述实施例的阵列基板制作方法的流程图；
图4-图6是图3所述阵列基板制作方法的各步骤中的截面示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。其中，附图仅用于示例性说明，表示的仅是示意图，不能理解为对本专利的限制。本申请所述的图案化构图工艺包括成膜、显影、曝光、蚀刻等构图工艺。
本发明提供一种显示面板，所述显示面板可以为液晶显示面板，也可以为OLED显示面板。所述显示面板为液晶显示面板时，所述显示面板包括阵列基板及与所述阵列基板相对的彩膜基板，以及位于所述阵列基板与所述彩膜基板之间的液晶层。当所述显示面板为OLED显示面板时，所述阵列基板为所述OLED显示面板的一部分，所述阵列基板上还包括发光材料层、阴极层及封装层等。
请参阅图1，本发明提供一种阵列基板100。所述阵列基板100包括第一金属层10及层叠于所述第一金属层10上的第二金属层20。所述第一金属层10与第二金属层20之间设有第一绝缘层30，通过所述第一绝缘层30将第一金属层10与第二金属层20间隔绝缘。所述第一金属层10包括多条绝缘间隔设置的第一金属线11，所述第二金属层20包括多条绝缘间隔设置的第二金属线21。本发明中，所述阵列基板100包括用于进行画面显示的显示区S1以及围绕所述显示区S1的非显示区S2，所述阵列基板100的外围驱动线路位于所述非显示区S2内。所述第一金属线11及所述第二金属线21为位于所述阵列基板100的非显示区S1的驱动线。所述显示区S1包括扫描线及数据线，所述第一金属线11及第二金属线21分别连接所述扫描线与所述数据线，以为所述扫描线提供扫描信号，为所述数据线提供数据信号。本申请实施例中，每条所述第二金属线21与一条所述第一金属线11相对应并通过导电桥41电连接，从而通过所述第一金属线11将扫描信号或者数据信号传输至所述第二金属线21。或者，所述第一金属线11与第二金属线21通过导电桥41进行电连接，从而使得所述第一金属线11与第二金属线21进行并联，再将并联后的结构与扫描线或者数据线进行电连接，以同时通过所述第一金属线11与第二金属线21传输扫描信号或者数据信号。所述导电桥41层叠于所述第二金属层20上并在层叠方向上与所述第二金属层20间隔，所述阵列基板100还包括保护件42，所述保护件42与所述导电桥41间隔设置并电连接，以将在所述导电桥41上传输的电子及热量传导至所述保护件42上。
通过设置所述保护件42，并将所述保护件42与所述导电桥41电连接，从而将所述导电桥41与所述第一金属线11及第二金属线21之间形成原电池效应时，将所述第一金属线11或所述第二金属线21上产生的电子部分传输至所述保护件42上，从而避免或减少电子在所述导电桥41上的传输，减少所述导电桥41上的原电池效应，从而避免或延缓所述导电桥41的熔断。并且，通过将所述保护件42与所述导电桥41电连接，能够将所述导电桥41上的热量部分传输至所述保护件42上，从而进一步的避免或延缓所述导电桥41的熔断。
请一并参阅图1及图2，本发明一实施例中，所述保护件42为保护圈，所述保护件42围设于所述导电桥41的周围。具体的，所述保护件42与所述导电桥41之间设有连接段43，所述连接段43一端连接所述保护件42，另一端连接所述导电桥41的任意位置，以通过所述连接段43将所述导电桥41上产生的电子以及热量传输至所述保护件42上。本实施例中，通过将所述保护件20围设于所述导电桥41的周围，并且通过一连接段43连接所述保护件42与导电桥41，使得所述导电桥41上由于原电池效应产生的电子从所述连接段43的一侧流入至所述保护件42中，使得电子能够围绕圈状的所述保护件42移动，从而延长电子在所述保护件42上的存留时间，避免电子快速的从所述保护件42上再次移动至所述导电桥41上，从而减轻所述导电桥41上的原电池效应。并且，所述电子从所述连接段43上转移至所述保护件42上后能够沿一定的方向沿所述保护件42进行运动，电子在圈状的所述保护件42上运动从而产生一定的感应电场，从而抑制位于圈状的保护件42内的导电桥41内电子的产生，进一步的抑制所述导电桥41上的原电池效应，以进一步避免所述导电桥41的腐蚀。可以理解的是，在本发明的一些实施例中，所述保护件42也可以为保护区块，即所述保护件42为区块结构，区块结构的所述保护件42设于所述导电桥41的一侧并通过连接段连接，以将所述导电桥41上的电子和/或热量传输至所述保护件42上。
进一步的，本发明一些实施例中，围成圈状的所述保护件42的线条可以为直线，也可以为凹凸不平的曲线。其中，所述凹凸不平的曲线具体可以为波浪线、锯齿形线条等曲线。本实施例中，围成圈状的所述保护件42的线条为直线，以尽量减小所述保护件42的线条长度，减小所述线条的电阻，从而减小所述保护件42上的发热量。
本申请中，所述保护件42与所述导电桥41位于同一层并通过同一制程得到。具体的，所述阵列基板100包括多个阵列设置的像素电极44，所述导电桥41以及所述保护件42均与所述像素电极44位于同一层并通过同一制程得到。具体的，形成像素电极44材料层，并对所述像素电极44材料层进行图案化得到像素电极层40，从而得到多个阵列设置的所述像素电极44、导电桥41以及所述保护件42。并且，本发明中，所述导电桥41通过过孔与所述第一金属线11及第二金属线12电连接。本实施例中，所述第二金属线21所在的第二金属层20位于所述第一金属线11所在的第一金属层10的上方，即所述第二金属线21相较于所述第一金属线11更靠近所述导电桥41。所述过孔包括深孔及浅孔，所述导电桥41的一端通过浅孔与所述第二金属线21电连接，另一端通过所述深孔与所述第一金属线11进行电连接。
进一步的，本发明的所述阵列基板100包括第一金属层10，所述第一金属层10包括栅极12、与所述栅极12连接的栅极线以及所述第一金属线11，即所述第一金属线11与所述栅极12及所述栅极线位于同一层并通过同一制程得到。
进一步的，本发明的所述阵列基板100包括第二金属层20，所述第二金属层20包括源极22、漏极23，与所述源极22或漏极23连接的数据线，以及所述第二金属线21，即所述第二金属线21与所述源极22、漏极23及所述数据线位于同一层并通过同一制程得到。
请参阅图3，本发明还提供一种阵列基板100的制作方法，包括：
步骤110、请参阅图4，提供一基板51，在所述基板51上形成第一金属层10，所述第一金属层10包括多条绝缘间隔设置的第一金属线11。具体的，本实施例中，在所述基板51上形成第一金属材料层，对所述第一金属材料层进行图案化得到第一金属层10，所述第一金属层10包括栅极12、与所述栅极12连接的栅极线以及多条绝缘间隔设置的所述第一金属线11。换句话说，所述第一金属线11与所述栅极12及所述栅极线通过同一制程得到。
步骤120、请参阅图5，在所述第一金属层10上形成与所述第一金属层10绝缘的第二金属层20，所述第二金属层20包括多条绝缘间隔设置的第二金属线21。本实施例中，在所述第一金属层10上依次沉积第一绝缘层30、半导体层及第二金属材料层。通过所述第一绝缘层30以及所述半导体层将所述第一金属层10与所述第二金属材料层间隔开并绝缘。对所述第二金属材料层进行图案化得到第二金属层20，所述第二金属层20包括源极22、漏极23，与所述源极或漏极连接的数据线及第二金属线21。同时，对所述半导体层进行图案化得到半导体沟道52，且所述半导体沟道52层叠于所述栅极12的上方。所述源极22与所述漏极23间隔设置，且均与所述半导体沟道52电连接。可以理解的是，在本发明的其它实施例中，也可以先在所述基板51上形成所述第二金属层20，再在所述第二金属层20上依次形成所述半导体沟道52、所述第一绝缘层30及所述第一金属层10。
步骤130、请参阅图6，在所述第二金属层20上依次沉积钝化层53及平坦层54，对所述钝化层53及所述平坦层54进行图案化以形成多个过孔55，多个所述过孔中包括深孔55a及浅孔55b，所述浅孔55b连通至所述第二金属线21，所述深孔55a连通至所述第一金属线11。
步骤140、请重新参阅图1，在所述平坦层54上形成像素电极层40所述像素电极层40包括多个阵列设置的像素电极44、导电桥41以及与所述导电桥41间隔并电连接的保护件42。换句话说，所述像素电极44、导电桥41以及所述保护件42通过同一制程得到。所述像素电极44通过所述过孔55与所述源极22或漏极23电连接。每个所述导电桥41的一端通过所述浅孔55b连接至所述第二金属线21，另一端通过所述深孔55a连接至所述第一金属线11。本实施例中，在所述平坦层54上沉积像素电极材料层，对所述像素电极材料层进行图案化得到像素电极层40。
本发明中，通过将所述保护件42、所述导电桥41与所述像素电极44位于同一层并通过同一制程得到，且所述第一金属线11与所述栅极12及栅极线位于同一层并通过同一制程得到，所述第二金属线21与所述源极、漏极及数据线位于同一层并通过同一制程得到，从而避免增加新的制程，从而实现避免或延缓所述阵列基板上的导电桥的熔断的同时减低制程成本。
以上所述为本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本发明的保护范围。

Claims (8)

1.一种阵列基板，其特征在于，包括第一金属层、层叠于所述第一金属层上的第二金属层及层叠于所述第二金属层上的多个间隔设置的导电桥，所述第一金属层包括多条绝缘间隔设置的第一金属线，所述第二金属层包括多条绝缘间隔设置的第二金属线，每条所述第二金属线与一条所述第一金属线相对应并通过所述导电桥电连接，所述阵列基板还包括保护件，所述保护件为保护圈，所述保护件围设于所述导电桥的周围，所述保护件与所述导电桥间隔设置并电连接，以将在所述导电桥上传输的电子及热量传导至所述保护件上。
2.如权利要求1所述的阵列基板，其特征在于，所述保护件与所述导电桥位于同一层并通过同一制程得到。
3.如权利要求2所述的阵列基板，其特征在于，所述阵列基板包括像素电极层，所述像素电极层包括多个阵列设置的像素电极、所述保护件及所述导电桥，所述保护件与所述像素电极通过同一制程得到。
4.如权利要求1所述的阵列基板，其特征在于，所述保护件与所述导电桥之间设有连接段，所述连接段一端连接所述保护件，另一端连接所述导电桥的任意位置。
5.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括栅极层，所述栅极层包括栅极、与所述栅极连接的栅极线以及所述第一金属线，所述第一金属线与所述栅极、所述栅极线通过同一制程得到。
6.如权利要求1所述的阵列基板，其特征在于，所述阵列基板包括源漏极层，所述源漏极层包括源极、漏极，与所述源极或漏极连接的数据线，以及所述第二金属线，所述第二金属线与所述源极、漏极及所述数据线通过同一制程得到。
7.一种显示面板，其特征在于，包括如权利要求1-6任一项的所述阵列基板。
8.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一基板，在所述基板上形成第一金属层，所述第一金属层包括多条绝缘间隔设置的第一金属线；
在所述第一金属层上形成与所述第一金属层绝缘的第二金属层，所述第二金属层包括多条绝缘间隔设置的第二金属线；
在所述第二金属层上依次沉积钝化层及平坦层，对所述钝化层及所述平坦层进行图案化以形成多个过孔，多个所述过孔中包括深孔及浅孔，所述浅孔连通至所述第二金属线，所述深孔连通至所述第一金属线；
在所述平坦层上形成像素电极层，所述像素电极层包括多个阵列设置的像素电极、导电桥以及与所述导电桥间隔并电连接的保护件，以将在所述导电桥上传输的电子及热量传导至所述保护件上，每个所述导电桥的一端通过所述浅孔连接至所述第二金属线，另一端通过所述深孔连接至所述第一金属线。
CN201810825395.7A 2018-07-25 2018-07-25 阵列基板及其制作方法、显示面板 Expired - Fee Related CN109065549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810825395.7A CN109065549B (zh) 2018-07-25 2018-07-25 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810825395.7A CN109065549B (zh) 2018-07-25 2018-07-25 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN109065549A CN109065549A (zh) 2018-12-21
CN109065549B true CN109065549B (zh) 2021-12-28

Family

ID=64835393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810825395.7A Expired - Fee Related CN109065549B (zh) 2018-07-25 2018-07-25 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN109065549B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113359359B (zh) * 2021-04-20 2023-08-25 绵阳惠科光电科技有限公司 一种显示面板和显示装置
CN113219740B (zh) * 2021-04-20 2023-08-29 绵阳惠科光电科技有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN206098392U (zh) * 2016-10-10 2017-04-12 上海中航光电子有限公司 一种显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119411B2 (en) * 2004-02-17 2006-10-10 Au Optronics Corp. Interconnect structure for TFT-array substrate and method for fabricating the same
CN203218262U (zh) * 2013-03-06 2013-09-25 京东方科技集团股份有限公司 静电防护单元、静电防护结构及阵列基板和显示面板
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105911787B (zh) * 2016-07-05 2019-06-04 厦门天马微电子有限公司 一种阵列基板以及显示面板
CN106548984B (zh) * 2016-11-07 2019-08-30 深圳市华星光电技术有限公司 阵列基板及其制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104914596A (zh) * 2014-03-14 2015-09-16 群创光电股份有限公司 显示装置
CN206098392U (zh) * 2016-10-10 2017-04-12 上海中航光电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN109065549A (zh) 2018-12-21

Similar Documents

Publication Publication Date Title
CN107978627B (zh) 具有微盖层的显示装置及其制造方法
CN104733495B (zh) 有机发光二极管显示设备及其制造方法
US10916570B2 (en) Array substrate and manufacturing method thereof
US8748914B2 (en) Organic light-emitting display device and method of fabricating the same
CN104637438A (zh) 柔性显示器及其制造方法
CN103022052B (zh) 一种阵列基板及显示装置
CN104716147B (zh) 一种tft阵列基板及其制备方法、显示装置
JP2008003598A (ja) 電気泳動表示装置及びその製造方法
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN204257650U (zh) 显示基板、显示面板和掩膜板
CN102566165B (zh) 阵列基板及其制造方法和液晶显示器
US20140160418A1 (en) Array substrate of lcd display and a manufacturing method thereof
KR20110116803A (ko) 표시 기판, 이를 포함하는 액정 표시 장치 및 이의 제조 방법
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
CN109065549B (zh) 阵列基板及其制作方法、显示面板
CN102945846A (zh) 阵列基板及其制造方法、显示装置
US9831178B2 (en) Display substrate, manufacturing method thereof and display device
US9799688B2 (en) Array substrate with uniform charge distribution, method for manufacturing the same and display device
US8237359B2 (en) Display apparatus
US20140021496A1 (en) Thin film transistor array and el display employing thereof
US20150144951A1 (en) Thin film transistor array panel and manufacturing method thereof
KR102311938B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
CN204557028U (zh) 显示基板和显示装置
CN105047675A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2021190049A1 (zh) 显示基板及其制作方法、和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211228

CF01 Termination of patent right due to non-payment of annual fee