CN1539147A - 包含二极管缓冲器的随机存取存储器设备 - Google Patents

Abstract

一种随机存取存储器设备(20)，包括选择线(27；47)、位线(21.1－21.3)和几个RAM单元(22.1－22.3)，每个RAM单元(22.1－22.3)被连接到所述选择线(27；47)中一条相应的选择线和所述位线21.1－21.3)中一条相应的位线。该随机存取存储器设备(20)进一步包括用于在接收一个选择信号时，选择所述选择线(27；47)中的一条选择线的读出的选择缓冲器(26；46)。每个选择缓冲器(26；46)包括一个充当驱动器的反相器(29)。该反相器之后是一个用于限制输出电压在相应选择线(27；47)上的漂移的二极管(30)。

Description

包含二极管缓冲器的随机存取存储器设备

本发明涉及随机存取存储器(RAM)设备，尤其是，涉及包括用于读出的选择缓冲器的RAM设备。

通常，一个RAM设备包括很多RAM单元，每一个RAM单元具有某种双稳态触发器电路，它对每个要被存储的比特使用几个晶体管。通常，一个RAM单元包含一对相互交叉耦合的驱动器晶体管、一对负载电阻器或者负载晶体管、和连接到一个字线(在下文中称为选择线)和一对位线的一对传输晶体管(transfer transistor)。在这种RAM单元中，驱动器晶体管中的仅仅一个被开启以便与存储器数据“1”或者“0”一致。

为了读RAM单元，该传输晶体管通过改变选择线的电势而被开启，并且在驱动器晶体管上的数据被传送到位线上。另一方面，还通过开启传输晶体管然后将合适的电压施加到位线上来实现写入。

一个MOS静态类型的常规RAM设备包括大量的且沿着相互直交的行和列排列的这种存储器单元。此外，该RAM设备包括多条选择线，每条选择线都连接到属于一个相应行的RAM单元；多对位线，每一对都连接到属于一个相应列的RAM单元；和多对位驱动器，每一对都连接到一个相应位线对。在这种情况下，对存储器单元中的一个单元的选址是通过选择一个选择线和一对位线来实施的。

在上述的常规设备中，当一个RAM单元被选中以便读取存储在该单元中的数据时，属于该被选中的RAM单元的相同选择线的且没有被选中的其它RAM单元的传输晶体管也被开启，所以，电流从电源经过没被选中的RAM单元流到另一个电源(地)。因此，因为大量没被选中的RAM单元被连接到一个选择线上，因此，功耗很高。

在设计RAM设备时，人们有很大的兴趣使它们尽可能的紧凑。一个重要的问题是拆分(splitting)，或者将RAM划分为不同的块。RAM块大小的一个制约因素是输出总线。例如在液晶显示器(LCD)RAM设备的情况中，其中读出端口使用大型总线。对于多行寻址(MRA)RAM而言，这是一个很重要的问题，因为，对于每一列，几个像素(行)必须被一次读出，例如，对于128列和8行寻址MRA模式，不得不一次读出1024比特。

更精确地，限制实际上是因为RAM设备的读出。通过将1024条输出位线与地短路(最糟糕的情况是所有的RAM单元值都是“0”)，来一次读出1024比特产生位线电容到地的大的放电电流。这可能影响RAM的功能(RAM-地之间的不稳定电压)。

看看数据如何从RAM设备10中被读出的经典方式，我们注意到被预先充电到电压VDD的位线11.1-11.3经由RAM单元12.1-12.3被短路到地，如图1中所示。因此，位线11.1-11.3的放电主要通过选择晶体管13.1-13.3和各个RAM单元12.1-12.3的NMOS晶体管来发生。VDD得以施加到其栅极14.1-14.3的选择晶体管13.1-13.3处于强反型(strong inversion)和饱和，这意味着它在短路模式下正作为一种“理想”开关进行工作。该RAM设备10进一步包括用于选择该读出的选择缓冲器。在图1中仅仅示出了一个选择缓冲器16和一个选择线17。当该选择缓冲器16接收一个选择信号时，一个或者多个RAM单元12.1-12.3可以被读出。

在当前的例子中，因为选择晶体管13.1被闭合，所以RAM单元12.1被读出。表示该选择晶体管13.1的一个“理想”开关15在图1的左边被示出。当这个开关15被闭合时，存储在RAM单元12.1的比特被读出。

通常在显示器驱动器(DD)中使用的确定RAM设备只使用一个用于读出的位线。节制互补的位线(也称为相反的位线)，RAM设备可以在面积方面被减少，因为仅仅一条位线必须被选路通过(routethrough)RAM而不是两条位线。

在图1中所示的方案实际上是被证实的在多个RAM设备中使用的读出方法。

然而，显示器变得越来越大。不仅仅显示器的分辨率在提高，并且对改进的灰度级的需求也增加了，特别是彩色显示器。用于RAM的MRA结构是解决显示器设备的物理需求中出现的问题的一种方式。MAR对于物理限制多有利，对RAM设计就具有多大的挑战性。因为为了读出，多个选择线被一次寻址，每一列不止一个比特必须被选路到RAM设备的输出。

如果8行被一次寻址(称为MRA-8)，这意味着，与正常的寻址方法(逐行)相比，8倍多的比特必须被一次读出。

本发明的一个目的是提供一种有改良功能的随机存取存储器设备和显示器。

本发明的一个目的是提供随机存取存储器设备和显示器，其中位线电容到地的峰值放电电流得到减小。

这里描述要求保护了一个解决方案，它通过减小由RAM读出产生的峰值电流来增强常规RAM设备的设计。

根据本发明，一种随机存取存储器设备包括选择线、位线和RAM单元。每个RAM单元连接到所述选择线中一条相应选择线和所述位线中一条相应的位线。此外，该随机存取存储器设备包含用于所述选择线的选择缓冲器，所述选择缓冲器用于在接收到选择信号时被使能的输出。所述选择缓冲器包含作为驱动器的反相器(inverter)。所述反相器之后是一个用于限制输出电压在相应选择线上的漂移的二极管。

根据本发明，下面的步骤被执行：

-将选择信号施加到选择缓冲器中的一个，

-规定流过被选择信号选中的一个选择缓冲器的电流，所述电流流向受所述一个选择缓冲器控制的选择线，

-然后，规定分流的电流，以便使得所述电流的一部分仍然流向受所述一个选择缓冲器控制的选择线，而所述电流的其余部分流过所述二极管再到地，从而限制输出电压在相应选择线上的漂移。

根据本发明的实施例非常适合发生大量读出的RAM设备，尤其是使用电流感应放大器来读出的RAM设备。

对于本发明更完整的描述和它的进一步的目的和优点，将结合附图参考下面的描述来说明。

图1是常规RAM设备的示意方框图，

图2是根据本发明的RAM设备的示意方框图，

图3A是根据本发明的二极管缓冲器的示意方框图，

图3B是图3A的二极管缓冲器在选择阶段的示意等效电路，

图4A是根据本发明的另一个二极管缓冲器的示意方框图，

图4B是图4A的二极管缓冲器在选择阶段的示意等效电路，

在这里所提议的方案规定了在读出期间由位线放电产生的减小的峰值电流。为了实现该目的，在RAM单元中的选择晶体管的栅极电压不用VDD来驱动，而是用如下的电压来驱动，所述电压确保处于弱反型中的选择晶体管的工作模式。

这样有选择晶体管不是作为“理想”开关而是作为高欧姆开关工作的效果。

基本原理在图2中说明。示出了一个RAM设备20。它包含n条选择线27(在图2中仅仅示出了一条选择线)、m条位线21.1-21.3、和n×m个RAM单元22.1-22.3。每个RAM单元22.1-22.3被连接到所述n条选择线27中一条相应的选择线和所述m条位线21.1-21.3中一条相应的位线。在当前的例子中，RAM单元22.1连接在选择线27和位线21.1之间，RAM单元22.2连接到选择线27和位线21.2之间，RAM单元22.3连接到选择线27和位线21.3之间。

选择缓冲器被提供用于经由选择线27选择RAM单元以便读出数据。在当前的例子中，仅仅示出了一个选择缓冲器26。当接收一个选择信号时，这个选择缓冲器26确保在选择缓冲器输出端28提供一个确定的电压Vx并因此在选择线27也提供一个确定的电压Vx。根据本发明，这个电压Vx小于供应电压VDD并大于选择晶体管23.1-23.3的门限电压Vthresh。也就是说：Vthresh＜Vx＜VDD。

根据本发明的一个实施例，供应电压VDD在1.5V和3.3V之间，而电压Vx在0.5V和1V之间，优选地，在0.7V和0.9V之间。

如图2所示，选择缓冲器26包括一个充当驱动器的反相器29。该反相器29之后是二极管30，该二极管用于限制输出电压在选择缓冲器输出端28上的漂移，因而也用于限制电压输出在相应选择线27上的漂移。根据本发明选择缓冲器26在这里被称为二极管缓冲器。

因为使用二极管缓冲器(例如，缓冲器26)，电流I从端子31(也就是在电势VDD)流到端子32，端子32被连接到地(GND)。这个电流I不同于在常规RAM设备中的位线电流，它不是一个放电电流，这意味着这个电流I增加了整个RAM设备的功耗。

需要注意的是，相对于整个电流消耗，二极管缓冲器26的相对电流的增加对于低VDD比对于高VDD电压更重要。当使用标准选择缓冲器16时，缓冲器16不得不将整个选择线17充电到电压VDD。选择缓冲器16也正从电压源提供的VDD供应电压中分出电流(tearcurrent)。然而，当根据本发明使用二极管缓冲器26时，选择线27将仅仅被充电到比门限电压Vthres稍高的电压Vx。典型地，该Vthres电压小于1V。

因为在选择缓冲器输出端28减小的电压，对选择线27进行充电所需要的电流被减小。另一方面，在启动期间，二极管缓冲器26需要一些的电流。

从位线12.1-21.3之一的角度来看，RAM单元22.1-22.3充当的更像是从位线21.1-21.3中分出电流的电流源而不像常规RAM设备中的电压源，其中选择晶体管32.1-23.3在栅极24.1-24.3用VDD供应电压驱动。

因为电压Vx比门限电压Vthres大并且比供应电压VDD小的事实，选择晶体管23.1-23.3作为高欧姆开关操作。也就是说，根据本发明，选择晶体管23.1-23.3被规划以电压Vx操作，该电压Vx能够确保在弱反型状态下的工作模式。在图2中，选择晶体管之一(也就是晶体管23.1)被示为高欧姆开关25。在图2中，高欧姆开关25由其后跟随有电阻R的理想开关来表示。

因为由位线电容33.1-33.3和开关电阻R产生的提高的时间常量R×C，通过高欧姆选择晶体管23.1-23.3来实现峰值放电电流的减小。作为负作用，驱动着选择晶体管23.1-23.3的二极管缓冲器26分出从供应电压VDD到地的电流。

对根据本发明的二极管缓冲器26的更详细的描述将结合图3A和3B给出。当RAM设备20的选择线27被选中时，该二极管缓冲器26在它的输入端子34接收一个选择信号。在当前的例子中，“0”信号充当由二极管缓冲器26控制的选择线27的选择信号。当该选择信号被切换到“0”，该二极管缓冲器26的PMOS晶体管T1被接通并且开始对选择线27的电容进行充电。在图3A中，这个选择线电容通过电容Csel(这里称为第一阶段)来示意地表示。因为选择线27初始也有一个“0”，充当二极管的晶体管T2不导通。在这种情况下，流经PMOS晶体管T1的整个电流旨在对选择线电容器Csel充电，如同对常规选择线缓冲器。当选择线接近一个能使晶体管T2的电导分支为二极管的电压时(典型是大约为Vthresh)，流经PMOS晶体管T1的电流被偏离以便通过二极管充电(晶体管T2)并且不仅仅对选择线电容Csel(这里称为第二阶段)。因此，在输出端子28的电压是这样的：使得NMOS晶体管T2和连接到这个特定选择线27的所以其它选择晶体管23.1-23.m都导通着。

因为在输出端子28的电压没有升高到VDD而是位于最小的夹断电压Vx(稍微高于Vthresh)，所以其它的选择晶体管23.1-23.m也导通着，但是它们处于让它们表现得就像高欧姆电阻一样的弱、相应适中的反型中。

这个电路26在选择阶段的等效电路在图3B中图示。需要注意的是，PMOS晶体管T1的电阻RT1主要确定在选择阶段的流动电流。因此，PMOS晶体管T1最好是一个具有小W/L(大电阻)的晶体管。

根据本发明的二极管缓冲器46的另一个实施例在图4A和图4B中示出。这些图示出了二极管缓冲器46的改进的解决方案。该二极管在选择阶段的电流消耗的缺点可以通过使用电流源来限制。

当电流源可用于其上已经实现了RAM设备的芯片上时，由这个电流源提供的基准电流可以被用来限制在选择阶段通过二极管缓冲器46的电流。仅仅用于二极管缓冲器的电流源的实现可能是不可调整的，因为，电流源将消耗持久的电流并因此会提高整个RAM设备的功耗。

将电流源放置在其上已经实现RAM设备的芯片上，这个电流可以被镜像到二极管缓冲器46。该方案的电示意图在图4A中示出。图4B图示出了增强型二极管缓冲器46在选择阶段的等效电路。当二极管缓冲器46不被使能时，也就是当选择信号“1”被施加到它的输入端子44时，在二极管缓冲器46上的电流镜像48被关断。

只要通过在二极管缓冲器46的输入端子44施加一个选择信号“0”而使能了二极管缓冲器46，该二极管缓冲器46就接通电流镜像4 8并且整个电流将如前面参照图3A和图3B描述的那样工作，其不同之处在于，用于在第一阶段给选择线电容Csel充电且在第二阶段流过二极管的电流由电流镜像48控制。因此，如果在端子41有一个不依赖于供应电压VDD的基准电流，流过二极管缓冲器46的峰值电流将也不依赖供应电压VDD。

然而，来自电流镜像48的电流应当高到足以能确保对选择线电容Csel的充电足够快，这意味着用于读出的RAM单元的选择时间被保持为小到足以能满足RAM设备的规格。

本发明允许减小用于在RAM设备中的大量读出的峰值放电电流。本发明规定将放电分布在一个较大的时间周期中。

本发明允许实现较大的RAM块而不必拆分RAM。

在这里描述和要求保护的二极管缓冲器与使用的工艺和/或技术无关。二极管缓冲器的结构是相对简单的。

对于电流感应放大器来说高欧姆电容是所希望的。换句话说，本发明是很适合在电流感应放大器中使用。电流感应放大器期望着RAM设备充当电流源。根据本发明，这只有用高欧姆开关才是可能的。

本发明允许相同的RAM设备被用于大范围的电源。

给出的实施例和实现是电流消耗和供应电压上的可扩展性(scalability)之间的折衷。

这里描述的和要求保护的二极管缓冲器方法描述了用于高电压(VDD＞3V)RAM应用以及低电压(VDD＜1.8V)RAM应用的可行方案。

本发明对于高分辨率显示器配置是非常合适的。

应该理解，本发明为了清楚起见而在相互独立的实施例的背景下描述的各种特征也可以在单个实施例中组合起来提供。反过来，本发明为了简洁起见而在单个实施例的背景下描述的各种特征也可以被独立地提供或者以任何合适的子组合来提供。

在附图和说明书中已经阐述了本发明的优选实施例，虽然使用了专用术语，但是这样给出的描述仅以通用的和描述性的角度使用了术语，而不是为了限制的目的。

Claims (12)

1.一种随机存取存储器设备(20)，包括n条选择线(24；27)、m条位线(21.1-21.3)、n×m个RAM单元(22.1-22.3)，每个RAM单元(22.1-22.3)连接到所述n条选择线(27；47)中一条相应的选择线和所述m条位线(21.1-21.3)中一条相应的位线、以及k个选择缓冲器(26；46)，所述缓冲器用于在接收到选择信号时，选择n条选择线(27；47)中一条选择线的读出，其中k小于或者等于n，其特征在于：

-所述选择缓冲器(26；46)中的每一个选择缓冲器包含充当驱动器的反相器(29)，

-所述反相器之后是用于限制输出电压在相应选择线(27；47)上的漂移的二极管(30)。

2.如权利要求1所述的随机存取存储器设备(20)，其特征在于，所述选择缓冲器(26；46)提供一个确定的电压(Vx)到选择线，所述确定电压比所述设备(20)的供应电压(VDD)小。

3.如权利要求1或者2所述的随机存取存储器设备(20)，其特征在于，每个RAM单元(22.1-22.3)包括一个位于所述m条位线(22.1-22.3)中的一条位线和所述n条选择线(27；47)中的一条选择线之间的选择晶体管。

4.如权利要求3所述的随机存取存储器设备(20)，其特征在于，所述选择晶体管(23.1-23.3)由这样一个电压驱动，该电压能够确保处于弱、相应适中的反型中的所述晶体管(23.1-23.3)的工作模式。

5.如权利要求3所述的随机存取存储器设备(20)，其特征在于，所述选择晶体管(23.1-23.3)由一个电压驱动以便将它们作为高欧姆开关来操作。

6.如前面任一权利要求所述的随机存取存储器设备(20)，其特征在于，所述选择缓冲器(26；46)被提供，用于通过所述选择线(27；47)选择n×m个MAR单元中的几个单元，所述相应选择缓冲器(26；46)被连接到所述选择线以便读出数据。

7.如权利要求3-6之一所述的随机存取存储器设备(20)，其特征在于，所述选择缓冲器(26；46)确保在相应选择线上提高一个确定电压(Vx)，该确定电压(Vx)小于随机存取存储器设备(20)的供应电压(VDD)，而大于选择晶体管(23.1-23.3)的门限电压(Vthresh)。

8.如权利要求7所述的随机存取存储器设备(20)，其特征在于，所述供应电压(VDD)处于1.5V和3.3V之间，所述确定电压(Vx)处于0.5V和1V之间，优选地，处于0.7V和0.9V之间。

9.如前面任一权利要求所述的随机存取存储器设备(20)，其特征在于，分支为二极管的晶体管(T2)充当用于限制输出电压漂移的二极管。

10.一种显示器，优选地为一种液晶显示器，包含一个如前面任一权利要求所述的随机存取存储器设备(20)。

11.一种用于从随机存取存储器设备(20)中读取数据的方法，包括：

-选择线(27；47)，

-位线(21.1-21.3)，

-RAM单元(22.1-22.3)，每个RAM单元(22.1-22.3)被连接到所述选择线(27；47)中一条相应的选择线和所述位线(21.1-21.3)中一条相应的位线，和

-选择缓冲器(26；46)，用于在接收到选择信号时，选择所述选择线(27；47)中的一条选择线的读出，其特征在于，选择缓冲器(26；46)中的每一个包括充当驱动器的反相器(29)和一个二极管(30)

该方法包括如下步骤：

-将一个选择信号施加到选择缓冲器(26；46)中的一个选择缓冲器，

-在第一阶段，规定通过由所述选择信号选择的一个选择缓冲器(26；46)的电流(I)，所述电流(I)流向受所述一个选择缓冲器(26；46)控制的选择线(27；47)，

-在第二阶段，规定分流的电流(I)，以便使得电流(I)的一部分仍然流向受一个选择缓冲器(26；46)控制的选择线(27；47)，而所述电流(I)的其余部分流过所述二极管(30)再到地，以便限制输出电压在相应选择线(27；47)上的漂移。

12.如权利要求11所述的方法，包括步骤：

-向所述选择线提供一个确定电压(Vx)，所述确定电压(Vx)小于所述设备(20)的供应电压(VDD)。

Images