CN1537277A - 用于合并存贮的数据项的按块擦除存储系统和方法 - Google Patents

用于合并存贮的数据项的按块擦除存储系统和方法 Download PDF

Info

Publication number
CN1537277A
CN1537277A CNA028149815A CN02814981A CN1537277A CN 1537277 A CN1537277 A CN 1537277A CN A028149815 A CNA028149815 A CN A028149815A CN 02814981 A CN02814981 A CN 02814981A CN 1537277 A CN1537277 A CN 1537277A
Authority
CN
China
Prior art keywords
page
data
physical block
piece
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028149815A
Other languages
English (en)
Other versions
CN1278243C (zh
Inventor
Ҳ
岩田和也
����һ
小来田重一
竹内昭夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Godo Kaisha IP Bridge 1
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1537277A publication Critical patent/CN1537277A/zh
Application granted granted Critical
Publication of CN1278243C publication Critical patent/CN1278243C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/102External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00Data processing: database and file management or data structures
    • Y10S707/99951File or database maintenance
    • Y10S707/99952Coherency, e.g. same view to multiple users
    • Y10S707/99953Recoverability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00Data processing: database and file management or data structures
    • Y10S707/99951File or database maintenance
    • Y10S707/99956File allocation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Studio Circuits (AREA)

Abstract

在本发明的块闪存储系统中,合并控制部件(3f)使用读部件(3b)从预定的物理块的启用页面上读取数据,和使用写部件(3c)在空白页面上写数据,从而复制启用页面上的数据到空白页面上。然后,合并控制部件使用页禁用部件(3e)使源,启用部件成为禁用。当在预定的物理块中的所有启用页面上的数据复制结束时,合并控制部件使用删除部件(3d)整体地删除在物理块中的所有的数据。

Description

用于合并存贮的数据项的按块擦除存储系统和方法
技术领域
本发明涉及按块擦除存储系统,包括按块擦除存储器和,特别是,一种合并存储在各个按块擦除存储器中的数据项的方法。
技术背景
一种便携式的信息处理设备,例如笔记本电脑,个人数字助理(PDA),和数码像机,记录大量数字数据(例如在内部记录介质上的图像数据)。作为记录介质,一种大记录容量、小型、重量轻是所要求的。特别是一种便携式信息处理装置,例如数字视频摄象机(DVC)和音频播放器,能实时地在记录介质上记录或从记录介质上再现大数量的数据。相应地,如以上所提到的记录介质,一种能高速地管理大量数据的装置是所要求的。进一步,这种可携带的信息处理设备能只利用本身的内部能源(例如电池)长时间操作。相应地,如以上所提到的记录介质,该装置在输入、输出和保持数据时节省能量消耗是所要求的。另外,便携式信息处理设备处理的数据和其他各种信息处理装置之间被交换。例如,以数字静态视频摄象机得到的图象数据被打印机打印;被个人计算机进行数字处理;通过移动电话传输;或者在电视机屏幕上再现。相应地,如以上所提到的记录介质,该装置能在各种信息处理装置之间共享是所要求的。
半导体存储器被广泛应用,作为记录介质能满足以上提到的要求,同样还有传统的软盘、硬盘和光盘也如此。特别是,带有内建的按块擦除存储器的卡式记录介质,例如PC卡(以下称为闪存卡),是很典型的。闪存卡被插入信息处理装置的特殊的槽口,并且和信息处理装置交换数据。该特殊的槽口符合用于闪存卡的一个预定标准。这些带有特殊的槽口的信息处理装置能通过同样的闪存卡相互交换数据)。
和RAM相比,数据一旦被存储,按块擦除存储器能长时间保存该数据而没有能量的消耗。进一步,和ROM相比,它能电重写数据。出于这些考虑,按块擦除存储器作为以上提到的存储介质具有优于RAM和ROM的优点。
按块擦除存储器一般被分为多个页面,每个页面具有固定数量的存储单元,并被进一步分为多个物理块,每块具有固定数量的页面。每个存储单元可取两个状态“1”和“0”。因而,存储单元中的的一个可以存储一个数据位的数据。按块擦除存储器的存储单元例如“与非”型按块擦除存储器包含下面与两个状态之间转换的特征,“1”和“0”:具有“1”状态的存储单元可以一个一个地被改变为“0”状态。另一方面,具有“0”状态的存储单元只能属于同一个物理块的所有的单元整体地被改变成“1”状态。因此,存储在按块擦除存储器中的数据只能在每个物理块中被整体地删除。这里数据删除是指初始化所有在物理块的内部的存储器单元成为“1”状态。另一方面允许在数据被删除的页面把数据写入按块擦除存储器。这里数据写入是指使某些存储单元从“1”状态变化到“0”状态。
在数据已经被存储的页面,禁用把新的数据写入按块擦除存储器。原因如下:在NAND类型的按块擦除存储器中,例如,处于“0”状态存储器单元不能个别地的改变成“1”状态。相应地,在同一个页面中以另外的数据覆盖数据需要预先删除包含该页面的整个物理块中的数据。因此,按块擦除存储器的重写持续时间比RAM的长,通常是由删除持续时间。
例如,已发表的日本专利申请No.H6-301601的公报,披露了一种存储装置,达到对按块擦除存储器的高速数据写入。作为一种存储设备,传统的按块擦除存储系统按并行的方式写入数据到多个按块擦除存储器或多个物理块中,因此缩减了写入的周期。
图10是一个方框图,展示了传统的闪存卡100和信息处理装置H(以下称为一个主机)之间的数据交换的例子。闪存卡100和主机H之间的连接是通过,例如,5种类型线;数据线DAT,时钟线CLK,电源线VDD,地线VSS,和命令线CMD。
主机接口1从主机通过命令线CMD接受命令并解码得到命令。如果是写命令,例如,主机接口1解码命令得到由主机提供的逻辑地址AL作为数据写的目标,并且发送该地址到按块擦除存储器控制器30。另一方面,主机接口1慢慢从数据线DAT接收被写的数据对象Da,并且存储对象到缓冲器2中。
在按块擦除存储器控制器30中,地址转换部件30a从主机接口1馈入逻辑地址AL,表示数据对象Da的写目标。地址转换部件30a以通常不止一个区域的物理地址换成相应的一个逻辑地址。这里,一个区域等同于,例如,在按块擦除存储器4的单元阵列4b中的两页。特别是,属于同样区域的页面,各属于分开的物理块。地址转换部件30a进一步把相应于同样逻辑地址的区域分成多类,成为三种状态:空白的、启用的和禁用的状态。每个区域的状态信息存储在附加在按块擦除存储器4的各个页面的冗余区域中。这里,冗余区域包含固定数量的存储器单元。进一步,在属于同样区域的页面的冗余区域中,存储了关于区域状态的共同信息。空白的状态表示在删除了数据之后数据还没有写入该区域。另一方面,启用的和禁用的状态是数据已被写入的区域的状态。启用的和禁用的状态分别表示读部件30b被允许实行数据读或被禁止实行数据读。地址转换部件30a,当被馈入逻辑地址AL表示数据对象Da的写目标时,在单元阵列4b中选择空白的区域并且设置数据对象Da的写目标区域到该空白区域。地址转换部件30a进一步得到相应于以上提到的逻辑地址AL的区域的物理地址AP。
写部件30c发送写目标区域的物理地址AP到按块擦除存储器4的地址解码器4c。与此关联,该部件从缓冲器2发送被写的数据对象Da到按块擦除存储器4的页面缓冲器4a。
按块擦除存储器4包括,例如,两个页面缓冲器4a。页面缓冲器4a的每个能存储一页数据。换句话说,该两页缓冲器4a总共可以存储一个区域的数据。相应地,被写的数据对象Da从缓冲器2发送出来,以一个区域一个区域为基础地被存储在页缓冲器4a中。存储在两个页面缓冲器4a中的一个区域的数据项,并行地写入由地址解码器4c指定的两个页面。这样,传统的闪存卡100实现了并行地把数据写入到按块擦除存储器4的两个物理块中,从而缩短了写入的周期。
地址转换部件30a,当被馈入逻辑地址AL表示数据对象Da的写目标时,在相应于逻辑地址AL的物理地址中,和以上提到的操作一起,检索启用的区域。如果主机要求的写操作是覆盖操作,在具有和表示数据对象Da的写目标的逻辑地址AL对应的物理地址的区域中,一般存在一个启用的区域。此时,一个在按块擦除存储器控制器30内部的页—禁用部件30e,将如以下所描述让启用的区域为禁用,从而禁止读部件30b访问该区域。页—禁用部件30e在相应于启用页面的冗余区域内重写数据,从而使该页为禁用。例如,当在冗余区域内预定的位(以下称之为标志)分别是“1”和“0”时,部件定义页的状态为启用的和禁用的。由于标志相应于启用的页是“1”,页—禁用部件30e把标志从“1”改变成“0”。换句话说,该部件写“0”到冗余区域的标志中。从而该页面为禁用的。
如上所述,传统的闪存卡100,当主机要求重写数据时,是在另一个新的区域写入新数据而没有删除原始的数据。进一步,该卡使写入新数据的区域的物理地址和表示写目标的逻辑地址相对应。另外,该卡使存储了原始数据的区域为禁用的状态。从而,当从主机接收到针对逻辑地址的读命令时,读部件30b在众多的相应于该逻辑地址的区域中访问存储有最近的数据项的区域。这样,在同样的逻辑地址上的重写被实现而没有删除按块擦除存储器中的数据。因此,重写周期缩短了一个删除周期。
在如上所述的传统的按块擦除存储系统中,每个在同样逻辑地址的重写操作都伴有使存储有原始数据的启用的区域成为禁用的,并且使禁用的区域数量增加。相应地,当在同样的逻辑地址重复多次重写操作时,禁用区域的数量相对于启用的区域将严重地增加。在传统的按块擦除存储系统中,能管理属于分离的物理块之间的链接的系统,分割例如文件的数据流成为区域,并且离散地、随机地把它们写入空白的区域,分散跨越在各个物理块内。特别是,在这种按块擦除存储系统中,因为重复的重写操作,每物理块的禁用的区域对启用的区域的比率一般是高的。
在按块擦除存储器中,数据项只能被整体地在每个物理块中被删除。因此,对于在删除目标的物理块内部的许多禁用的区域,当这些物理块哪怕只包含一个启用的区域时,传统的按块擦除存储系统对这样禁用的区域不能实现数据删除。相应地,禁用区域对启用区域的比率不能被降低。作为以上讨论的结果,在传统的按块擦除存储系统中,相对于按块擦除存储器的存储容量而言,重复的重写操作严重地降低了能存储在按块擦除存储器中的数据的数量。
本发明的目标是提供一种按块擦除存储系统,它降低禁用页面对启用页面的比率,从而达到增加能够存储在其中的数据的数量。
发明内容
相应于本发明的按块擦除存储系统包括:
(A)按块擦除存储器包括多个物理块,包含多个页面,页面具有(a)固定的存储容量,并且(b)三个状态即空白,启用和禁用状态;
(B)一个地址转换部件,把从外部输入的逻辑地址转换成为一个相应的页面的物理地址;
(C)一个独部件,从启用页面读取数据;
(D)一个写部件,写数据到每个空白页面;
(E)一个删除部件,整体地删除在每个物理块上的数据;
(F)一个页-禁用部件,把启用页面成为禁用;和
(G)一个合并控制部件,用来(a)在物理块内选择源,和(b)使用读和写部件,在预定数量的属于源物理块的启用页面上复制数据到空白页面上。
这里,页面的三个状态定义如下:空白状态表示在擦除数据之后数据没有写入页面。另一方面,启用的和禁用的状态是页面的状态,其中数据已被写入。启用的和禁用的状态分别表示允许读部件从该页面读或者禁止读数据。
上述按块擦除存储系统特别地在从外部得到的逻辑地址上实现重写数据,过程如下:
在写操作时,地址转换部件把以上提到的逻辑地址转换成为空白页面的物理地址。写部件把从外部接受到的新数据写到该物理地址的页面。另一方面,页-禁用部件使在其上存有原始数据的启用页面成为禁用。从而,当从上面提到的逻辑页面读取数据时,读部件访问页面,在该页面上新数据被写入以替代上面提到的禁用页面。这样,上述按块擦除存储系统在同样的逻辑地址实现重写,而没有进行删除数据。因此,重写周期缩短了一个删除周期。
进一步,在上述按块擦除存储系统中,合并控制部件从一个预定的物理块的启用页面上用读部件读取数据,并且用写部件在分开的空白页面上写数据。从而,在预定的物理块内部的启用页面上的数据能够被复制到其他物理块。特别是,当在预定的物理块内部的所有的启用页面上的数据拷贝结束时,删除部件整体地删除物理块上地数据。以后,在启用页面上的数据的复制和随后在物理块中数据的删除被称为合并过程。以上描述的按块擦除存储系统能够通过合并过程在物理块的禁用页面上删除数据,该物理块相对传统系统而言包含启用页面。相应地,以上所述按块擦除存储系统能减小禁用页面对启用页面的比率。结果,在重写被重复时,能够存储数据的数量比传统系统大。
以下是以上描述的按块擦除存储系统的特点:
当写部件写新数据时,合并控制部件
(A)计算只包括空白页面的物理块的数量;
(B)当获得的计数等于或小于第一个阈值时,选择源物理块;
(C)作为源页面选择启用页面(a)属于源物理块和(b)至少,在其上写有新数据的多个页面;
(D)复制在源页面上的数据到空白页面;
(E)用页-禁用部件使源页面禁用;和
(F)用删除部件实现数据的删除,实现不包括启用页面的物理块的数据的删除。如果合并过程在每次写新数据时被执行,写周期由于合并过程的持续期,和传统按块擦除存储系统相比加大了。这样,当新数据被写入上述按块擦除存储系统时,合并控制部件计算只包括空白页面的物理块的数量(以后,他们被看作为空白物理块)。当计数值小于第一阈值时,也就是,写数据有效的区域小于预定的大小,合并控制部件执行合并过程。这样,上述按块擦除存储系统通过限制合并过程的执行时间,能够减少由于合并过程而扩展的写周期。
进一步,被写入的数据对象的量,其数量级通常等于相当于集成的多重物理块之类的存储器容量。然后,合并控制部件调整源页面的数量到等于或大于被写入新数据的页面的数量。从而,当数据在同样的逻辑地址上重写时,通过合并过程被删除的物理块的数量被调整到数量级等于或多于由于写入新数据而被消耗的空白物理块的数量。结果,上述按块擦除存储系统,在数据重写被重复时,避免了禁用页面对启用页面比率的增加。
以下是上述按块擦除存储系统的特征:
当写入部件写入新数据时,合并控制部件
(A)计算只包括空白页面的物理块的数量(即空白物理块);
(B)当获得的计数等于或小于第二阈值时,禁止写部件写入新数据并且选择源物理块;
(C)复制属于源物理块上启用页面的所有的数据到属于不同于源物理块的物理块的空白页面上;和
(D)用删除部件删除源物理块上的数据。当剩余的物理块的数量小于第二阈值时,这个按块擦除存储系统以比写新数据操作高的优先权提供合并过程。从而,禁用页面对启用页面的比率被减小,使空白的物理块的数量保证能达到或超过相当于第二阈值。结果,上述按块擦除存储系统能增加可存储数据的数量。
当上述按块擦除存储系统实现上述两种操作时,第二阈值小于第一个阈值,两种操作指在余留的空白物理块的数量等于或小于第一阈值情况下的操作和在余留的空白物理块的数量等于或小于第二阈值情况下的操作。从而,合并过程并不采取跨入新数据写操作的进程,直到空白数据块数量太小才允许新数据的写入。结果,写周期的扩展由于合并过程而能被减少。
上述按块擦除存储系统能进一步包含一个地址存储器,用来存储物理块的地址表和属于物理块的禁用页面的数量。合并控制部件,在选择源物理块时,访问地址存储器并参考上面提到的表。从而,该部件能容易、快速地选择源物理块,以减少物理块包含的禁用页面的数量级。结果,由于其中数据应该被复制的启用页面数量的最小化,上述合并过程所需要的时间能被缩短。
以下是上述按块擦除存储系统的特征:
(A)一个预定的属于每一个分开的物理块的页面数被指定给一个区域;
(B)读部件从属于同一个区域的多个启用页面并行地读取数据;
(C)写部件从属于同一个区域的多个空白页面并行地写入数据;和
(D)页-禁用部件使属于同一区域的所有的启用页面成为禁用。这个按块擦除存储系统始终以区域到区域为基础地(也就是并行地、多个页面地)实现到按块擦除存储器的输入和从按块擦除存储器的输出。相应地,系统操作的速度比按块擦除存储系统以页面到页面为基础地到(和从)按块擦除存储器输入(和输出)数据更快。
以下是上述按块擦除存储系统的进一步的特征:
(A)按块擦除存储系统包含两个或更多的按块擦除存储器;和
(B)至少两个读部件、写部件、删除部件、页-禁用部件和合并控制部件,彼此为各自的按块擦除存储器并行地操作。在这个按块擦除存储系统中,例如,写部件在一个按块擦除存储器中写新的数据。与此并行,合并控制部件在另一个按块擦除存储器中实现合并过程。从而,相对于只包含有一个按块擦除存储器的按块擦除存储系统比较而言,写周期的扩展由于合并过程而被缩短。
根据本发明的一个方面,一种合并在按块擦除存储器中存储的数据项的方法,该方法合并存储在包含多个物理块的按块擦除存储器中的数据项,这些物理块包含多个页面,具有(a)固定的存储容量和(b)三种状态,即为空白的,启用的和禁用的状态,和包含以下步骤:
(A)在物理块中选择一个源;
(B)按照预定的属于源物理块的启用页面的数量复制数据到空白页面;
(C)在每个物理块中删除数据。这个用于合并的方法把在预定的物理块内部的启用页面上的数据复制到其他物理块内并整体地删除在该物理块中的数据。通过这样的合并过程,在包含启用页面的物理块的禁用页面上的数据能被删除。因此,上述合并的方法能减小禁用页面对启用页面的比率。结果,被存储到按块擦除存储器中数据的量能增加。
根据本发明的另一个方面,一种用于合并存储在按块擦除存储器中的数据项的方法,该方法用于合并包含多个物理块的按块擦除存储器中的数据项,该物理块包含多个页面,具有(a)固定的存储容量和(b)三种状态名为空白的,启用的和禁用的状态,并且包含以下步骤:
(A)计算只包含空白页面的物理块的数量;
(B)和第一个阈值比较记数值;
(C)当记数值等于或小于第一个阈数值时,执行新数据写入和获得写入目标页面的数量;
(D)在物理块中选择一个源。
(E)作为源页面,选择启用页面(a)属于源物理块,和(b)至少,与在其上写有新数据的页面一样多的页面;
(F)复制在源页面上的数据到空白页面;
(G)使源页面禁用;
(H)选择不包含启用页面的物理块作为删除目标物理块;和
(I)删除在删除目标物理块中的数据。当空白物理块的数量小于第一个阈值时,也就是说,当可用于数据写入的区域小于预定的大小时,这个用于合并的方法执行合并过程。相应地,该合并过程执行时间上的限制可以缩短写由于合并过程造成的周期的扩展。
进一步,被写入的数据对象的量的数量级一般等于集成的多个物理块的存储容量。在上述合并方法中,源页面的数量等于或大于写入新数据的目标页面的数量。相应地,通过在启用页面上数据的复制而使物理块成为可删除,在数量上能增加到等于或大于由于写入新数据而消耗的空白物理块的数量,特别是在同一个逻辑地址上数据被重写时。结果,当数据被重复重写时,上述合并的方法能够避免禁用页面对启用页面比例的增加。
仍然根据本发明的另一个方面,一种合并在按块擦除存储器中的数据项的方法,该方法合并包含多个物理块的按块擦除存储器,该物理块包含多个页面具有(a)一个固定的存贮容量和(b)三个状态,即空白的,启用的,和禁用的状态,包括以下步骤:
(A)计算只包括空白页面的物理块的数量(即空白物理块);
(B)与第二阈值比较计数值;
(C)当获得的计数等于或小于第二阈值时,禁止写入新数据;
(D)在物理块中选择源;
(E)作为源页面,选择属于源物理块中的启用页面上的所有的数据项;
(F)复制源页面上的数据项到属于不同于源物理块的物理块的空白页面上;和
(G)删除源物理块上的数据。当剩余的空白物理块的数量小于第二阈值时,这个合并的方法以比写新数据操作高的优先权提供合并过程。从而,禁用页面对启用页面的比率被减小,使空白的物理块的数量保证能达到或超过相当于第二阈值数量级。结果,按上述合并的方法能增加在按块擦除存储器中可存储数据的数量。
当上述合并的方法包含上述两种合并过程时,第二阈值小于第一个阈值,两种合并过程指在余留的空白物理块的数量等于或小于第一阈值情况下的过程和在余留的空白物理块的数量等于或小于第二阈值情况下的过程。从而,合并过程并不采取跨入新数据写操作的进程,直到空白数据块数量太小才允许新数据的写入。结果,由于合并过程的写周期的扩展而能被减少。
在上述合并的方法中,选择源物理块的步骤也包括参照物理块地址表和属于物理块的禁用页面的数量的子步骤。从而,能容易、快速地选择源物理块,以减少物理块包含的禁用页面的数量。结果,由于其中数据应该被复制的启用页面数量的最小化,上述合并过程所需要的时间能被缩短。
发明的新的特征特别地在所附的权利要求中阐述,通过以下和例图结合的详细的描述,发明在组织和内容两个方面都将被很好地理解和估价,从而也包括其它的对象和特征。
例图的简要描述
图1是方框图,显示相应于本发明实施例1的闪存卡10和主机H之间的数据交换;
图2是原理图,显示相应于本发明实施例1的按块擦除存储器4内部的单元阵列4b的结构;
图3是相应于本发明实施例1的合并控制部件3f的操作的流程图;
图4是相应于本发明实施例1的合并控制部件3f操作之一,第一合并过程S3的流程图;
图5是原理图,显示相应于本发明实施例1的第一合并过程S3期间按块擦除存储器4内部页面状态的变化;
图6是相应于本发明实施例1的合并控制部件3f的另一个操作,第二合并过程S4的流程图;
图7是原理图,显示相应于本发明实施例1的第二合并过程S4期间按块擦除存储器4内部页面状态的变化;
图8是方框图,显示相应于本发明实施例2的闪存卡10A和主机H之间的数据交换;
图9是方框图,显示相应于本发明实施例3的闪存卡10B和主机H之间的数据交换;
图10是方框图,显示传统闪存卡100和主机H之间数据交换的例子。
应该认识到某些或全部的例图是以例证为目的的原理性图示,没有必要描述实际的相对尺寸或者元件展示的定位。
实行本发明的最佳模式
以下通过某些较佳实施例的描述和参照例图来解释实行本发明的最佳模式。
《实施例1》
图1是显示相应于本发明实施例1的闪存卡10和主机H之间的数据交换的方框图。闪存卡10通过以下5种类型的线和主机H相连。这些线由总共9根线组成;四根数据线DAO-3,一根时钟线CLK,一根电源线VDD,两根地线VSS1和VSS2,以及一根命令线CMD。
主机接口1是通过以上提到的9根线直接和主机H实现通信的线路。主机接口1通过命令线CMD从主机H接收命令,并且解码该命令。然后,主机接口实现,例如,以下的操作作为对命令的响应。当从主机H来的命令是读命令时,主机接口1解码该命令得到读目标的逻辑地址AL,并且发送该地址到按块擦除存储控制器3。当从主机H来的命令是写命令时,主机接口1解码该命令得到写目标的逻辑地址AL,并且发送该地址到按块擦除存储控制器3。另一方面,主机接口1从数据线DAO-3读取写入的数据对象,按照从时钟线CLK接收的传输时钟进行同步,并且在缓冲器2中存储该数据对象。当从主机H来的命令是删除命令时,主机接口1解码该命令得到删除目标的逻辑地址AL,并且发送该地址到按块擦除存储控制器3。
缓冲器2最好是SRAM,并且临时地存储在主机接口1和按块擦除存储控制器3之间交换的数据对象Da。从而,主机接口1和按块擦除存储控制器能相互交换数据对象Da,而没有因为操作速度的不同,也就是从主机H来的传输时钟CLK和闪存卡10的内部时钟之间频率的差异而阻塞。另外,缓冲器2提供给主机接口1和按块擦除存储控制器3各自的工作存储空间。
按块擦除存储器4最好是NAND型EEPROM(电可擦除可编程ROM),并且包括页缓冲器4a,单元阵列4b,地址译码器4c,和删除电路4d。
图2是显示单元阵列4b的结构的原理图。单元阵列4b是多个物理块B0、B1、B2...的集合,每个物理块是以下很多存储单元的两维布局:八个存储单元按照NAND方式连接组成-行,512行组成一页。进一步,由16行组成的冗余的区域附加到每一页。带有附加的冗余区域的一页的布局组成一个单元,并且32个单元组成一个物理块。例如,第一个物理块包含32个页面P0-P31。16个字节的冗余区域Pr0-Pr31的每一个分别被附加到页面P0-P31。类似地,第二个物理块B1包含32个页面Q0-Q31,并且冗余区域Qr0-Qr31被分别附加到页面Q0-Q31。其他物理块B2,B3,…依次类推。
由于一个存储单元存储一位数据,在单元阵列4b中,每一行存储8位=1个字节,每一页512个字节,和每一个物理块512字节×32=16kB。进一步,在实施例1中,单元阵列4b包含210=1024个物理块,这样就包含了16kB×1024=16MB存储容量。
例如,按块擦除存储器4由两个页面缓冲器4a组成。每个页面缓冲器4a能存储一页数据。当数据写入单元阵列4b时,从按块擦除存储控制器来的数据项Da按照2×512字节的组被临时地存储在两页缓冲器4a中。进一步,数据项被并行地从各个页面缓冲器4a写到在单元阵列4b中的两个分离的页面上。当数据从单元阵列4b读出时,数据项被并行地从单元阵列4b中的两个分离的页面中读出,并且临时地存储在两个各自的页面缓冲器中。进一步,数据项被并行地从两个页面缓冲器4a作为串行数据Da传送到按块擦除存储控制器3。
从分离的物理块中选择两个读或写的目标页。例如,两个页面在图2中画成阴影,也就是,第一物理块B0和第二物理块Q0的第一个页面P0和Q0,分别地被选中。类似地,从奇数的物理块之一和偶数的物理块之一,在相应位置的各自的页面被选中。此时,地址译码器4c根据从按块擦除存储控制器3接收的物理地址AP完成选择。在单元阵列内部的以这种方式被选择的该两页面对以下被称作为一个区域。
删除电路4d对相应于从按块擦除存储控制器3接收到的物理地址AP的物理块施加一个高电压,从而整体地删除存储在物理块内部的数据。为了此时能实现删除分离在各个物理块中的数据,在单元阵列4b内部的物理块是彼此电隔离的。
按块擦除存储控制器3,采用如下描述的部件实现对按块擦除存储器4的输入和输出。
一个地址转换部件3a接收从主机接口1来的逻辑地址AL。进一步,该部件选择区域,该区域与按块擦除存储器4的单元阵列4b内部来的逻辑地址AL相对应,并且转换逻辑地址成为该区域的物理地址AP。地址转换部件3a通常对一个逻辑地址AL设置多个区域的物理地址AP。进一步,该部件对相应于同样的逻辑地址AL的多个区域进行分类成三种状态,即,空白的,启用的,和禁用的状态,并且根据各自的状态选择区域的物理地址。
空白状态表示在删除数据之后区域还没有写入数据。另一方面,启用的和禁用的状态是数据已经被写入的区域的状态。启用的和禁用的状态分别表示读部件3b允许从该区域读和禁止从该区域读数据。
每个区的状态的信息被存储在附加到按块擦除存储器4的每个页面的冗余区域(例如相应于页面P0的冗余区域Pr0)。特别是,关于区域状态的公共信息被存储在属于同样区域的页面的冗余区域中。
地址转换部件3,在闪存卡10启动时,检查按块擦除存储器4的单元阵列4a内部的所有区域的状态。进一步,该部件的在缓冲器2的内部建立关于各个区域的状态的表2a(以下被称为状态表)。例如,状态表2a是区域的物理地址的表,相应于区域的逻辑地址,和关于区域的状态的信息。
当逻辑地址AL表示读数据的目标时,地址转换部件3a参照状态表2a,从而从对应于逻辑地址AL的单元阵列4b内部的区域中选择一个启用的区域。读部件3b发送启用区域的物理地址AP到按块擦除存储器4。地址解码器4c解码进入到按块擦除存储器4的物理地址AP。从而,数据项并行地从相应于物理地址AP的属于单元阵列4b内部的区域的各个页面读出到两页缓冲器4a中。读部件3b传送数据项Da从页缓冲器到缓冲器2。
当逻辑地址AL表示写数据的目标时,地址转换部件3a参照状态表2a,从而从单元阵列4b内部选择空白的区域。进一步,该部件对写目标的逻辑地址AL指定空白区域的物理地址AP。写部件3c传送被写的数据对象Da,以2×512字节为组,从缓冲器2到按块擦除存储器4内部的页缓冲器4a。与此关联,该部件发送由地址转换部件3a选择的空白区域的物理地址AP到按块擦除存储器4。地址解码器4c解码进入到按块擦除存储器4的物理地址AP。从而,数据项被并行地从不同的页缓冲器4a写入相应于物理地址AP的属于单元阵列4b内部的区域的各个页面。进一步,在数据写的最终,地址转换部件3更新状态表2a,并且重写有关写目标区域的状态项从“空白”到“启用”。
如上所述,向或从按块擦除存储器4写或读数据是通过以一个区域接一个区域为基础的两页缓冲器实现的,也就是,从两个分离的物理块的每个一个块平行地取一页。这样,依照实施例1的闪存卡10为按块擦除存储器4缩短了写和读的周期。
当逻辑地址AL表示删除数据的目标时,地址转换部件3a识别相应于逻辑地址AL的物理块的物理地址。删除部件3d发送由地址转换部件识别的删除目标的物理地址AP到按块擦除存储器4内部的删除电路4d。该删除电路4停止地址译码器4c,并且对相应于接收的物理地址AP的物理块使用预定的高电压,从而实现对物理块数据的删除。进一步,在数据删除的最终,地址转换部件3更新状态表2a,并且重写“启用”到该删除目标的物理块内部的所有区域的状态项。
在数据写入时,地址转换部件3a在上述操作的同时参照状态表2a,并且在相应于写目标的逻辑地址AL的物理地址的区域中检索一个启用的区域。当主机H的写请求是数据重写时,一般地在相应于逻辑地址AL的物理地址的区域中存在启用的区域。然后,页禁用部件3e使以下描述的启用区域为禁用。进一步,地址转换部件3更新状态表2a,并且重写有关区域状态的项从“启用”到“禁用”。从而,读部件3b被禁止访问该区域。
页禁用部件3e重写相应于启用页面的冗余区域的数据,从而使页面禁用。例如,用在冗余区域内部预定的一位(标志)分别为“1”和“0”来定义一个页面是启用的和禁用的。由于相应于启用页面的标志是“1”,该页禁用部件3e改变标志从“1”到“0”,换句话说,写“0”到冗余区域中的标志,从而使页面禁用。
如上所述,闪存卡10根据实施例1,当由主机H请求数据重写时,在另一个区域中写新数据而没有删除原始的数据。进一步,该卡指定写入新数据的区域的物理地址为写入目标的逻辑地址。另外,该卡把相应于逻辑地址的另外的物理地址的区域设置为禁用状态。从而,当从主机接收一个针对逻辑地址的读命令,读部件3b只能访问在相应于逻辑地址的多区域中的存储了最近的数据项的区域。这样,在同一个逻辑地址的重写数据被实现而不需要在按块擦除存储器中加以删除数据。因此,重写周期缩短了一个删除周期。
根据实施例1闪存卡10在按块擦除存储控制器内部进一步包含一个合并控制部件3f。如上所述,数据的重写产生禁用页面。相应地,禁用区域对启用区域的比率在重复地重写数据时在增加。合并控制部件3f控制读部件3b,写部件3c,删除部件3d,和页禁用部件3e如下,从而把预定的物理块内部的启用页面上的物理数据复制到其他物理块中的空白页面上。进一步,合并控制部件删除在物理块中的原始数据,从而增加只包含空白页面的物理块的数量(空白物理块)。结果,禁用区域对启用区域的比率能够被减小。
图3是合并控制部件3f的操作的流程图。
合并控制部件3f在把数据写入到按块擦除存储器4时被启动。
步骤S1:
合并控制部件3f参照在缓冲器2中的状态表2b,并且计算空白物理块的数量N。
步骤S2:
在步骤1中计算的空白物理块的数量N与第一阈值th1和第二阈值th2的每一个都比较。这里,第一阈值th1和第二阈值th2,例如,各自大约等于单元阵列4b内的空白物理块的总数量的50%和20%。进一步,合并控制部件3f使过程根据比较的结果进入以下分枝:(1)当空白物理块的数量N等于或大于第一阈值th1(N≥th1)时,合并控制部件3f停止。(2)当空白物理块的数量N小于第一阈值th1并且等于或大于第二阈值th2(th2≤N<th1)时,合并控制部件3f实行第一合并过程S3。(3)当空白物理块的数量N小于第二阈值th2并且等于或大于第二阈值th2(N<th2)时,合并控制部件3f实行第二合并过程S4。
通过步骤S1和步骤S2,合并控制部件3f只有当空白物理块的数量N小于第一阈值th1时,才实行以下合并过程,换句话说,只有当能用于数据写入的有效的剩余区域比较少时才实行。这样,按照实施例1的闪存卡10限制了由于合并过程引起的写周期的扩展。
<第一合并过程S3>
图4是关于第一合并过程S3的流程图。图5是原理图,显示第一合并过程S3期间单元阵列4b内部页面状态的变化。在实施例1中,在奇数物理块之一和在偶数物理块之一中相应的页面属于同样的区域。进一步,数据输入/输出操作是按区域到区域并行地实行。相应地,页面状态的变化在奇数物理块和偶数物理块之间基本上是共同的。因而,图5只显示单元阵列4b中的奇数物理块。
图5表示存储在各个区域P0,P1,P2,...中的数据项,写在表示各个区域的以符号D0,D1,D2,...表示的方块中。另外,区域的状态用表示相应于冗余区域Pr0,Pr1,Pr2,...的方块内部的数字1和0表示。这里,数字1和0分别表示启用和禁用状态。进一步,当表示区域的方块是空白时该区域的状态为空白。
子步骤S31:
如同在图5的(a)中所示,新的数据项(例如,d1,d2,和d3)被写入空白区域。然后,合并控制部件3f获得写入新数据的空白区域的号码k(例如,3)。
子步骤S32:
合并控制部件3f参照在缓冲器2内部的地址表2b,按照禁用区域数量的降序选择作为复制源的物理块BL,包含有最大量的禁用区域的物理块被首先取。这里,地址表2b是一个属于物理块的地址和禁用页面的数量的清单。例如,在图5的(a)中顶部物理块BL被选作为源物理块。
子步骤S33:
合并控制部件3f参照在缓冲器2内部的状态表2a,并且选择和子步骤S31中获得的数量相同数量的源物理块BL中的启用区域,也就是,首先是顶部区域P0的可用的k个区域。例如,在图5的(a)中三个启用区域P0,P1,和P3被选中。这里,当源物理块BL内部的启用区域的数量小于k时,子步骤S32再一次被执行,并由此另一个物理块被选择作为源物理块,并且余下的启用区域从该物理块中选择。
子步骤S34:
合并控制部件3f参照在缓冲器2内部的状态表2a,并且选择和子步骤S31中获得的数量相同数量的空白区域,也就是,从和源物理块BL不同的一个物理块中的k个区域。例如,在图5的(a)中三个空白区域CP0,CP1,和CP3被选中。
子步骤S35:
合并控制部件3f从在子步骤S33中选择的启用区域用读取部件3b读取数据项。被读取的数据项被临时存放在缓冲器2中。进一步,合并控制部件3f把临时存放在缓冲器2中的数据项用写部件3c写入到在子步骤S34中选择的各个空白区域中。这样,在源物理块BL内部的k个启用区域上的数据项被复制到另外的物理块的各个空白区域中。例如,在源物理块BL内部三个启用区域P0,P1,和P3中的数据项D0,D1,和D3被各自地复制到在图5的(a)中的三个空白区域CP0,CP1,和CP3中。
子步骤S36:
合并控制部件3f使用页禁用部件3e使BL内部的k个启用区域成为禁用。在图5的(b)中,例如,在相应于源物理块BL内部的三个启用区域P0,P1,和P3的冗余区域Pr0,Pr1,和Pr3中的数据从“1”改变到“0”。进一步,合并控制部件3f更新缓冲器2内部的状态表2a,并且在源物理块BL内部的k个启用区域的状态项写入从“启用”到“禁用”。与此关联,合并控制部件3f基于更新的状态表2a更新缓冲器2内部的地址表2b。
子步骤S37:
合并控制部件3f参照在缓冲器2内部的状态表2a和选择只包含禁用区域的物理块,或者替换方案,只是大数量的禁用区域和小数量的空白区域,并且指定物理块作为删除目标物理块BE。在图5的(c)中,例如,由于在物理块BE内部所有区域的状态都是禁用的,顶部物理块BE被选作为删除目标。
子步骤S38:
在子步骤37中检查是否能选择一个删除目标。当删除目标物理块BE存在时,合并控制部件3f使过程转到子步骤39,并且在其他时间结束第一个合并过程S3。
子步骤S39:
合并控制部件3F使用删除部件3d实行对删除目标物理块BE的数据的删除。在图5的(d)中,例如,表示删除目标物理块BE内部的区域的所有的方块都画成空白方块,因此要求所有区域的状态改变成空白状态。在数据删除结束之后,合并控制部件3f更新缓冲器2内部的状态表2a,并且把删除目标物理块BE的所有区域的状态的有关项重写成“启用”。与此关联,合并控制部件3f基于更新的状态表2a更新在缓冲器2内部的地址表2b。然后,合并控制部件3f重复从子步骤S37开始的过程。
如上所述,当空白物理块的数量N小于第一阈值th1时在每一次数据写时,第一合并过程S3实行。一般地要写入的数据对象的数量等于被集成的多个物理块的存储容量的数量级。另一方面,在子步骤S33中,合并控制部件3f选择和新数据要写入的区域一样多的启用区域。相应地,通过第一合并过程S3成为可删除的物理块的数量一般能被调整为相当于由于新数据写入而消耗的空白物理块的数量级。结果,根据实施例1的闪存卡10,在重复重写数据时,能够抑制禁用区域对启用区域比率的增加。
<第二合并过程S4>
图6是关于第二合并过程S4的流程图。图7是表示第二合并过程S4期间单元阵列4b内部页面状态变化的原理图。图7按照类似于图5的方式只显示单元阵列4b内部的奇数物理块。进一步,存储在区域中的数据项和区域的状态显示为类似于图5中那些参照的符号。
子步骤S41:
合并控制部件3f,在和第一合并过程S3时间相反时,禁止写部件写入新数据。
子步骤S42:
按照类似于第一合并过程S3的子过程S32的方式,合并控制部件3f参照在缓冲器2内部的地址表2b,按照禁用区域数量的降序选择源物理块BL,包含有最大量的禁用区域的物理块被首先选取。例如,在图7的(a)中顶部物理块BL被选作为源物理块。
子步骤S43:
合并控制部件3f参照在缓冲器2内部的状态表2a和选择在源物理块BL内部的所有的启用区域。在图7的(a)中,例如,在物理块BL内部的所有的启用区域P0和P3被选中。
子步骤S44:
合并控制部件3f参照在缓冲器2内部的状态表2a和选择空白区域,数量和在子步骤S43中从不同于源物理块BL的一个物理块中选择的启用区域一样多。在图7的(a)中,例如,在空白物理块之一Bn内部的顶部两个区域CP0和CP1被选中。
子步骤S45:
合并控制部件3f使用读部件3b从由子步骤S43选择的启用区域中读取数据项。读取的数据项被临时的存储在缓冲器2中。进一步,合并控制部件3f使用写部件3c把临时存储在缓冲器2中的数据项写入子步骤S44所选择的各个空白区域。这样,在源物理块BL内部的所有启用区域的数据项被复制入另一个物理块的各自的空白区域。在图7的(a)中,例如,在源物理块BL内部启用区域P0和P3中的数据项D0和D3分别复制到空白物理块Bn的两个空白区域CP0和CP1。
子步骤S46:
合并控制部件3f选择源物理块BL作为一个删除目标物理块BE,如图7中的(b)所示。进一步,该部件使用删除部件3d实现删除目标物理块BE中数据的删除。在图7的(c)中,例如,表示在删除目标物理块BE内部的区域的所有的方块被画成空白的方块,从而表示所有区域的状态被改变成空白状态。数据删除结束之后,合并控制部件3f更新在缓冲器2内部的状态表2a并且重写“启用”到与删除目标物理块BE内部的所有区域的状态有关的项。与此关联,合并控制部件3f基于更新的状态表2a更新在缓冲器2内部的地址表2b。
如上所述,当空白物理块的数量N小于第二阈值th2时第二合并过程S3被执行。此时,新数据写被禁止,并且通过子步骤S42-S46,空白物理块数目N的增加按比较高的优先级产生。从而,禁用区域对启用区域的比率被减小,因此空白物理块的数量保证能保持或超过第二阈值th2。结果,按照实施例1,闪存卡10增加了其中能够存储的数据量。
在实施例1中按块擦除存储器4由两页面缓冲器4a组成。作为选择,按块擦除存储器也可以由仅仅一个页缓冲器组成,或者三个、或更多页缓冲器组成。
《实施例2》
图8是显示相应于本发明实施例2的闪存卡10A和主机H之间的数据交换方框图。相应于实施例2的闪存卡10A和实施例1(图1)中的对应部分10对比由两个按块擦除存储器组成。在图8中,类似于实施例1中的那些组件被标识为类似于实施例1中的那些参照符号。进一步,实施例1中有关这些类似的组件的描述将被引用。
按照实施例2一个按块擦除存储控制器3A和两个按块擦除存储器4A和4B在内部结构上确实类似于在实施例1中的他们各自的对应部分3和4,因此关于他们图1被引用。
在按块擦除存储控制器3A和页缓冲器4a内部的按块擦除存储器4A和4B之间数据传送的周期一般在几十个纳秒(nsec)的数量级。另一方面,将数据从页面缓冲器(page buffer)4a写到单元阵列内的持续时间是在几百的纳秒(nsec)的数量级。利用这些处理时间之间的差异,相应于实施例2的按块擦除存储控制器3A实现到按块擦除存储器之一的数据的写操作,并且并行地在其他的按块擦除存储器中实现一个合并过程,如以下所述。从而,和相应于实施例1的闪存卡10比较而言,由于合并过程写周期的扩展能够被缩短。
例如,当对第一按块擦除存储器4A写数据时,在按块擦除存储控制器3A内部的一个写部件3c传送被写入的数据对象Da从区域到区域地到第一按块擦除存储器4A中,按照和实施例1类似的方式。在按块擦除存储控制器3A内部的合并控制部件3f,在每次传送一个区域时,按照实施例1类似的方式为第二按块擦除存储器4B启动和实行步骤S1和S2。根据步骤S2中比较的结果并按照与实施例1类似的方式,合并控制部件3f进一步实行第一合并过程S3或者第二合并过程S4。
<第一合并过程S3>
按照实施例2在第一合并过程S3中,与实施例1相对照,合并控制部件3f在子步骤S31中获取在第一按块擦除存储器4A内部的写入新数据的区域的数量。在子步骤S33中,和在第一按块擦除存储器4A内部的写入新数据的区域一样多的启用区域,从第二按块擦除存储器4B内部的源物理块中被选择。从而,第二按块擦除存储器4B的一个区域被复制到另一个区域同时并行地把该区域的数据写入到第一按块擦除存储器4A中。进一步,在第二按块擦除存储器4B中的第一合并过程S3的目标区域的数量等于第一按块擦除存储器4A写目标区域的数量。相应地,在第二按块擦除存储器4B中的第一合并过程S3所需要的持续期接近等于在第一按块擦除存储器4A中的写持续期。上述操作的结果,和实施例1中的情况比较,在实施例2中由于第一合并过程S3使写周期的扩展能够被缩短。
<第二合并过程S4>
按照实施例2在第二合并过程S4中,与实施例1相对照,合并控制部件3f允许把数据写入到第一按块擦除存储器4A中。从而,第一按块擦除存储器4A中数据的写入能够和在第二按块擦除存储器4B中的第二合并过程S4并行地完成。因此,和实施例1中的情况比较,在实施例2中由于第二合并过程S4使写周期的扩展能够被缩短。
《实施例3》
图9是方框图,显示相应于本发明实施例3的闪存卡10B和主机H之间的数据交换。按照实施例3该存卡10B由两个按块擦除存储器按照实施例2(图8)的对应部分10A类似的方式所组成。在图9中,类似于实施例1中的那些组件被标识为与实施例1中相同的那些参照符号。进一步,实施例1中有关这些类似的组件的描述将被引用。
按照实施例3两个按块擦除存储器4A和4B在内部结构上确实类似于在实施例1中的对应部分4,因此关于他们图1被引用。
按照实施例3按块擦除存储控制器3B实质上包含两个内部结构,每一个类似于按照实施例1它的对应部分3。按照实施例1类似于按块擦除存储控制器3的该内部结构,一个被连接到第一按块擦除存储器4A,而分开地,另一个被连接到第二按块擦除存储器4B。进一步,该内部结构被分开地通过分开的数据总线连接到缓冲器2B。由于这样的组合,按照实施例3闪存卡10B能够以类似于实施例2中的方式对两个按块擦除存储器4A和4B并行地实行写操作和合并过程。特别地,与实施例2相对比,在缓冲器2B和按块擦除存储控制器3B之间的数据传输以及在按块擦除存储控制器3B和按块擦除存储器4A与4B之间的数据传输也是并行地实现。相应地,和实施例2相比,写周期能够被进一步缩短数据传送周期。
如上所述,根据本发明的按块擦除存储系统可以复制在预定物理块内部启用页面上的数据到其他物理块中。进一步,在预定物理块内部所有启用页面上的数据复制结束时,系统能够整体地删除该物理块中的数据。和传统的系统相比较,通过这样的合并过程,根据本发明的按块擦除存储系统能够删除包含启用页面物理块内部的禁用页面上的数据。相应地,根据本发明的按块擦除存储系统能够减小禁用页面对启用页面的比率。结果,在重复地重写数据时能够存储的数据的数量比传统系统中的数量大。
当新数据被写入和空白物理块的数量小于第一阈值时,根据本发明的按块擦除存储系统进一步实现上述合并过程。这样,上述按块擦除存储系统能够将由于复制数据造成的写周期的扩展了合并过程的执行时间的限制。
根据本发明的按块擦除存储系统可以调整源页面的数量到等于或大于写入新数据的页面的数量。从而,当在同样的逻辑地址处重写数据时,系统能调整在上述合并过程中被删除的物理块的数量为相当于或超过由于新数据写入而消耗的空白物理块的数量。结果,系统能避免在重复地重写数据时禁用页面对启用页面比率的增加。因此,系统能增加能被存储的数据的数量。
根据本发明的按块擦除存储系统,当空白物理块的数量小于第二阈值时,能够以比新数据写入操作更高的优先权提供上述合并过程。从而,系统能够减小禁用页面对启用页面的比率,以保证空白物理块的数量相当于或超过第二阈值。结果,系统能增加能写入的数据的数量。
当上述按块擦除存储系统执行在空白物理块数量等于或小于第一阈值时的操作,和在数量等于或小于第二阈值时的操作时,第二阈值都是小于第一阈值。从而,合并过程没有取比新数据写入操作更高的优先级,直到数量上太小不允许其中新数据写入的空白物理块为止。结果,由于合并过程写周期的扩展能被缩短。
根据本发明的按块擦除存储系统包含一个物理块的地址表和属于该物理块的禁用页面的数量。以上提到的表在上述合并过程中选择源物理块时被参照。从而,源物理块能够按照禁用区域数量的降序方便和快速地被选择,包含最大数量禁用区域的物理块被首选。结果,上述合并过程所需要的时间由于作为上述合并过程的目标的启用页面数量的最小化而被缩短。
上述从目前较佳的实施例方面来看,发明所展示的并不被解释成预期的限制。对于熟悉本领域的人们,在阅读本文之后,各种变换和修改无疑是明显地适合于本发明。作为其必然的结果,这样的变换和修改明显地落入本发明的实际本质和范围之内。进一步,应被理解为附加的权利要求书旨在覆盖变化和修改。
产业的可用性
根据本发明,对于按块擦除存储器,禁用页面对启用页面的每物理块比率能够被维持足够低。从而,对于按块擦除存储器能够获得存储容量的实在的增长。因此,本发明在产业上的可用性非常高。
权利要求书
(按照条约第19条的修改)
1.一种按块擦除存储系统,其特征在于,包括:
(A)一个由多个包含多个页面的物理块组成的按块擦除存储系统,页面具有(a)固定的存储容量和(b)三种状态,即,空白的,启用的,和禁用的状态;
(B)一个地址转换部件,用于转换从外部进入的逻辑地址成为一个与所述页面相应的物理地址;
(C)一个读部件,用于从所述启用页面读取数据;
(D)一个写部件,用于在每个所述空白页面上写入数据;
(E)一个删除部件,用于整体地删除在每个所述物理块中的数据;
(F)一个页禁用部件,用于使所述启用的页面成为禁用;
(G)一个合并控制部件,用于当所述写部分写入新数据时,
(a)对仅包括所述空白页的所述物理块(下称空白物理块)的个数进行计数;
(b)如果所述空白物理块的个数小于某一第一阈值,则选择所述物理块中的源;
(c)选择属于所述源物理块的所述启用页面作为源页面,以及大体尽可能多的其上写入了所述新数据的所述页面;
(d)使用所述读和写部件,复制所述源全面上的数据到所述空白页面上;
(e)使用所述页禁用部件使所述源页面禁用;
(f)选择不包括所述启用页面的所述物理块,作为删除目标物理块;
以及
(g)使用所述删除部件执行数据的删除,用来仅在选择所述删除目标物理块时,删除目标物理块。
2.(删除)
3.按照权利要求1所述的按块擦除存储系统,其特征在于:
当所述写部件写新数据时,所述合并控制部件
(A)禁止所述写部件写入新数据,以及在所述空白物理块的个数小于第二阈值时,选择所述源物理块(这里所述第二阈值小于所述第一阈值);
(B)复制属于所述源物理块的启用页面上的所有的数据到属于一个所述物理块而不同于所述源物理块的所述空白页面上;和
(C)使用所述删除部件删除所述源物理块中的数据。
4.按照权利要求1直到3,按块擦除存储系统进而包含一个用于存储所述物理块的地址和属于该物理块的禁用页面的数量的列表的存储器。
5.按照权利要求1的按块擦除存储系统,其特征在于:
(A)属于每个所述分开的物理块的所述页面的一个预定的数量被分配给一个区域;
(B)所述读部件从属于所述同样区域的多个启用页面并行地读取数据;
(C)所述写部件在属于所述同样区域的多个所述空白页面上并行地写入数据;
(D)所述页禁用部件使属于所述同样区域的所有的所述启用页面成为禁用。
6.按照权力要求1的按块擦除存储系统,其特征在于:
所述块闪存储系统包含两个或更多按块擦除存储器;和
至少两个所述读部件,所述写部件,所述删除部件,所述页禁用部件,和所述合并控制部件对所述各个按块擦除存储器相互并行地操作。
7.一种合并存储在由包含多个页面的物理块组成的按块擦除存储器中数据项的方法,页面具有(a)一个固定的存储容量和(b)三个状态,即,空白的,启用的,和禁用的状态,该方法包括以下步骤:
当把新数据写入所述按块擦除存储器中时,
(A)计算只包括所述空白页面的所述物理块的数量;
(B)比较该计数值和第一阈值;
(C)在所述计数值小于该第一阈值的情况下,执行新数据的写入和获得所述写目标页面的数量;
(D)在所述物理块中选择源;
(E)选择属于所述源物理块的所述启用页面作为源页面,以及大体尽可能多的其上写入了所述新数据的所述页面;
(F)把所述源页面的数据复制到所述空白页面上;
(G)使所述源页面禁用;
(H)选择不包含所述启用页面的所述物理块作为删除目标物理块;和
(I)仅在删除了选择的目标物理块时,在所述删除目标物理块中删除数据。
8.(删除)
9.一种合并存储在如权利要求7所述的按块擦除存储器中存储的数据项的方法,其特征在于,它包含下述步骤:
(A)将所述计数值与小于所述第一阈值的一个第二阈值进行比较;
(B)当所述计数值小于所述第二阈值时,禁止写入所述新数据;
(C)选择所有属于所述源物理块的所述启用的页面的数据,作为源页面;
(D)把所述源页面的数据复制到属于不同于所述源物理块的所述物理块的所述空白页面上;以及
(E)删除所述源物理块中的数据。
10.按照权利要求7到9之一的合并按块擦除存储器中的数据的方法,其特征在于,选择所述源物理块的步骤包括参照所述物理块的地址和属于该物理块的所述禁用页面的数量的列表的子步骤。

Claims (10)

1.一种按块擦除存储系统,其特征在于包括:
(A)一个由多个包含多个页面的物理块组成的按块擦除存储系统,页面具有(a)固定的存储容量和(b)三种状态,即,空白的,启用的,和禁用的状态;
(B)一个地址转换部件,用于转换从外部进入的逻辑地址成为一个与所述页面相应的物理地址;
(C)一个读部件,用于从所述启用页面读取数据;
(D)一个写部件,用于在每个所述空白页面上写入数据;
(E)一个删除部件,用于整体地删除在每个所述物理块中的数据;
(F)一个页禁用部件,用于使所述启用的页面成为禁用;
(G)一个合并控制部件,用于(a)在所述物理块中选择源,和(b)使用所述读和写部件,复制属于所述源物理块的所述启用的预定数量页面上的数据到所述空白页面上;
2.按照权利要求1的按块擦除存储系统,其特征在于:
当所述写部件写新数据时,所述合并控制部件
(A)计算仅包含所述空白页面的所述物理块的数量;
(B)当获得的计数值等于或小于第一阈值时,选择所述源物理块;
(C)作为源页面,选择所述启用页面(a)属于所述源物理块和(b)至少,和其上写入所述新数据的所述页面一样多;
(D)复制所述源页面上的数据到所述空白页面上;
(E)使用所述页禁用部件使所述源页面禁用;和
(F)使用所述删除部件对不包含所述启用页面的物理块的数据实行删除。
3.按照权利要求1的按块擦除存储系统,其特征在于:
当所述写部件写新数据时,所述合并控制部件
(A)计算只包含所述空白页面的所述物理块的数量;
(B)当获得的计数值等于或小于第二阈值时,禁止所述写部件写入新数据并且选择所述源物理块;
(C)复制属于所述源物理块的启用页面上的所有的数据到属于一个所述物理块而不同于所述源物理块的所述空白页面上;和
(D)使用所述删除部件删除所述源物理块中的数据。
4.按照权利要求1直到3,按块擦除存储系统进而包含一个用于存储所述物理块的地址和属于该物理块的禁用页面的数量的列表的存储器。
5.按照权利要求1的按块擦除存储系统,其特征在于:
(A)属于每个所述分开的物理块的所述页面的一个预定的数量被分配给一个区域;
(B)所述读部件从属于所述同样区域的多个启用页面并行地读取数据;
(C)所述写部件在属于所述同样区域的多个所述空白页面上并行地写入数据;
(D)所述页禁用部件使属于所述同样区域的所有的所述启用页面成为禁用。
6.按照权力要求1的按块擦除存储系统,其特征在于:
所述块闪存储系统包含两个或更多按块擦除存储器;和
至少两个所述读部件,所述写部件,所述删除部件,所述页禁用部件,和所述合并控制部件对所述各个按块擦除存储器相互并行地操作。
7.一种合并存储在由包含多个页面的物理块组成的按块擦除存储器中数据项的方法,页面具有(a)一个固定的存储容量和(b)三个状态,即,空白的,启用的,和禁用的状态,该方法包括以下步骤:
(A)选择在所述物理块中的源;
(B)复制属于所述源物理块的预定数量的所述启用页面上的数据到所述空白页面;和
(C)删除每一个所述物理块中的数据。
8.一种合并存储在由包含多个页面的多个物理块组成的按块擦除存储器中的数据项的方法,页面具有(a)一个固定的存储容量和(b)三个状态,即,空白的,启用的,和禁用的状态,该方法包括以下步骤:
(A)计算只包括所述空白页面的所述物理块的数量;
(B)比较该计数值和第一阈值;
(C)在所述计数值等于或小于该第一阈值的情况下,执行新数据的写入和获得所述写目标页面的数量;
(D)在所述物理块中选择源;
(E)选择,作为源页面,所述启用页面(a)属于所述源物理块,并且(b)至少,和其上写入所述新数据的所述页面一样多;
(F)复制所述源页面上的数据到所述空白页面上;
(G)使所述源页面禁用;
(H)选择不包含所述启用页面的所述物理块作为删除目标物理块;和
(I)在所述删除目标物理块中删除数据。
9.一种合并存储在由包含多个页面的多个物理块组成的按块擦除存储器中的数据项的方法,页面具有(a)一个固定的存储容量和(b)三个状态,即,空白的,启用的,和禁用的状态,该方法包括以下步骤:
(A)计算只包括所述空白页面的所述物理块的数量;
(B)比较所述计数值和第二阈值;
(C)在所述计数值等于或小于第二阈值的情况下,禁止新数据写入;
(D)在所述物理块中选择源;
(E)作为源页面,选择属于所述源物理块的所述启用页面的所有数据项;
(F)复制在所述源页面上的数据项到属于所述物理块但不同于所述源物理块的所述空白页面上;和
(G)删除所述源物理块中的数据。
10.按照权利要求7到9之一的该合并存储在按块擦除存储器中的数据的方法,该选择所述源物理块的步骤包括参照所述物理块的地址和属于该物理块的所述禁用页面的数量的列表的子步骤。
CNB028149815A 2001-07-27 2002-07-23 用于合并存贮的数据项的按块擦除存储系统和方法 Expired - Fee Related CN1278243C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP228497/2001 2001-07-27
JP2001228497A JP4812192B2 (ja) 2001-07-27 2001-07-27 フラッシュメモリ装置、及び、それに記憶されたデータのマージ方法

Publications (2)

Publication Number Publication Date
CN1537277A true CN1537277A (zh) 2004-10-13
CN1278243C CN1278243C (zh) 2006-10-04

Family

ID=19060999

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028149815A Expired - Fee Related CN1278243C (zh) 2001-07-27 2002-07-23 用于合并存贮的数据项的按块擦除存储系统和方法

Country Status (8)

Country Link
US (1) US7039781B2 (zh)
EP (1) EP1413959A4 (zh)
JP (1) JP4812192B2 (zh)
KR (1) KR20040023643A (zh)
CN (1) CN1278243C (zh)
CA (1) CA2452441A1 (zh)
TW (1) TW573250B (zh)
WO (1) WO2003012647A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233498A (zh) * 2005-08-03 2008-07-30 桑迪士克股份有限公司 快闪存储器中利用直接数据文件存储的数据操作
CN101840375A (zh) * 2009-03-11 2010-09-22 株式会社东芝 半导体存储装置
CN101281492B (zh) * 2007-04-04 2011-02-02 扬智科技股份有限公司 恢复闪存的对照表的方法
CN103425598A (zh) * 2012-05-18 2013-12-04 慧荣科技股份有限公司 数据储存装置和快闪存储器的区块管理方法
CN105573661A (zh) * 2014-10-15 2016-05-11 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
CN106648443A (zh) * 2015-10-30 2017-05-10 群联电子股份有限公司 有效数据合并方法、存储器控制器与存储器存储装置

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257824B2 (ja) * 2002-07-03 2009-04-22 シャープ株式会社 半導体記憶装置
US7571287B2 (en) 2003-03-13 2009-08-04 Marvell World Trade Ltd. Multiport memory architecture, devices and systems including the same, and methods of using the same
JP4563715B2 (ja) * 2003-04-29 2010-10-13 三星電子株式会社 パーシャルコピーバック動作モードを有するフラッシュメモリ装置
US8161225B2 (en) * 2003-08-06 2012-04-17 Panasonic Corporation Semiconductor memory card, access device and method
CN100349138C (zh) * 2003-08-08 2007-11-14 倚天资讯股份有限公司 非挥发性存储器存取系统及其循环使用存取空间方法
EP2157505A1 (en) * 2003-09-18 2010-02-24 Panasonic Corporation Semiconductor memory card, semiconductor memory control apparatus and semiconductor memory control method
US7350044B2 (en) * 2004-01-30 2008-03-25 Micron Technology, Inc. Data move method and apparatus
US7490283B2 (en) 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
KR100568115B1 (ko) 2004-06-30 2006-04-05 삼성전자주식회사 점진적 머지 방법 및 그것을 이용한 메모리 시스템
DE102004040296B3 (de) 2004-08-19 2006-03-02 Giesecke & Devrient Gmbh Schreiben von Daten in einen nichtflüchtigen Speicher eines tragbaren Datenträgers
JP4192129B2 (ja) * 2004-09-13 2008-12-03 株式会社東芝 メモリ管理装置
KR100664933B1 (ko) * 2004-12-15 2007-01-04 삼성전자주식회사 비휘발성 저장장치에 멀티미디어 데이터를 블록 단위로저장하는 방법 및 장치
US7849381B2 (en) * 2004-12-21 2010-12-07 Sandisk Corporation Method for copying data in reprogrammable non-volatile memory
US7409473B2 (en) * 2004-12-21 2008-08-05 Sandisk Corporation Off-chip data relocation
US8122193B2 (en) 2004-12-21 2012-02-21 Samsung Electronics Co., Ltd. Storage device and user device including the same
KR100684887B1 (ko) * 2005-02-04 2007-02-20 삼성전자주식회사 플래시 메모리를 포함한 데이터 저장 장치 및 그것의 머지방법
JP2006252137A (ja) * 2005-03-10 2006-09-21 Matsushita Electric Ind Co Ltd 不揮発性記憶装置の最適化方法
EP1712985A1 (en) * 2005-04-15 2006-10-18 Deutsche Thomson-Brandt Gmbh Method and system for storing logical data blocks into flash-blocks in multiple non-volatile memories which are connected to at least one common data I/O bus
JP5617873B2 (ja) * 2005-06-06 2014-11-05 ソニー株式会社 記憶装置
US7242623B2 (en) * 2005-07-12 2007-07-10 Infineon Technologies Flash Gmbh & Co. Kg Non-volatile memory cell device, programming element and method for programming data into a plurality of non-volatile memory cells
JP2007188552A (ja) * 2006-01-11 2007-07-26 Sharp Corp 半導体記憶装置
KR100849221B1 (ko) 2006-10-19 2008-07-31 삼성전자주식회사 비휘발성 메모리의 관리 방법 및 비휘발성 메모리 기반의장치
KR100825802B1 (ko) 2007-02-13 2008-04-29 삼성전자주식회사 기입 데이터의 논리적 페이지보다 이전 논리적 페이지들을가지는 데이터들을 데이터 블록으로부터 복사하는 불휘발성메모리 장치의 데이터 기입 방법
US20100318723A1 (en) * 2007-02-23 2010-12-16 Masahiro Nakanishi Memory controller, nonvolatile memory device, and nonvolatile memory system
EP1988548B1 (fr) * 2007-05-02 2010-08-25 Stmicroelectronics Sa Mémoire non volatile à écriture rapide
KR101336258B1 (ko) 2007-05-29 2013-12-03 삼성전자 주식회사 비휘발성 메모리의 데이터 처리 장치 및 방법
WO2009001514A1 (ja) * 2007-06-22 2008-12-31 Panasonic Corporation メモリコントローラ、不揮発性記憶装置、ファイルシステム、不揮発性記憶システム、データ書き込み方法及びデータ書き込みプログラム
US8234425B1 (en) 2007-06-27 2012-07-31 Marvell International Ltd. Arbiter module
US7949817B1 (en) 2007-07-31 2011-05-24 Marvell International Ltd. Adaptive bus profiler
TWI381383B (zh) * 2007-11-14 2013-01-01 Netac Technology Co Ltd 快閃記憶體的資料儲存方法
JP4675985B2 (ja) 2008-03-01 2011-04-27 株式会社東芝 メモリシステム
US8131915B1 (en) 2008-04-11 2012-03-06 Marvell Intentional Ltd. Modifying or overwriting data stored in flash memory
US8683085B1 (en) 2008-05-06 2014-03-25 Marvell International Ltd. USB interface configurable for host or device mode
JP4461187B1 (ja) * 2008-12-24 2010-05-12 株式会社東芝 不揮発性半導体メモリドライブ装置、情報処理装置および不揮発性半導体メモリドライブ装置における記憶領域の管理方法
TWI402747B (zh) * 2009-02-17 2013-07-21 E Ten Information Sys Co Ltd 合併資料的方法及其電子裝置與電腦程式產品
US8423710B1 (en) 2009-03-23 2013-04-16 Marvell International Ltd. Sequential writes to flash memory
US8213236B1 (en) 2009-04-21 2012-07-03 Marvell International Ltd. Flash memory
TWI455133B (zh) 2009-05-26 2014-10-01 Silicon Motion Inc 用來管理一快閃記憶體的複數個區塊之方法以及相關之記憶裝置及其控制器
US8102705B2 (en) 2009-06-05 2012-01-24 Sandisk Technologies Inc. Structure and method for shuffling data within non-volatile memory devices
US8027195B2 (en) * 2009-06-05 2011-09-27 SanDisk Technologies, Inc. Folding data stored in binary format into multi-state format within non-volatile memory devices
US20110002169A1 (en) 2009-07-06 2011-01-06 Yan Li Bad Column Management with Bit Information in Non-Volatile Memory Systems
US8468294B2 (en) * 2009-12-18 2013-06-18 Sandisk Technologies Inc. Non-volatile memory with multi-gear control using on-chip folding of data
US8144512B2 (en) * 2009-12-18 2012-03-27 Sandisk Technologies Inc. Data transfer flows for on-chip folding
US8725935B2 (en) 2009-12-18 2014-05-13 Sandisk Technologies Inc. Balanced performance for on-chip folding of non-volatile memories
US8688922B1 (en) 2010-03-11 2014-04-01 Marvell International Ltd Hardware-supported memory management
JP5404483B2 (ja) * 2010-03-17 2014-01-29 株式会社東芝 メモリシステム
US8756394B1 (en) 2010-07-07 2014-06-17 Marvell International Ltd. Multi-dimension memory timing tuner
KR101734200B1 (ko) * 2010-12-03 2017-05-11 삼성전자주식회사 적응적 머지를 수행하는 메모리 시스템 및 그것의 데이터 쓰기 방법
TWI553654B (zh) * 2010-12-16 2016-10-11 群聯電子股份有限公司 資料管理方法、記憶體控制器與記憶體儲存裝置
US9342446B2 (en) 2011-03-29 2016-05-17 SanDisk Technologies, Inc. Non-volatile memory system allowing reverse eviction of data updates to non-volatile binary cache
US9396106B2 (en) * 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
JP5801158B2 (ja) * 2011-10-21 2015-10-28 ラピスセミコンダクタ株式会社 Ram記憶装置
TWI447646B (zh) * 2011-11-18 2014-08-01 Asmedia Technology Inc 資料傳輸裝置及多個指令的整合方法
US8924636B2 (en) 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
JP2013174975A (ja) 2012-02-23 2013-09-05 Toshiba Corp メモリシステムとそのデータ書き込み方法
US8842473B2 (en) 2012-03-15 2014-09-23 Sandisk Technologies Inc. Techniques for accessing column selecting shift register with skipped entries in non-volatile memories
US8681548B2 (en) 2012-05-03 2014-03-25 Sandisk Technologies Inc. Column redundancy circuitry for non-volatile memory
KR101997572B1 (ko) * 2012-06-01 2019-07-09 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 쓰기 방법
KR102147359B1 (ko) 2012-06-29 2020-08-24 삼성전자 주식회사 비휘발성 메모리 장치의 관리 방법 및 비휘발성 메모리 장치
US8897080B2 (en) 2012-09-28 2014-11-25 Sandisk Technologies Inc. Variable rate serial to parallel shift register
US9490035B2 (en) 2012-09-28 2016-11-08 SanDisk Technologies, Inc. Centralized variable rate serializer and deserializer for bad column management
US9076506B2 (en) 2012-09-28 2015-07-07 Sandisk Technologies Inc. Variable rate parallel to serial shift register
CN104331266B (zh) * 2014-10-22 2018-04-27 安徽皖通邮电股份有限公司 一种实现任意数据位宽转换的方法和装置
US9934872B2 (en) 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
KR102282952B1 (ko) 2014-12-15 2021-07-30 삼성전자주식회사 스토리지 장치의 동작 방법
KR102211868B1 (ko) 2014-12-15 2021-02-04 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US9224502B1 (en) 2015-01-14 2015-12-29 Sandisk Technologies Inc. Techniques for detection and treating memory hole to local interconnect marginality defects
US10032524B2 (en) 2015-02-09 2018-07-24 Sandisk Technologies Llc Techniques for determining local interconnect defects
US9564219B2 (en) 2015-04-08 2017-02-07 Sandisk Technologies Llc Current based detection and recording of memory hole-interconnect spacing defects
US9269446B1 (en) 2015-04-08 2016-02-23 Sandisk Technologies Inc. Methods to improve programming of slow cells
TWI620115B (zh) * 2015-06-17 2018-04-01 旺宏電子股份有限公司 用於寫入資料的方法及設備與儲存媒體
US10546644B2 (en) * 2017-12-29 2020-01-28 Gigadevice Semiconductor (Beijing) Inc. NAND flash memory and method for destroying information from the NAND flash memory
US11747978B2 (en) 2019-07-23 2023-09-05 International Business Machines Corporation Data compaction in distributed storage system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3407317B2 (ja) * 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
JPH06222985A (ja) * 1993-01-26 1994-08-12 Oki Electric Ind Co Ltd メモリ制御装置
US5717953A (en) * 1993-04-16 1998-02-10 Sony Corporation Information recording device and information transfer system using a high-speed buffer for recording in parallel on a low-speed recording medium
JPH06301601A (ja) 1993-04-16 1994-10-28 Sony Corp 情報記録装置及び情報転送装置
JP3215237B2 (ja) * 1993-10-01 2001-10-02 富士通株式会社 記憶装置および記憶装置の書き込み/消去方法
JPH07219720A (ja) * 1993-10-01 1995-08-18 Hitachi Maxell Ltd 半導体メモリ装置ならびにその制御方法
JPH0997207A (ja) * 1995-09-28 1997-04-08 Canon Inc フラッシュrom管理方法及び装置及びコンピュータ制御装置
US5933847A (en) * 1995-09-28 1999-08-03 Canon Kabushiki Kaisha Selecting erase method based on type of power supply for flash EEPROM
JP3702515B2 (ja) * 1995-12-04 2005-10-05 富士通株式会社 フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット
JPH10124384A (ja) * 1996-08-28 1998-05-15 Toshiba Corp 不揮発性半導体メモリの制御方法
US6418506B1 (en) * 1996-12-31 2002-07-09 Intel Corporation Integrated circuit memory and method for transferring data using a volatile memory to buffer data for a nonvolatile memory array
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
JP3534585B2 (ja) * 1997-10-21 2004-06-07 株式会社日立製作所 フラッシュメモリを複数使用した外部記憶装置のデータ記憶制御方法及び装置
US6622199B1 (en) * 1999-07-02 2003-09-16 Qualcomm Incorporated Method for minimizing data relocation overhead in flash based file systems

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101233498A (zh) * 2005-08-03 2008-07-30 桑迪士克股份有限公司 快闪存储器中利用直接数据文件存储的数据操作
CN101233498B (zh) * 2005-08-03 2014-03-12 桑迪士克科技公司 快闪存储器中利用直接数据文件存储的数据操作
CN101281492B (zh) * 2007-04-04 2011-02-02 扬智科技股份有限公司 恢复闪存的对照表的方法
CN101840375A (zh) * 2009-03-11 2010-09-22 株式会社东芝 半导体存储装置
CN103425598A (zh) * 2012-05-18 2013-12-04 慧荣科技股份有限公司 数据储存装置和快闪存储器的区块管理方法
CN103425598B (zh) * 2012-05-18 2017-04-19 慧荣科技股份有限公司 数据储存装置和快闪存储器的区块管理方法
CN105573661A (zh) * 2014-10-15 2016-05-11 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
CN105573661B (zh) * 2014-10-15 2018-11-09 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
CN106648443A (zh) * 2015-10-30 2017-05-10 群联电子股份有限公司 有效数据合并方法、存储器控制器与存储器存储装置
CN106648443B (zh) * 2015-10-30 2019-06-25 群联电子股份有限公司 有效数据合并方法、存储器控制器与存储器存储装置

Also Published As

Publication number Publication date
US7039781B2 (en) 2006-05-02
KR20040023643A (ko) 2004-03-18
CA2452441A1 (en) 2003-02-13
EP1413959A1 (en) 2004-04-28
JP4812192B2 (ja) 2011-11-09
CN1278243C (zh) 2006-10-04
US20040193774A1 (en) 2004-09-30
EP1413959A4 (en) 2007-10-10
WO2003012647A1 (fr) 2003-02-13
JP2003044351A (ja) 2003-02-14
TW573250B (en) 2004-01-21

Similar Documents

Publication Publication Date Title
CN1278243C (zh) 用于合并存贮的数据项的按块擦除存储系统和方法
CN1315057C (zh) 重映射闪速存储器的方法
CN1249585C (zh) 闪速存储器系统
CN1295706C (zh) 非易失存储器、记录装置和记录方法
CN1249586C (zh) 闪速存储器系统
CN1922571A (zh) 数据运行编程
CN1276358C (zh) 用于存储设备的地址转换单元
CN1295622C (zh) 地址映射方法和映射信息管理方法及其闪速存储器
CN1205553C (zh) 分优先级访问外部装置的设备
CN1304960C (zh) 用于实现文件的写入时复制的方法和系统
CN1879092A (zh) 高速缓冲存储器及其控制方法
CN1306414C (zh) 闪速存储器和闪速存储器的映射控制设备和方法
CN1516835A (zh) 数据存储装置
US20110087832A1 (en) Wear leveling in storage devices based on flash memories and related circuit, system, and method
CN1493026A (zh) 存储装置及利用此存储装置的记录再生装置
CN1947100A (zh) 非易失性存储系统、非易失性存储装置、存储控制器、存取装置以及非易失性存储装置的控制方法
CN1416574A (zh) 半导体存储器件
CN1601654A (zh) 半导体非易失性存储器装置
CN101661431B (zh) 用于快闪存储器的区块管理方法、快闪储存系统及控制器
CN1366633A (zh) 盘式存储装置、数据预读方法以及记录媒体
CN1652088A (zh) 用于闪速存储器的数据管理设备和方法
CN1297905C (zh) 高速缓存控制器、高速缓存控制方法以及计算机系统
CN1491418A (zh) 半导体存储器以及其动作模式的输入方法
CN101409108B (zh) 平均磨损方法及使用此方法的控制器
CN1767068A (zh) 非易失性存储器装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTELLECTUAL PROPERTY BRIDGE NO. 1 CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140207

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20140207

Address after: Tokyo, Japan

Patentee after: GODO KAISHA IP BRIDGE 1

Address before: Japan's Osaka kamato City

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20140723

EXPY Termination of patent right or utility model