TWI553654B - 資料管理方法、記憶體控制器與記憶體儲存裝置 - Google Patents

Description

資料管理方法、記憶體控制器與記憶體儲存裝置

本發明是有關於一種資料管理方法，且特別是有關於一種用於寫入資料至可複寫式非揮發性記憶體之實體區塊的資料管理方法及使用此方法的記憶體控制器與記憶體儲存裝置。

數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於可攜式電子產品，例如筆記型電腦。固態硬碟就是一種以快閃記憶體作為儲存媒體的儲存裝置。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。

快閃記憶體模組的記憶體子模組具有多個實體單元，每一實體單元是由一個或多個實體區塊(physical block)所組成，且每一實體區塊具有多個實體頁面(physical page)，其中在實體區塊中 寫入資料時必須依據實體頁面的順序依序地寫入資料。此外，已被寫入資料之實體頁面並需先被抹除後才能再次用於寫入資料。特別是，實體區塊為抹除之最小單位，並且實體頁面為程式化(亦稱寫入)的最小單元。因此，在快閃記憶體模組的管理中，實體單元會被區分為資料區與閒置區。

資料區的實體單元是用以儲存主機系統所儲存之資料。具體來說，記憶體儲存裝置中的記憶體管理電路會將主機系統所存取的邏輯存取位址轉換為邏輯單元的邏輯頁面並且將邏輯單元的邏輯頁面映射至資料區的實體單元的實體頁面。也就是說，快閃記憶體模組的管理上資料區的實體單元是被視為已被使用之實體單元(例如，已儲存主機系統所寫入的資料)。例如，記憶體管理電路會使用邏輯單元-實體單元映射表來記載邏輯單元與資料區的實體單元的映射關係，其中邏輯單元中的邏輯頁面是依序地對應所映射之實體單元的實體頁面。

閒置區的實體單元是用以輪替資料區中的實體單元。具體來說，如上所述，已寫入資料的實體區塊必須被抹除後才可再次用於寫入資料，因此，閒置區的實體單元是被設計用於寫入更新資料以替換映射邏輯單元的實體單元。基此，在閒置區中的實體單元為空或可使用的實體單元，即無記錄資料或標記為已沒用的無效資料。

也就是說，資料區與閒置區的實體單元是以輪替方式來映射邏輯單元，以儲存主機系統所寫入的資料。例如，記憶體儲 存裝置的記憶體管理電路會從閒置區中提取一個或多個實體單元作為輪替的實體單元，並且當主機系統欲寫入更新資料的邏輯存取位址是對應某一邏輯單元的某一邏輯頁面時，記憶體儲存裝置的記憶體管理電路會將此更新資料寫入至輪替的實體單元的實體頁面中。

此外，記憶體管理電路會在所寫入的實體頁面的冗餘區中記錄此實體頁面儲存某一邏輯頁面的更新資料，並且在資料區中原先映射此邏輯頁面的實體頁面會被標記為無效。特別是，倘若在閒置區中可用的實體單元的數目少於一預設門檻值時，在執行寫入指令時記憶體管理電路必須進行資料合併(Merge)程序，以避免閒置區的實體單元被耗盡(exhaust)。具體來說，在資料合併程序中，記憶體管理電路會從閒置區中提取一個空的實體單元，將在輪替的實體單元以及資料區的實體單元中屬於同一個邏輯單元的有效資料複製至所提取的實體單元中，由此所儲存資料皆為無效資料的輪替實體單元與資料區中的實體單元就可被抹除並關聯至閒置區。

因快閃記憶體製程上的進步，使得每一實體區塊的實體頁面的設計容量有變大的趨勢。以現行的快閃記憶體為例，其每一實體頁面的容量多為8千位元組(Kilobyte；KB)。然而，主機系統傳送至儲存裝置的寫入資料通常是以4KB為單位，故每當主機系統寫入一筆4KB的資料至實體單元的某一8KB的實體頁面時，被寫入4KB資料的實體頁面就會有另外的4KB空間沒有被使用 到，而造成實體單元之儲存空間的浪費。

本發明提供一種資料管理方法、記憶體控制器與記憶體儲存裝置，其能夠在實體單元的同一個實體頁面中寫入兩筆對應至不同邏輯頁面的更新資料，以提高全域隨機實體單元之儲存空間的使用效率。

本發明範例實施例提出一種資料管理方法，用於管理寫入至一可複寫式非揮發性記憶體模組的資料，其中此可複寫式非揮發性記憶體模組具有多個實體單元，並且每一實體單元具有多個實體頁面。本資料管理方法包括配置多個邏輯單元以映射部分實體單元。本資料管理方法也包括建立邏輯單元-實體單元映射表以記錄邏輯單元與部分實體單元之間的映射關係。本資料管理方法也包括接收至少兩筆更新資料，其中此至少兩筆更新資料對應上述邏輯頁面之中的不同邏輯頁面。資料管理方法還包括從上述實體單元中提取一個實體單元。本資料管理方法更包括將上述的至少兩筆更新資料寫入至所提取的實體單元的同一個實體頁面。

在本發明之一實施例中，被寫入上述的至少兩筆更新資料的實體頁面包括第一記錄區、第二記錄區、第三記錄區以及第四記錄區。第一記錄區及第二記錄區用以記錄上述的至少兩筆更新資料之中的第一筆更新資料，第三記錄區及第四記錄區用以記錄上述的至少兩筆更新資料之中的第二筆更新資料。

在本發明之一實施例中，上述之第一筆更新資料所對應的邏輯存取位址被記錄於第一記錄區，第二筆更新資料所對應的邏輯存取位址的第一部份被記錄於第二記錄區，第二筆更新資料所對應的邏輯存取位址的第二部份被記錄於第三記錄區。

在本發明之一實施例中，上述之第一記錄區另記錄第一筆更新資料的偏移(offset)及遮罩(mask)，而第四記錄區另記錄第二筆更新資料的偏移及遮罩。

在本發明之一實施例中，上述被寫入至少兩筆更新資料的實體頁面包括第一記錄區及第二記錄區。第一記錄區用以記錄上述至少兩筆更新資料之中的第一筆更新資料，而第二記錄區用以記錄上述至少兩筆更新資料之中的第二筆更新資料。

在本發明之一實施例中，上述第一筆更新資料所對應的邏輯存取位址以及第二筆更新資料所對應的邏輯存取位址都被記錄於第一記錄區。

在本發明之一實施例中，上述被提取的實體單元為一全域隨機實體單元。

本發明範例實施例提出一種記憶體控制器，用於管理一可複寫式非揮發性記憶體模組，其中此可複寫式非揮發性記憶體模組具有多個實體單元，而每一該些實體單元具有多個實體頁面。本記憶體控制器包括主機介面、記憶體介面與記憶體管理電路。主機介面用以耦接至主機系統，並且記憶體介面用以耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至此主機介 面與此記憶體介面，並且用以配置多個邏輯單元以映射部分實體單元，並且建立邏輯單元-實體單元映射表以記錄邏輯單元與部分實體單元之間的一映射關係。記憶體管理電路更用以接收至少兩筆更新資料，而上述的至少兩筆更新資料對應上述邏輯頁面之中的不同邏輯頁面。記憶體管理電路更用以從上述實體單元中提取實體單元。記憶體管理電路更用以將上述的至少兩筆更新資料寫入至所提取的實體單元的同一個實體頁面。

本發明範例實施例提出一種記憶體儲存裝置，其包括連接器、可複寫式非揮發性記憶體模組與記憶體控制器。可複寫式非揮發性記憶體模組具有多個實體單元。記憶體控制器耦接至此可複寫式非揮發性記憶體模組與此連接器，並且用以配置多個邏輯單元以映射部分實體單元，並且建立邏輯單元-實體單元映射表以記錄邏輯單元與部分實體單元之間的映射關係。記憶體控制器更用以自主機系統接收至少兩筆更新資料，而此至少兩筆更新資料對應上述邏輯頁面之中的不同邏輯頁面。記憶體控制器更用以從上述實體單元中提取實體單元。記憶體控制器更用以將上述的至少兩筆更新資料寫入至所提取的實體單元的同一個實體頁面。

基於上述，本發明範例實施例能夠在實體單元的同一個實體頁面中寫入兩筆對應至不同邏輯頁面的更新資料，以提高實體單元之儲存空間的使用效率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

1000‧‧‧主機系統

1100‧‧‧電腦

1102‧‧‧微處理器

1104‧‧‧隨機存取記憶體

1106‧‧‧輸入/輸出裝置

1108‧‧‧系統匯流排

1110‧‧‧資料傳輸介面

1202‧‧‧滑鼠

1204‧‧‧鍵盤

1206‧‧‧顯示器

1208‧‧‧印表機

1212‧‧‧隨身碟

1214‧‧‧記憶卡

1216‧‧‧固態硬碟

1310‧‧‧數位相機

1312‧‧‧SD卡

1314‧‧‧MMC卡

1316‧‧‧記憶棒

1318‧‧‧CF卡

1320‧‧‧嵌入式儲存裝置

100‧‧‧記憶體儲存裝置

102‧‧‧連接器

104‧‧‧記憶體控制器

106‧‧‧可複寫式非揮發性記憶體模組

202‧‧‧記憶體管理電路

204‧‧‧主機介面

206‧‧‧記憶體介面

252‧‧‧緩衝記憶體

254‧‧‧電源管理電路

256‧‧‧錯誤檢查與校正電路

410‧‧‧第一記憶體子模組

420‧‧‧第二記憶體子模組

410a‧‧‧資料匯流排

420a‧‧‧資料匯流排

410(0)~410(N)、420(0)~420(N)‧‧‧實體區塊

430‧‧‧實體頁面

432、440‧‧‧第一記錄區

434、450‧‧‧第二記錄區

460‧‧‧第三記錄區

470‧‧‧第四記錄區

480、480’‧‧‧資料位元區

490、490’‧‧‧冗餘位元區

502‧‧‧系統區

504‧‧‧資料區

506‧‧‧閒置區

508‧‧‧取代區

610(0)~610(S-1)‧‧‧實體單元

710(0)~710(H)‧‧‧邏輯單元

S702~S710‧‧‧資料管理方法的步驟

ID0~ID19‧‧‧初始資料

UD1~UD15‧‧‧更新資料

圖1A是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置。

圖1B是根據本發明範例實施例所繪示的電腦、輸入/輸出裝置與記憶體儲存裝置的示意圖。

圖1C是根據本發明另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

圖3是根據本發明第一範例實施例所繪示之記憶體控制器的概要方塊圖。

圖4A是根據本發明第一範例實施例所繪示之可複寫式非揮發性記憶體模組的概要方塊圖。

圖4B是根據本發明第一範例實施例所繪示之實體區塊之實體頁面的範例示意圖。

圖4C是根據本發明另一範例實施例所繪示之實體區塊之實體頁面的範例示意圖。

圖4D是根據本發明另一範例實施例所繪示之實體區塊之實體頁面的範例示意圖。

圖5A與圖5B是根據本發明第一範例實施例所繪示之管理實體區塊的範例示意圖。

圖6A~6I是根據本發明第一範例實施例所繪示寫入資料的範例示意圖。

圖6J與6K是根據本發明第一範例實施例所繪示寫入資料與執行資料合併程序的範例示意圖。

圖7是根據本發明第一範例實施例所繪示的資料管理方法的流程圖。

為了能夠提高實體單元之儲存空間的使用效率，本發明提出一種資料管理方法，其將兩筆對應至不同邏輯存取位址的更新資料寫入至實體單元的同一個實體頁面中。以下將以數個範例實施例來詳細地描述本發明。

[第一範例實施例]

一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。

圖1A是根據本發明第一範例實施例所繪示的主機系統與記憶體儲存裝置。

請參照圖1A，主機系統1000一般包括電腦1100與輸入/輸出(input/output,I/O)裝置1106。電腦1100包括微處理器1102、隨機存取記憶體(random access memory,RAM)1104、系統匯流排 1108與資料傳輸介面1110。輸入/輸出裝置1106包括如圖1B的滑鼠1202、鍵盤1204、顯示器1206與印表機1208。必須瞭解的是，圖1B所示的裝置非限制輸入/輸出裝置1106，輸入/輸出裝置1106可更包括其他裝置。

在本發明實施例中，記憶體儲存裝置100是透過資料傳輸介面1110與主機系統1000的其他元件耦接。藉由微處理器1102、隨機存取記憶體1104與輸入/輸出裝置1106的運作可將資料寫入至記憶體儲存裝置100或從記憶體儲存裝置100中讀取資料。例如，記憶體儲存裝置100可以是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟(Solid State Drive,SSD)1216等的可複寫式非揮發性記憶體儲存裝置。

一般而言，主機系統1000為可實質地與記憶體儲存裝置100配合以儲存資料的任意系統。雖然在本範例實施例中，主機系統1000是以電腦系統來作說明，然而，在本發明另一範例實施例中主機系統1000可以是數位相機、攝影機、通信裝置、音訊播放器或視訊播放器等系統。例如，在主機系統為數位相機(攝影機)1310時，可複寫式非揮發性記憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置1320(如圖1C所示)。嵌入式儲存裝置1320包括嵌入式多媒體卡(Embedded MMC,eMMC)。值得一提的是，嵌入式多媒體卡是直接耦接於主機系統的基板上。

圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊圖。

請參照圖2，記憶體儲存裝置100包括連接器102、記憶體控制器104與可複寫式非揮發性記憶體模組106。

在本範例實施例中，連接器102是相容於序列先進附件(Serial Advanced Technology Attachment,SATA)標準。然而，必須瞭解的是，本發明不限於此，連接器102亦可以是符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers,IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express,PCI Express)標準、通用序列匯流排(Universal Serial Bus,USB)標準、安全數位(Secure Digital,SD)介面標準、記憶棒(Memory Stick,MS)介面標準、多媒體儲存卡(Multi Media Card,MMC)介面標準、小型快閃(Compact Flash,CF)介面標準、整合式驅動電子介面(Integrated Device Electronics,IDE)標準或其他適合的標準。

記憶體控制器104用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統1000的指令在可複寫式非揮發性記憶體模組106中進行資料的寫入、讀取與抹除等運作。在本範例實施例中，記憶體控制器104用以根據本發明範例實施例的資料管理方法來管理儲存於可複寫式非揮發性記憶體模組106的資料。根據本發明範例實施例的資料管理方法將於以下配合圖式作詳細說明。

可複寫式非揮發性記憶體模組106是耦接至記憶體控制器104，並且用以儲存主機系統1000所寫入之資料。在本範例實 施例中，可複寫式非揮發性記憶體模組106為多層記憶胞(Multi Level Cell,MLC)NAND快閃記憶體模組。然而，本發明不限於此，可複寫式非揮發性記憶體模組106亦可是單層記憶胞(Single Level Cell,SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他具有相同特性的記憶體模組。

圖3是根據本發明第一範例實施例所繪示之記憶體控制器的概要方塊圖。

請參照圖3，記憶體控制器104包括記憶體管理電路202、主機介面204與記憶體介面206。

記憶體管理電路202用以控制記憶體控制器104的整體運作。具體來說，記憶體管理電路202具有多個控制指令，並且在記憶體儲存裝置100運作時，此些控制指令會被執行以根據本範例實施例的資料管理方法來管理儲存於可複寫式非揮發性記憶體模組106中的資料。

在本範例實施例中，記憶體管理電路202的控制指令是以韌體型式來實作。例如，記憶體管理電路202具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置100運作時，此些控制指令會由微處理器單元來執行以完成根據本發明範例實施例的資料管理方法。

在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組 106的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路202具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼段，並且當記憶體控制器104被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組106中之控制指令載入至記憶體管理電路202的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以執行本發明範例實施例的資料管理方法。此外，在本發明另一範例實施例中，記憶體管理電路202的控制指令亦可以一硬體型式來實作。

主機介面204是耦接至記憶體管理電路202並且用以接收與識別主機系統1000所傳送的指令與資料。也就是說，主機系統1000所傳送的指令與資料會透過主機介面204來傳送至記憶體管理電路202。在本範例實施例中，主機介面204是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面204亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、MS標準、MMC標準、CF標準、IDE標準或其他適合的資料傳輸標準。

記憶體介面206是耦接至記憶體管理電路202並且用以存取可複寫式非揮發性記憶體模組106。也就是說，欲寫入至可複寫式非揮發性記憶體模組106的資料會經由記憶體介面206轉換為可複寫式非揮發性記憶體模組106所能接受的格式。

在本發明一範例實施例中，記憶體控制器104還包括緩 衝記憶體252。緩衝記憶體252是耦接至記憶體管理電路202並且用以暫存來自於主機系統1000的資料與指令或來自於可複寫式非揮發性記憶體模組106的資料。

在本發明一範例實施例中，記憶體控制器104還包括電源管理電路254。電源管理電路254是耦接至記憶體管理電路202並且用以控制記憶體儲存裝置100的電源。

在本發明一範例實施例中，記憶體控制器104還包括錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦接至記憶體管理電路202並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路202從主機系統1000中接收到寫入指令時，錯誤檢查與校正電路256會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)，並且記憶體管理電路202會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組106中。之後，當記憶體管理電路202從可複寫式非揮發性記憶體模組106中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。

圖4A是根據本發明第一範例實施例所繪示之可複寫式非揮發性記憶體模組的概要方塊圖。

請參照圖4A，可複寫式非揮發性記憶體模組106包括第一記憶體子模組410與第二記憶體子模組420。例如，第一記憶體 子模組410與第二記憶體子模組420分別地為記憶體晶粒(die)。第一記憶體子模組410具有實體區塊410(0)~410(N)並且第二記憶體子模組420具有實體區塊420(0)~420(N)。例如，第一記憶體子模組410與第二記憶體子模組420是分別地透過獨立的資料匯流排410a與資料匯流排420a耦接至記憶體控制器104。然而，必須瞭解的是，在本發明另一範例實施例中，第一記憶體子模組410與第二記憶體子模組420亦可僅透過1個資料匯流排與記憶體控制器104耦接。第一記憶體子模組410與第二記憶體子模組420的每一實體區塊分別具有複數個實體頁面，並且每一實體頁面具有至少一實體扇區(sector)，其中屬於同一個實體區塊之實體頁面可被獨立地寫入且被同時地抹除。例如，每一實體區塊是由128個實體頁面所組成，並且每一實體頁面具有16個實體扇區。也就是說，在每一實體扇區為512位元組(byte)的例子中，每一實體頁面的容量為8千位元組(Kilobyte,KB)。然而，必須瞭解的是，本發明不限於此，每一實體區塊是可由64個實體頁面、256個實體頁面或其他任意個實體頁面所組成。

更詳細來說，實體區塊為抹除之最小單位。亦即，每一實體區塊含有最小數目之一併被抹除之記憶胞。實體頁面為程式化的最小單元。即，實體頁面為寫入資料的最小單元。然而，必須瞭解的是，在本發明另一範例實施例中，寫入資料的最小單位亦可以是實體扇區或其他大小。

值得一提的是，雖然本發明範例實施例是以包括2個記 憶體子模組的可複寫式非揮發性記憶體模組106為例來描述，但本發明不限於此。例如，在本發明另一範例實施例中，可複寫式非揮發性記憶體模組106包括4個或8個記憶體子模組。

圖4B是根據本發明第一範例實施例所繪示之實體區塊之實體頁面的範例示意圖。圖4C、圖4D分別是根據本發明不同範例實施例所繪示之實體區塊之實體頁面的範例示意圖。

請參照圖4B，每一個實體區塊410(0)~410(N)及420(0)~420(N)都有複數個實體頁面430。在本實施例中，每一個實體頁面430的容量為8KB，並且包括資料位元區480與冗餘位元區490。資料位元區480用以儲存使用者資料，而冗餘位元區490用以儲存對應的實體頁面430的相關系統資料。上述系統的資料，舉例來說，可包括錯誤檢查與校正碼(Error Checking and Correcting Code,ECC Code)以及使用者資料所對應的邏輯存取位址、偏移(Offset)和遮罩(Mask)。

必須瞭解的，在本發明的其他實施例中，實體頁面430的儲存資料的配置方式不一定得如圖4B所配置的方式，而可為其他的配置方式。舉例來說，如圖4C所示，在本發明一範例實施例中，每一個實體頁面430進一步地被區分為第一記錄區432以及第二記錄區434。第一記錄區432和第二記錄區434可分別儲存4KB的資料。其中，同一個實體頁面430的第一記錄區432及第二記錄區434所儲存的資料可以對應至同一個邏輯頁面也可以對應至兩個不同的邏輯頁面。其中，對應至兩個不同的邏輯頁面的 資料可一起寫入至同一個實體頁面430。

另外，必須瞭解的，每一個實體頁面430除了可被區分為兩個記錄區之外，在本發明其他實施例中，每一個實體頁面430可以被區分更多的記錄區。例如：每一個實體頁面430被區分為三個、四個或更多個記錄區，並可儲存兩個或更多個對應於不同的邏輯頁面的資料。其中，對應至多個不同的邏輯頁面的資料可一起寫入至同一個實體頁面430。

在本發明一實施例中，實體頁面430被分為數個記錄區，而每個記錄區各包含有位元區及冗餘位元區。請參照圖4D，實體頁面430被區分為第一記錄區440、第二記錄區450、第三記錄區460和第四記錄區470。其中，第一記錄區440、第二記錄區450、第三記錄區460以及第四記錄區470各具有資料位元區480’與冗餘位元區490’。每一個資料位元區480’用以儲存2KB的使用者資料，而四個冗餘位元區490’用以儲存所對應的實體頁面430的相關系統資料，例如：錯誤檢查與校正碼(ECC Code)、邏輯存取位址、偏移(Offset)及遮罩(Mask)。

圖5A與圖5B是根據本發明第一範例實施例所繪示之管理實體區塊的範例示意圖。

請參照圖5A，記憶體控制器104的記憶體管理電路202會將實體區塊410(0)~410-(N)與實體區塊420(0)~420(N)邏輯地分組為資料區502、閒置區504、系統區506與取代區508。

邏輯上屬於資料區502與閒置區504的實體區塊是用以 儲存來自於主機系統1000的資料。具體來說，資料區502的實體區塊是被視為已儲存資料的實體區塊，而閒置區504的實體區塊是用以替換資料區502的實體區塊。也就是說，當從主機系統1000接收到寫入指令與欲寫入之資料時，記憶體管理電路202會從閒置區504中提取實體區塊，並且將資料寫入至所提取的實體區塊中，以替換資料區502的實體區塊。

邏輯上屬於系統區506的實體區塊是用以記錄系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組的製造商與型號、可複寫式非揮發性記憶體模組的實體區塊數、每一實體區塊的實體頁面數等。

邏輯上屬於取代區508中的實體區塊是用於壞實體區塊取代程序，以取代損壞的實體區塊。具體來說，倘若取代區508中仍存有正常之實體區塊並且資料區502的實體區塊損壞時，記憶體管理電路202會從取代區508中提取正常的實體區塊來更換損壞的實體區塊。必須瞭解的是，在本範例實施例中，記憶體管理電路202是以取代區508中屬於第一記憶體子模組410的正常實體區塊來取代第一記憶體子模組410中的壞實體區塊，並且以取代區508中屬於第二記憶體子模組420的正常實體區塊來取代第二記憶體子模組420中的壞實體區塊，由此使得記憶體管理電路202在執行寫入指令時仍同時利用資料匯流排410a與資料匯流排420a來以平行方式寫入資料。

請參照圖5B，記憶體管理電路202會將資料區502與閒 置區504的實體區塊410(0)~410(S-1)與實體區塊420(0)~420(S-1)分組為多個實體單元，並且以實體單元為單位來管理實體區塊。例如，實體區塊410(0)~410(S-1)與實體區塊420(0)~420(S-1)會被配對以分組為實體單元610(0)~610(S-1)。在本範例實施例中，每一實體單元是由分別屬於不同之記憶體子模組的2個實體區塊所組成。然而，必須瞭解的是，本發明不限於此。在另一範例實施例中，每一實體單元可由一個實體區塊所組成。也就是說，記憶體管理電路202是以每一實體區塊為單位進行管理。或者，在另一範例實施例中，每一實體單元亦可由同一記憶體子模組或不同記憶體子模組中的至少一個實體區塊所組成。

此外，記憶體管理電路202會配置邏輯單元710(0)~710(H)以映射資料區502的實體單元，其中每一邏輯單元具有多個邏輯頁面以依序地映射對應之實體單元的實體頁面，並且每一邏輯頁面具有多個邏輯扇區以映射對應之實體頁面的實體扇區。在本範例實施例中，記憶體管理電路202會維護邏輯單元-實體單元映射表(logical unit-physical unit mapping table)以記錄邏輯單元710(0)~710(H)與資料區504的實體單元的映射關係。例如，當主機系統1000欲存取某一邏輯存取位址時，記憶體管理電路202可將主機系統1000所存取的邏輯存取位址轉換為對應的邏輯單元、邏輯頁面或邏輯扇區，並且透過邏輯單元-實體單元映射表於對應的實體單元的實體頁面中存取資料。

在本範例實施例中，記憶體管理電路202會從閒置區504 中提取實體單元作為全域隨機(Global Random)實體單元，並且將包含於來自主機系統1000之寫入指令中的資料(亦稱為更新資料)寫入至全域隨機實體單元中。在本範例實施例中，記憶體管理電路202可將分別對應於不同邏輯頁面之資料儲存在全域隨機實體單元的同一實體頁面。必須瞭解地的是，上述被提取的實體單元雖然被當作全域隨機實體單元在使用，然本發明並不以此為限。詳言之，記憶體管理電路202亦可從系統區502、資料區504或取代區508提取一個實體單元，並將上述所接收的更新資料寫入至所提取的實體單元的同一個實體頁面中。

具體來說，當記憶體儲存裝置100從主機系統1000接收到寫入指令時，來自於主機系統1000之寫入指令中的資料可被依序地寫入至全域隨機實體單元中。並且，當此全域隨機實體單元已被寫滿時，記憶體管理電路202會再從閒置區504中提取實體單元作為另一個全域隨機實體單元，以繼續寫入對應來自於主機系統1000之寫入指令的更新資料。直到作為全域隨機實體單元的實體單元的數目已到達一上限值時，記憶體管理電路202會執行資料合併程序，以使儲存於全域隨機實體單元中的資料成為無效資料，並且之後將所儲存之資料皆為無效資料之全域隨機實體單元關聯回閒置區504。

圖6A~6K是根據本發明第一範例實施例所繪示寫入資料的範例示意圖。

為方便說明，在此假設資料區502具有5個實體單元， 閒置區504具有4個實體單元，每一實體單元具有4個實體頁面，欲寫入至每一實體單元的資料必須依照實體頁面的順序來被寫入，並且作為全域隨機實體單元之實體單元數的上限值為3。

請參照圖、6A，在記憶體儲存裝置100的初始狀態中，邏輯單元710(0)~710(4)的邏輯頁面可依序地映射資料區502的實體單元610(0)~610(4)的實體頁面，並且閒置區504具有實體單元610(5)~610(8)。也就是說，記憶體管理電路202會在邏輯單元-實體單元映射表中記錄邏輯單元710(0)~710(4)與實體單元610(0)~610(4)之間的映射關係，並且將實體單元610(0)~610(4)的實體頁面視為已儲存屬於邏輯單元710(0)~710(4)的邏輯頁面的資料(即，初始資料ID0~ID19)。必須瞭解的是，在記憶體儲存裝置100剛出廠時，初始資料ID0~ID19可能為空資料。此外，記憶體管理電路202會記錄閒置區504中可用的實體單元610(5)~610(8)。

請參照圖6B，記憶體管理電路202要更新邏輯單元710(0)的第1個邏輯頁面以及邏輯單元710(1)的第0個邏輯頁面的部分資料，其中邏輯單元710(0)的第1個邏輯頁面被更新的資料為UD1，而邏輯單元710(1)的第0個邏輯頁面被更新的資料為UD2。上述兩筆更新資料UD1和UD2分別為不同邏輯頁面的更新資料，故對應至不同的邏輯存取位址，且每一筆更新資料UD1或UD2的資料量都不大於4KB，故兩筆更新資料UD1和UD2的總資料量不會大於單一個實體頁面的容量(即8KB)，而可被一起寫入至同一個實體頁面。更新資料UD1和UD2在被寫入至非揮發性記憶體 模組106之前，記憶體管理電路202會將更新資料UD1和UD2暫存在緩衝記憶體252。之後，記憶體管理電路202會從閒置區504中提取實體單元610(5)作為第一個全域隨機實體單元，並且下達程式化指令，以將暫存於緩衝記憶體252的更新資料UD1和UD2一起寫入至實體單元610(5)的第0個實體頁面。

請參照圖6C，接續圖6B，記憶體管理電路202另更新邏輯單元710(2)的第1個邏輯頁面以及第2個邏輯頁面的部分資料，其更新資料分別為UD3和UD4。其中上述兩筆更新資料UD3和UD4分別為不同邏輯頁面的更新資料，故對應至不同的邏輯存取位址。此外，每一筆更新資料UD3或UD4的資料量也都不大於4KB，故記憶體管理電路202會先將更新資料UD3和UD4暫存在緩衝記憶體252，之後再將暫存於緩衝記憶體252的更新資料UD3和UD4一起寫入至實體單元610(5)的第1個實體頁面。

請參照圖6D，接續圖6C，記憶體管理電路202另更新邏輯單元710(0)的第2個邏輯頁面，其更新資料為UD5。其中更新資料UD5大於4KB且不大於8KB，故記憶體管理電路202會將更新資料UD5單獨地寫入至實體單元610(5)的第2個實體頁面。

請參照圖6E，接續圖6D，記憶體管理電路202另更新邏輯單元710(2)的第3個邏輯頁面以及邏輯單元710(1)的第3個邏輯頁面的部分資料，其更新資料分別為UD6和UD7。其中上述兩筆更新資料UD6和UD7分別為不同邏輯頁面的更新資料，故對應至不同的邏輯存取位址。此外，每一筆更新資料UD6或UD7的資 料量也都不大於4KB，故記憶體管理電路202會先將更新資料UD6和UD7暫存在緩衝記憶體252，之後再將暫存於緩衝記憶體252的更新資料UD6和UD7一起寫入至實體單元610(5)的第3個實體頁面。

請參照圖6F，接續圖6D，記憶體管理電路202另更新邏輯單元710(2)的第0個邏輯頁面，其更新資料為UD8，且更新資料UD8大於4KB且不大於8KB。由於第一個全域隨機實體單元610(5)已無儲存空間，因此，記憶體管理電路202會從閒置區504中提取實體單元610(6)作為第二個全域隨機實體單元並且下達程式化指令以將此更新資料UD8單獨地寫入至實體單元610(6)的第0個實體頁面。

請參照圖6G，接續圖6F，記憶體管理電路202另更新邏輯單元710(4)的第2個邏輯頁面，其更新資料為UD9。其中更新資料UD9大於4KB且不大於8KB，故記憶體管理電路202會單獨地將更新資料UD9寫入至實體單元610(6)的第1個實體頁面。

請參照圖6H，接續圖6G，記憶體管理電路202另更新邏輯單元710(3)的第2個及第3個邏輯頁面的部分資料，其更新資料分別為UD10和UD11。其中上述兩筆更新資料UD10和UD11分別為不同邏輯頁面的更新資料，故對應至不同的邏輯存取位址。此外，每一筆更新資料UD10或UD11的資料量都不大於4KB，故記憶體管理電路202會先將更新資料UD10和UD11暫存在緩衝記憶體252，之後再將暫存於緩衝記憶體252的更新資料UD10和 UD11一起寫入至實體單元610(6)的第2個實體頁面。

請參照圖6I，接續圖6H，記憶體管理電路202另更新邏輯單元710(3)的第1個邏輯頁面以及邏輯單元710(4)的第1個邏輯頁面的部分資料，其更新資料分別為UD12和UD13。其中上述兩筆更新資料UD12和UD13分別為不同邏輯頁面的更新資料，故對應至不同的邏輯存取位址。此外，每一筆更新資料UD12或UD13的資料量都不大於4KB，故記憶體管理電路202會先將更新資料UD12和UD13暫存在緩衝記憶體252，之後再將暫存於緩衝記憶體252的更新資料UD12和UD13一起寫入至實體單元610(6)的第3個實體頁面。

以此類推，記憶體管理電路202會依序地將主機系統1000欲儲存的資料寫入至全域隨機實體單元中。特別是，當全域隨機實體單元的數目達到3時，記憶體管理電路202會在執行寫入指令時一併執行資料合併程序，以防止閒置區504的實體單元被用盡。

圖6J與6K是根據本發明第一範例實施例所繪示寫入資料與執行資料合併程序的範例示意圖。

請參照圖6J，接續圖6I，記憶體管理電路202另更新邏輯單元710(0)的第3個邏輯頁面以及邏輯單元710(4)的第3個邏輯頁面的部分資料，其更新資料分別為UD14和UD15。由於第二個全域隨機實體單元610(6)已無儲存空間，因此，記憶體管理電路202會從閒置區504中提取實體單元610(7)作為第三個全域隨 機實體單元並且下達程式化指令以將此更新資料UD14和UD15一起寫入至實體單元610(7)的第0個實體頁面。特別是，由於作為全域隨機實體單元的數目已達到3，因此，記憶體管理電路202在執行圖6J所示之寫入運作後會執行資料合併程序。也就是說，在此例子中，在執行此次寫入指令期間，記憶體管理電路202會一併執行資料合併程序。

請參照圖6K，假設記憶體管理電路202選擇邏輯單元710(0)來進行資料合併時，記憶體管理電路202會識別邏輯單元710(0)是映射實體單元610(0)，從閒置區504提取實體單元610(8)，並且將實體單元610(0)以及全域隨機實體單元中屬於邏輯單元710(0)的有效資料複製到實體單元610(8)中。具體來說，記憶體管理電路202會將實體單元610(0)中的資料ID0寫入至實體單元610(8)的第0個實體頁面中。之後，記憶體管理電路202再將實體單元610(5)中的更新資料UD1連同實體單元610(0)的第1個實體頁面中未被更新的資料(即資料ID1中未被更新資料UD1所更新的其餘資料)一起寫入至實體單元610(8)的第1個實體頁面中。再者，記憶體管理電路202還會將實體單元610(5)中的更新資料UD5連同實體單元610(0)的第2個實體頁面中未被更新的資料(即資料ID2中未被更新資料UD5所更新的其餘資料)一起寫入至實體單元610(8)的第2個實體頁面中。此外，記憶體管理電路202還會將實體單元610(7)中的更新資料UD14連同實體單元610(0)的第3個實體頁面中未被更新的資料(即資料ID3中未被更 新資料UD14所更新的其餘資料)一起寫入至實體單元610(8)的第3個實體頁面中。記憶體管理電路202還會將實體單元610(5)及610(7)中用以儲存更新資料UD1、UD5和UD14的空間標示為無效(如斜線所示)。之後，記憶體管理電路202會對實體單元610(0)執行抹除運作，在邏輯單元-實體單元映射表中將邏輯單元710(0)重新映射至實體單元610(8)，並且將實體單元610(0)關聯至閒置區504。

例如，當執行下一個寫入指令時，記憶體管理電路202會對邏輯單元710(1)執行資料合併程序，並且之後再執行下一個寫入指令時，記憶體管理電路202會對邏輯單元710(2)執行資料合併程序。因此，在實體單元610(7)的儲存空間被填滿之前，實體單元610(5)中的資料皆會成為無效資料。基此，記憶體管理電路202可對實體單元610(5)執行抹除運作並將抹除後之實體單元610(5)關聯回閒置區504。

基此，根據上述運作，記憶體管理電路202可持續將已儲存無效資料的實體單元關聯回閒置區504並且從閒置區504中提取實體單元作為全域隨機實體單元。

圖7是根據本發明第一範例實施例所繪示的資料管理方法的流程圖。

請參照圖7，在步驟S702中，記憶體管理電路202將非揮發性記憶體模組106的實體單元至少分組為資料區502與閒置區504。接著，在步驟S704中，記憶體管理電路202配置多個邏 輯單元以映射資料區502的實體單元，並建立邏輯單元-實體單元映射表以記錄邏輯單元與資料區502的實體單元之間的映射關係。然後，在步驟S706中，記憶體管理電路202接收至少兩筆更新資料，其中上述至少兩筆更新資料對應不同的邏輯存取位址。此外，所接收的至少兩筆更新資料例如可暫存至緩衝記憶體252。接著，在步驟S708中，記憶體管理電路202從閒置區504中提取實體單元。被提取的實體單元例如可作為全域隨機實體單元。之後，在步驟S710中，記憶體管理電路202將上述暫存於緩衝記憶體252的至少兩筆更新資料寫入至所提取的實體單元的同一個實體頁面。

在本發明第一範例實施例中，實體頁面430的資料結構如圖4B所示，其中上述至少兩筆更新資料會被寫入同一個實體頁面430的資料位元區480，而上述至少兩筆更新資料所對應的邏輯存取位址會被寫入同一實體頁面430的冗餘位元區490。此外，在本發明一實施例中，上述至少兩筆更新資料所對應的偏移(offset)及遮罩(mask)也會被寫入同一實體頁面430的冗餘位元區490。其中，上述的偏移是指已更新資料的扇區之起始位址相對於此邏輯頁面之邏輯存取位址的距離，而遮罩是指從已更新資料的扇區之起始位址開始哪些資料已被更新。因此，記憶體管理電路202可藉由儲存在冗餘位元區490的邏輯存取位址、偏移及遮罩，來判斷所對應的邏輯頁面中的哪些資料已被更新。

[第二範例實施例]

本發明第二範例實施例的記憶體儲存裝置與主機系統本質上是相同於第一範例實施例的記憶體儲存裝置與主機系統，其中差異之處在於第二範例實施例的實體頁面430的資料結構係如圖4C所示，其中每一個實體頁面430被區分為第一記錄區432以及第二記錄區434。第一記錄區432和第二記錄區434可分別儲存4KB的資料。其中，同一個實體頁面430的第一記錄區432及第二記錄區434所儲存的資料可以對應至同一個邏輯頁面也可以對應至兩個不同的邏輯頁面。其中，對應至兩個不同的邏輯頁面的資料可一起寫入至同一個實體頁面430。更進一步地說，上述至少兩筆更新資料會分別被寫入第一記錄區432及第二記錄區434，其中第一記錄區432用以記錄上述至少兩筆更新資料之中的第一筆更新資料，而第二記錄區432用以記錄上述至少兩筆更新資料之中的第二筆更新資料。此外，第一記錄區432及第二記錄區434還可分別記錄第一筆更新資料及第上筆更新資料所對應的邏輯存取位址、偏移及遮罩，以供記憶體管理電路202判斷第一筆更新資料及第二筆更新資料所分別對應的邏輯頁面中的哪些資料已被更新。此外，在本發明一實施例中，上述第一筆更新資料和第二筆更新資料分別被記錄於第一記錄區432及第二記錄區434，且第一筆更新資料所對應的邏輯存取位址以及第二筆更新資料所對應的邏輯存取位址都被記錄於第一記錄區432，而第二記錄區434則不記錄第二筆更新資料所對應的邏輯存取位址。

[第三範例實施例]

本發明第三範例實施例的記憶體儲存裝置與主機系統本質上是相同於第一範例實施例的記憶體儲存裝置與主機系統，其中差異之處在於第三範例實施例的實體頁面430的資料結構係如圖4D所示，其中每一個實體頁面430被區分為第一記錄區440、第二記錄區450、第三記錄區460和第四記錄區470，而第一記錄區440、第二記錄區450、第三記錄區460以及第四記錄區470各具有資料位元區480’與冗餘位元區490’。在本實施例中，第一記錄區440、第二記錄區450、第三記錄區460和第四記錄區470的冗餘位元區490’除了記錄錯誤檢查與校正碼(ECC Code)之外，還可分別再記錄8個位元組(8Byte)、2個位元組(2Byte)、2個位元組(2Byte)及2個位元組(2Byte)的系統資料，如圖4D所示。此外，在本實施例中，每一筆更新資料所對應的邏輯存取位址可用4個位元組(4Byte)來表示，而每一筆更新資料所對應的偏移及遮罩都可用1個位元組(1Byte)來表示。其中上述至少兩筆更新資料之中的第一筆更新資料所對應的邏輯存取位址被記錄於第一記錄區440的冗餘位元區490’，而上述至少兩筆更新資料之中的第二筆更新資料所對應的邏輯存取位址的第一部份(例如：前兩個位元組)被記錄於第二記錄區450的冗餘位元區490’，且第二筆更新資料所對應的邏輯存取位址的第二部份(例如：後兩個位元組)被記錄於第三記錄區460的冗餘位元區490’。此外，第一記錄區440的冗餘位元區490’另記錄上述第一筆更新資料的偏移及遮罩，而第四記錄區的冗餘位元區490’另記錄上述第二筆更新資料 的偏移及遮罩。因此，記憶體管理電路202可藉由儲存在各冗餘位元區490’的邏輯存取位址、偏移及遮罩，來判斷所對應的邏輯頁面中的哪些資料已被更新。必須瞭解的是，上述至少兩筆更新資料所對應的邏輯存取位址、偏移及遮罩被儲存在實體頁面430的哪一個冗餘位元區490’並不此以為限，並可視個別的需要做調整。

綜上所述，本發明範例實施例的資料管理方法能夠在實體單元的同一個實體頁面中寫入兩筆對應至不同邏輯存取位址的更新資料，以提高實體單元之儲存空間的使用效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

S702~S710‧‧‧資料管理方法的步驟

Claims (20)

1. 一種資料管理方法，用於管理一主機系統寫入至一可複寫式非揮發性記憶體模組的資料，其中該可複寫式非揮發性記憶體模組具有多個實體單元，而每一該些實體單元具有多個實體頁面，該資料管理方法包括：從該主機系統接收對應多個邏輯存取位址之中的不同邏輯存取位址的至少兩筆更新資料，其中該至少兩筆更新資料是對應多個邏輯頁面之中的不同邏輯頁面；從該些實體單元之中提取一實體單元；以及將該至少兩筆更新資料寫入至所提取的該實體單元的同一個實體頁面，其中該至少兩筆更新資料的每一筆更新資料的大小是不大於4千位元組。
2. 如申請專利範圍第1項所述之資料管理方法，其中該至少兩筆更新資料的每一筆更新資料的大小是4千位元組。
3. 如申請專利範圍第2項所述之資料管理方法，其中該至少兩筆更新資料的每一筆更新資料包括至少一個錯誤檢查與校正碼框。
4. 如申請專利範圍第3項所述之資料管理方法，其中該不同邏輯存取位址是不連續的。
5. 如申請專利範圍第1項所述之資料管理方法，其中儲存該至少兩筆更新資料的該實體頁面包括一第一記錄區及一第二記錄 區，該第一記錄區用以記錄該至少兩筆更新資料之中的一第一筆更新資料，該第二記錄區用以記錄該至少兩筆更新資料之中的一第二筆更新資料。
6. 如申請專利範圍第5項所述之資料管理方法，其中對應的該第一筆更新資料的邏輯存取位址以及對應該第二筆更新資料的邏輯存取位址被記錄於該第一記錄區。
7. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以從該主機系統接收對應多個邏輯存取位址之中的不同邏輯存取位址的至少兩筆更新資料，其中該至少兩筆更新資料是對應多個邏輯頁面之中的不同邏輯頁面，其中該記憶體控制器更用以從該些實體單元之中提取一實體單元，其中該記憶體控制器更用以將該至少兩筆更新資料寫入至所提取的該實體單元的同一個實體頁面，其中該至少兩筆更新資料的每一筆更新資料的大小是不大於4千位元組。
8. 如申請專利範圍第7項所述之記憶體儲存裝置，其中該至少兩筆更新資料的每一筆更新資料的大小是4千位元組。
9. 如申請專利範圍第8項所述之記憶體儲存裝置，其中該至少兩筆更新資料的每一筆更新資料包括至少一個錯誤檢查與校正碼框。
10. 如申請專利範圍第9項所述之記憶體儲存裝置，其中該不同邏輯存取位址是不連續的。
11. 如申請專利範圍第7項所述之記憶體儲存裝置，其中儲存該至少兩筆更新資料的該實體頁面包括一第一記錄區及一第二記錄區，該第一記錄區用以記錄該至少兩筆更新資料之中的一第一筆更新資料，該第二記錄區用以記錄該至少兩筆更新資料之中的一第二筆更新資料。
12. 如申請專利範圍第11項所述之記憶體儲存裝置，其中對應的該第一筆更新資料的邏輯存取位址以及對應該第二筆更新資料的邏輯存取位址被記錄於該第一記錄區。
13. 一種資料管理方法，用於管理一主機系統寫入至一可複寫式非揮發性記憶體模組的資料，其中該可複寫式非揮發性記憶體模組具有多個實體單元，而每一該些實體單元具有多個實體頁面，該資料管理方法包括：從該主機系統接收對應多個邏輯位址之中的一第一邏輯存取位址的一第一更新資料；從該主機系統接收對應該些邏輯位址之中的一第二邏輯存取位址的一第二更新資料；從該些實體單元之中提取一實體單元；以及 將該第一更新資料與該第二更新資料寫入至所提取的該實體單元的同一個實體頁面，其中該第一邏輯存取位址與該第二邏輯存取位址是不同邏輯存取位址，並且該第一邏輯存取位址與該第二邏輯存取位址是對應多個邏輯頁面之中的不同邏輯頁面。
14. 如申請專利範圍第13項所述之資料管理方法，其中該第一更新資料的大小或該第二更新資料的大小是該主機系統寫入資料的單位。
15. 如申請專利範圍第14項所述之資料管理方法，其中該寫入資料的單位不大於4千位元組。
16. 如申請專利範圍第15項所述之資料管理方法，其中該寫入資料的單位是等於4千位元組。
17. 一種記憶體儲存裝置，包括：一連接器，用以耦接至一主機系統；一可複寫式非揮發性記憶體模組，具有多個實體單元；以及一記憶體控制器，耦接至該連接器與該可複寫式非揮發性記憶體模組，其中該記憶體控制器用以從該主機系統接收對應多個邏輯位址之中的一第一邏輯存取位址的一第一更新資料，並且從該主機系統接收對應該些邏輯位址之中的一第二邏輯存取位址的一第二更新資料，其中該記憶體控制器更用以從該些實體單元之中提取一實體 單元，並且將該第一更新資料與該第二更新資料寫入至所提取的該實體單元的同一個實體頁面，其中該第一邏輯存取位址與該第二邏輯存取位址是不同邏輯存取位址，並且該第一邏輯存取位址與該第二邏輯存取位址是對應多個邏輯頁面之中的不同邏輯頁面。
18. 如申請專利範圍第17項所述之記憶體儲存裝置，其中該第一更新資料的大小或該第二更新資料的大小是該主機系統寫入資料的單位。
19. 如申請專利範圍第18項所述之記憶體儲存裝置，其中該寫入資料的單位不大於4千位元組。
20. 如申請專利範圍第19項所述之記憶體儲存裝置，其中該寫入資料的單位是等於4千位元組。