CN1536647A - 一种增加沟槽电容器的电容的方法 - Google Patents

一种增加沟槽电容器的电容的方法 Download PDF

Info

Publication number
CN1536647A
CN1536647A CNA031093973A CN03109397A CN1536647A CN 1536647 A CN1536647 A CN 1536647A CN A031093973 A CNA031093973 A CN A031093973A CN 03109397 A CN03109397 A CN 03109397A CN 1536647 A CN1536647 A CN 1536647A
Authority
CN
China
Prior art keywords
trench capacitor
groove
electric capacity
insulating barrier
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031093973A
Other languages
English (en)
Other versions
CN1309043C (zh
Inventor
吴昌荣
陈逸男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to CNB031093973A priority Critical patent/CN1309043C/zh
Publication of CN1536647A publication Critical patent/CN1536647A/zh
Application granted granted Critical
Publication of CN1309043C publication Critical patent/CN1309043C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种增加沟槽电容器的电容的方法,包括下列步骤:提供一基底;于基底表面形成一垫层结构;于垫层结构上形成一光阻图案,而未被光阻图案所覆盖的区域是定义沟槽的区域;以光阻图案与垫层结构作为蚀刻罩幕,于基底中形成一沟槽;去除光阻图案;于沟槽下部形成一沟槽电容器;于沟槽电容器上方形成一第一绝缘层;于第一绝缘层上方形成一磊晶层衬垫于沟槽侧壁上,以缩小沟槽的开口微距;以及去除未被磊晶层所覆盖的第一绝缘层。

Description

一种增加沟槽电容器的电容的方法
技术领域
本发明是有关于制造半导体集成电路的沟槽电容器的方法,特别是有关于一种增加沟槽电容器的电容的方法。
背景技术
一般而言,目前广泛使用的动态随机存取内存(Dynamic Random AccessMemory;DRAM)中的电容器是由两导电层表面(即电极板)隔着一绝缘物质而构成,该电容器储存电荷的能力是由绝缘物质的厚度、电极板的表面积及绝缘物质的电气性质所决定。随着近年来半导体制程设计皆朝着缩小半导体组件尺寸以提高组件密度的方向发展,内存中记忆胞的基底面积必须不断减少使集成电路能容纳大量记忆胞而提高密度,但同时,记忆胞电容的电极板部分必须有足够的表面积以储存充足的电荷。
然而在尺寸持续地细微化的情况下,动态随机存取内存中的沟槽储存结点电容(trench storage node capacitance)亦随着缩小,因此必须设法增加储存电容以维持内存良好的操作性能。
因此,有必要发展增加储存电容的方法,例如蚀刻半导体基底以扩大沟槽底部以提高表面积而形成一瓶形沟槽电容器(bottle shaped trenchcapacitor),此方法目前已广泛使用于增加DRAM的储存电容。以下就现有的瓶形沟槽的制造方法说明如下。首先,请参阅图1A,先于一硅基底10上形成一垫层(pad layer)12图案,然后以该垫层12图案为蚀刻罩幕,利用干蚀刻方式而于该硅基底10中形成一沟槽14,该沟槽14具有一上部周围部16与一下部周围部18,且其开口微距为13’。
然后,请参阅图1B,例如先沉积一光阻层(未图标)于部分该沟槽14内而覆盖住该沟槽14的下部周围部18。之后,沉积一复晶硅牺牲层20于该沟槽14上部周围部16上,并可延伸至该垫层12上。然后再除去该光阻层(未图标),以及非等向性去除位于该垫层12上方的复晶硅牺牲层20。如此,即形成复晶硅牺牲层20于沟槽14的上部周围部16上。
接着,进行一湿蚀刻制程(亦称wet bottle蚀刻制程),以氨水或稀释氢氟酸溶液(dilute HF solution)等向性蚀刻未被复晶硅牺牲层20保护的沟槽14下侧的硅基底10,而形成类似瓶状的沟槽14的下部周围部22,其微距13大于其上部16的开口微距13’,如图1C所示。
然而上述制程在制作瓶形沟槽时,不易控制沟槽下部的形状,造成制程的不稳定性,增加制程的困难度。
发明内容
有鉴于此,本发明的主要目的在于提供一种增加沟槽电容器的电容的方法,适用于动态随机存取内存的电容器,能够有效地扩大沟槽底部而增加DRAM的储存电容。
本发明的主要特征,是先形成较大开口微距的沟槽来形成沟槽电容器,因而增大电容器电极板的表面积,然后再藉由在电容器上方的沟槽侧壁上形成磊晶层而使沟槽的开口微距缩小,而得到此内存装置所需的沟槽微距。且此磊晶结构与基底的结构相同,不会影响内存装置的电性。而本发明的方法所形成的沟槽亦是瓶形沟槽,但是在形成沟槽时比现有方法更易控制沟槽下部的形状,进而增加制程的稳定性。
本发明提供了一种增加沟槽电容器的电容的方法,包括下列步骤:提供一基底;于该基底表面形成一垫层结构;于该垫层结构上形成一光阻图案,而未被该光阻图案所覆盖的区域是定义该沟槽的区域;以该光阻图案与该垫层结构作为蚀刻罩幕,于该基底中形成一沟槽;去除该光阻图案;于该沟槽下部形成一沟槽电容器;于该沟槽电容器上方形成一第一绝缘层;于该第一绝缘层上方形成一磊晶层衬垫于该沟槽侧壁上,以缩小该沟槽的开口微距;以及去除未被该磊晶层所覆盖的该第一绝缘层。
其中该基底是一P型硅基底、N型硅基底或无掺杂的磊晶硅基底。
其中该第一绝缘层的材质是由高密度电浆式氧化硅所组成。
其中该磊晶层的材质是由P型磊晶硅、N型磊晶硅或无掺杂的磊晶硅所组成。
其中该磊晶层的厚度在100至200埃之间。
其中去除未被该磊晶层所覆盖的该第一绝缘层的方法是使用湿蚀刻法。
本发明还提供了一种增加沟槽电容器的电容的方法,包括:
提供一基底;
于该基底表面形成一垫层结构,其结构包括一垫氧化层与一垫氮化硅层;
于该垫层结构上形成一光阻图案,而未被该光阻图案所覆盖的区域是定义该沟槽的区域,且该区域的开口微距大于一预定的沟槽微距;
以该光阻图案作为罩幕,蚀刻去除未被该光阻图案覆盖的该垫层结构;
以该光阻图案和该垫层结构作为罩幕,蚀刻去除未被该垫层结构覆盖的该基底而形成一沟槽;
去除该光阻图案;
于该沟槽下部形成一沟槽电容器,其结构包括一埋入式电极板、一电容器介电层与一第一导电层,其中该第一导电层是作为该沟槽电容器的另一电极板;
于该沟槽电容器上方、该沟槽侧壁上以及该垫层结构上方沉积一第一绝缘层;
回蚀刻该第一绝缘层以去除该沟槽侧壁上以及该垫层结构上方的该第一绝缘层而使该第一绝缘层位于该沟槽电容器上方;
于该垫层结构上方、该第一绝缘层上方以及该沟槽侧壁上沉积一磊晶层;
回蚀刻该磊晶层以去除该垫层结构上方与该第一绝缘层上方的该磊晶层,以使该磊晶层衬垫于该沟槽侧壁上,以缩小该沟槽的开口微距;以及
去除未被该磊晶层所覆盖的该第一绝缘层。
其中该基底是一P型硅基底、N型硅基底或无掺杂的磊晶硅基底。
其中构成该垫层结构的该垫氧化层是由热氧化法所形成。
其中构成该垫层结构的该垫氮化硅层是由化学气相沉积法所形成。
其中构成该沟槽电容器的该埋入式电极板是一N型的掺杂区。
其中构成该沟槽电容器的该电容器介电层的材质是由氧化硅-氮化硅的叠层结构、或是氧化硅-氮化硅-氧化硅的叠层结构所组成。
其中构成该沟槽电容器的该第一导电层的材质是由掺杂的复晶硅或掺杂的非晶硅所组成。
其中该第一绝缘层的材质是由高密度电浆式氧化硅所组成。
其中该磊晶层的材质是由P型磊晶硅、N型磊晶硅或无掺杂的磊晶硅所组成。
其中该磊晶层的厚度在100至200埃之间。
其中去除未被该磊晶层所覆盖的该第一绝缘层的方法是使用湿蚀刻法。
附图说明
图1A至图1C为显示现有形成瓶形沟槽的方法的制程剖面图
图2A至图2F为根据本发明实施例的增加沟槽电容器的电容的方法的制程剖面图
附图标记说明:
现有部分:
10~硅基底
12~垫层
13~瓶状的沟槽下部周围部微距
13’~沟槽开口微距
14~沟槽
16~沟槽上部周围部
18~沟槽下部周围部
20~复晶硅牺牲层
22~瓶状的沟槽的下部周围部。
本发明部分:
100~基底              102~垫层结构
104~垫氧化层          106~垫氮化硅层
108~光阻图案          110~沟槽
120~第一介电层        122~第一绝缘层
130~埋入式电极板      132~电容器介电层
134~第一导电层        136~沟槽电容器
140~第二绝缘层        142~磊晶层
200~较大的开口微距
200’~此内存装置实际所需的沟槽开口微距
具体实施方式
首先,请参照图2A,提供一基底100,例如是P型硅基底、N型硅基底或磊晶硅基底,于基底100表面形成一垫层结构102,例如此垫层结构102是由垫氧化层104和垫氮化硅层106所构成。此垫层结构102的形成方法例如,先以热氧化法(thermal oxidation)形成厚度大约为100埃的垫氧化层104,其次利用化学气相沉积法(CVD)形成一氮化硅层106于垫氧化层104上。然后,利用微影制程形成一光阻图案108于氮化硅层106上,而未被光阻图案108所覆盖的区域是定义沟槽110的区域,且此沟槽区域的开口微距200比实际上此内存装置所需的沟槽微距200’来的大。且其宽度比沟槽微距200’的宽度大了100至200埃之间。
接着请参照图2B,以光阻图案108作为罩幕,蚀刻去除未被光阻图案108覆盖的垫层结构102。然后,以光阻图案108和垫层结构102作为蚀刻罩幕,蚀刻去除未被垫层结构102覆盖的基底100,而蚀刻出一沟槽110。
接下来于沟槽110的下部形成沟槽电容器136,其结构包括:埋入式电极板(BP)130、顺应性的电容器介电层132与用来作为电极板的第一导电层134。沟槽电容器136的形成方法可用现有的方法实施,如下所述,请参照图2C,先将光阻图案108去除,之后在沟槽110的表面形成一层例如为N型的掺杂的第一介电层120,其材质例如是砷硅玻璃(arsenicsilicate glass,简称ASG),接着于沟槽110中填入一预定深度的光阻材质(未图标),再藉由湿蚀刻移除未为光阻材质覆盖的掺杂的第一介电层120,之后将光阻材质移除,再顺应性沉积一第一绝缘层122,其材质例如是四乙氧基硅酸盐(TEOS),以防止掺杂离子在后续的热制程中扩散至未被掺杂的第一介电层120所覆盖的沟槽110侧壁周围的基底100中,之后经由热制程将掺杂的第一介电层120中的掺杂离子趋入基底100中,而形成例如为N型的掺杂区,以做为埋入式电极板130。
接着请参照图2D,移除第一绝缘层122与掺杂的第一介电层120,之后顺应性沉积电容器介电层132和沉积用来作为电极板的第一导电层134以填满沟槽110。电容器介电层132的材质例如是氧化硅-氮化硅(oxide-nitride,简称ON)的叠层结构、或是氧化硅-氮化硅-氧化硅(oxide-nitride-oxide,简称ONO)的叠层结构,第一导电层134的材质例如是掺杂的复晶硅或掺杂的非晶硅,接着利用化学机械研磨(CMP)法研磨第一导电层134使其平坦化,然后进行回蚀刻制程移除沟槽110上部与垫层结构102上方的第一导电层134与电容器介电层132以于沟槽110下部形成电容器介电层132与电极板。至此,即完成了沟槽电容器136的制程。
接着如图2E所示,顺应性沉积第二绝缘层140,其材质例如是高密度电浆式氧化硅(HD Poxide),然后进行一回蚀刻制程,例如是湿蚀刻制程,使第二绝缘层140形成于沟槽电容器136的上方。第二绝缘层140的功能有二,一是作为沟槽电容器136与后续的磊晶层142之间的绝缘阻隔,另一是沉积磊晶层142于第二绝缘层140之上而不直接沉积于电容器136的上方,可使后续的非等向性回蚀刻制程的蚀刻选择比提高而不易残留磊晶层142于电容器136的上方。然后在叠层结构102上方、第二绝缘层140上方以及沟槽110侧壁上沉积磊晶层142,其材质例如是P型的磊晶硅,或N型的磊晶硅,其厚度在100至200埃之间。接着进行一等向性回蚀刻制程以去除叠层结构102上方与第二绝缘层140上方的磊晶层142,以使磊晶层142衬垫于沟槽110侧壁上。由于在电容器136上方的沟槽110侧壁上形成磊晶层142,沟槽110的开口微距因而由200缩小至200’,此缩小的开口微距200’是此内存装置实际所需的沟槽微距。
最后,如图2F所示,再进行一蚀刻制程,例如是湿蚀刻制程,将未被磊晶层142所覆盖的第二绝缘层140去除。
现有的增加沟槽电容器的电容的方法是先定义沟槽的微距13’后,再利用湿蚀刻法来增大沟槽的下部微距13而增加电容器表面积,而根据本发明的方法,是先形成较大的开口微距200的沟槽110来形成沟槽电容器136,因而增大埋入式电极板130与电极板134的表面积,然后再藉由在电容器136上方的沟槽110侧壁上形成磊晶层142而使沟槽110的开口微距200’缩小,而得到此内存装置实际所需的沟槽微距200’。而本发明的方法与现有技术相比较之下,本发明的方法所形成的沟槽亦是瓶形沟槽,且此磊晶结构与基底的结构相同,不会影响内存装置的电性,而且在形成沟槽时比现有方法更易控制沟槽下部的形状,进而增加制程的稳定性。
虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明,任何熟习此技艺者,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围应当以权利要求书所界定的范围为准。

Claims (17)

1.一种增加沟槽电容器的电容的方法,包括:
提供一基底;
于该基底表面形成一垫层结构;
于该垫层结构上形成一光阻图案,而未被该光阻图案所覆盖的区域是定义该沟槽的区域;
以该光阻图案与该垫层结构作为蚀刻罩幕,于该基底中形成一沟槽;
去除该光阻图案;
于该沟槽下部形成一沟槽电容器;
于该沟槽电容器上方形成一第一绝缘层;
于该第一绝缘层上方形成一磊晶层衬垫于该沟槽侧壁上,以缩小该沟槽的开口微距;以及
去除未被该磊晶层所覆盖的该第一绝缘层。
2.如权利要求1所述的增加沟槽电容器的电容的方法,其中该基底是一P型硅基底、N型硅基底或无掺杂的磊晶硅基底。
3.如权利要求1所述的增加沟槽电容器的电容的方法,其中该第一绝缘层的材质是由高密度电浆式氧化硅所组成。
4.如权利要求1所述的增加沟槽电容器的电容的方法,其中该磊晶层的材质是由P型磊晶硅、N型磊晶硅或无掺杂的磊晶硅所组成。
5.如权利要求1所述的增加沟槽电容器的电容的方法,其中该磊晶层的厚度在100至200埃之间。
6.如权利要求1所述的增加沟槽电容器的电容的方法,其中去除未被该磊晶层所覆盖的该第一绝缘层的方法是使用湿蚀刻法。
7.一种增加沟槽电容器的电容的方法,包括:
提供一基底;
于该基底表面形成一垫层结构,其结构包括一垫氧化层与一垫氮化硅层;
于该垫层结构上形成一光阻图案,而未被该光阻图案所覆盖的区域是定义该沟槽的区域,且该区域的开口微距大于一预定的沟槽微距;
以该光阻图案作为罩幕,蚀刻去除未被该光阻图案覆盖的该垫层结构;
以该光阻图案和该垫层结构作为罩幕,蚀刻去除未被该垫层结构覆盖的该基底而形成一沟槽;
去除该光阻图案;
于该沟槽下部形成一沟槽电容器,其结构包括一埋入式电极板、一电容器介电层与一第一导电层,其中该第一导电层是作为该沟槽电容器的另一电极板;
于该沟槽电容器上方、该沟槽侧壁上以及该垫层结构上方沉积一第一绝缘层;
回蚀刻该第一绝缘层以去除该沟槽侧壁上以及该垫层结构上方的该第一绝缘层而使该第一绝缘层位于该沟槽电容器上方;
于该垫层结构上方、该第一绝缘层上方以及该沟槽侧壁上沉积一磊晶层;
回蚀刻该磊晶层以去除该垫层结构上方与该第一绝缘层上方的该磊晶层,以使该磊晶层衬垫于该沟槽侧壁上,以缩小该沟槽的开口微距;以及
去除未被该磊晶层所覆盖的该第一绝缘层。
8.如权利要求7所述的增加沟槽电容器的电容的方法,其中该基底是一P型硅基底、N型硅基底或无掺杂的磊晶硅基底。
9.如权利要求7所述的增加沟槽电容器的电容的方法,其中构成该垫层结构的该垫氧化层是由热氧化法所形成。
10.如权利要求7所述的增加沟槽电容器的电容的方法,其中构成该垫层结构的该垫氮化硅层是由化学气相沉积法所形成。
11.如权利要求7所述的增加沟槽电容器的电容的方法,其中构成该沟槽电容器的该埋入式电极板是一N型的掺杂区。
12.如权利要求7所述的增加沟槽电容器的电容的方法,其中构成该沟槽电容器的该电容器介电层的材质是由氧化硅-氮化硅的叠层结构、或是氧化硅-氮化硅-氧化硅的叠层结构所组成。
13.如权利要求7所述的增加沟槽电容器的电容的方法,其中构成该沟槽电容器的该第一导电层的材质是由掺杂的复晶硅或掺杂的非晶硅所组成。
14.如权利要求7所述的增加沟槽电容器的电容的方法,其中该第一绝缘层的材质是由高密度电浆式氧化硅所组成。
15.如权利要求7所述的增加沟槽电容器的电容的方法,其中该磊晶层的材质是由P型磊晶硅、N型磊晶硅或无掺杂的磊晶硅所组成。
16.如权利要求7所述的增加沟槽电容器的电容的方法,其中该磊晶层的厚度在100至200埃之间。
17.如权利要求7所述的增加沟槽电容器的电容的方法,其中去除未被该磊晶层所覆盖的该第一绝缘层的方法是使用湿蚀刻法。
CNB031093973A 2003-04-08 2003-04-08 一种增加沟槽电容器的电容的方法 Expired - Lifetime CN1309043C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031093973A CN1309043C (zh) 2003-04-08 2003-04-08 一种增加沟槽电容器的电容的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031093973A CN1309043C (zh) 2003-04-08 2003-04-08 一种增加沟槽电容器的电容的方法

Publications (2)

Publication Number Publication Date
CN1536647A true CN1536647A (zh) 2004-10-13
CN1309043C CN1309043C (zh) 2007-04-04

Family

ID=34319316

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031093973A Expired - Lifetime CN1309043C (zh) 2003-04-08 2003-04-08 一种增加沟槽电容器的电容的方法

Country Status (1)

Country Link
CN (1) CN1309043C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800165B (zh) * 2009-02-11 2011-05-11 中国科学院微电子研究所 一种沟道式电容器的制作方法
CN112310283A (zh) * 2019-07-29 2021-02-02 南亚科技股份有限公司 半导体元件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4650544A (en) * 1985-04-19 1987-03-17 Advanced Micro Devices, Inc. Shallow groove capacitor fabrication method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800165B (zh) * 2009-02-11 2011-05-11 中国科学院微电子研究所 一种沟道式电容器的制作方法
CN112310283A (zh) * 2019-07-29 2021-02-02 南亚科技股份有限公司 半导体元件及其制备方法
CN112310283B (zh) * 2019-07-29 2024-04-19 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
CN1309043C (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
CN1992202A (zh) 半导体器件及其制造方法
CN1877813A (zh) 半导体器件的制造方法
CN1518066A (zh) 半导体器件的电容器底电极及其制造方法
US6989561B2 (en) Trench capacitor structure
CN1835208A (zh) 制造半导体器件的方法
CN1320638C (zh) 半导体基板、形成于其中的半导体电路及其制造方法
CN1310304C (zh) 半导体器件及其制造方法
CN1184690C (zh) 用于存储单元的圆柱形存储电容器及其制造方法
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN1666344A (zh) 氮化物只读存储器存储单元阵列制造方法
CN1309043C (zh) 一种增加沟槽电容器的电容的方法
CN101064283A (zh) 半导体器件的制造方法
CN1290176C (zh) 形成半导体器件接触的方法
CN1788356A (zh) 沟槽存储电容器及其制造方法
CN1172365C (zh) 一种叠层栅快闪存储单元及其制造方法
CN1519910A (zh) 半导体装置的制造方法
CN102034686B (zh) 电容器及其形成方法
CN1324650C (zh) 制造半导体器件中的电容器的方法
CN1277307C (zh) 具有垂直型晶体管与沟槽电容器的存储器装置的制造方法
CN1127135C (zh) 制造水平沟槽电容器和动态随机存取存储单元阵列的方法
CN1237600C (zh) 形成埋层电极板的方法
CN1567571A (zh) 具有几何形状沟槽的沟槽型电容的制程
CN1314106C (zh) 埋入式沟槽电容器及其制造方法
CN1767199A (zh) 动态随机存取存储单元和其阵列、及该阵列的制造方法
CN1290179C (zh) 控制沟槽顶部尺寸的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070404

CX01 Expiry of patent term