CN1497508A - 显示器装置及其控制方法、和投影型显示装置 - Google Patents

显示器装置及其控制方法、和投影型显示装置 Download PDF

Info

Publication number
CN1497508A
CN1497508A CNA031359590A CN03135959A CN1497508A CN 1497508 A CN1497508 A CN 1497508A CN A031359590 A CNA031359590 A CN A031359590A CN 03135959 A CN03135959 A CN 03135959A CN 1497508 A CN1497508 A CN 1497508A
Authority
CN
China
Prior art keywords
phase
signal
shift
pulse
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031359590A
Other languages
English (en)
Other versions
CN1278291C (zh
Inventor
平川孝
和
青木政和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1497508A publication Critical patent/CN1497508A/zh
Application granted granted Critical
Publication of CN1278291C publication Critical patent/CN1278291C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

液晶显示器装置执行反馈处理。逐单元地在像素上写入视频信号，每个单元包括多个像素(例如六个像素)。从RGB液晶面板输出的扫描脉冲被供给到驱动器IC，该驱动器IC向RGB液晶显示面板供给各种定时信号。测量从离开扫描脉冲的最佳状态起的扫描脉冲的延迟量。在取样－和－保持视频信号的脉冲，即脉冲宽度控制时钟脉冲中计算出延迟量。

Description

显示器装置及其控制方法、和投影型显示装置
技术领域
本发明涉及一种显示器装置及控制这种显示器装置的方法、和投影型显示装置，特别涉及，一种在具有像素矩阵的显示器上，在水平方向上一次在多个像素上同时写入视频信号的显示器装置，控制这种显示器装置的方法和引入这种显示器装置的投影型显示装置。
背景技术
使用像素作为显示元件的液晶显示器(LCD)装置一般使用通过利用门极阵列的MOS处理制造的数字信号处理器IC(集成电路)。在进行了数字信号处理器IC的预定的信号处理后，由数字-模拟(D/A)转换器对数字数据进行数字到模拟的转换。然后，通过LCD驱动器，将结果模拟信号供给到液晶显示器(LCD)面板。该LCD面板包括每个像素都包括液晶显示单元的像素矩阵。
因为LCD面板的写入速度不是高到足以逐个连续地在点(像素)上写入输入的视频信号，所以视频信号一般一次被写入到在显示器的水平方向上的多个像素上。在这样的多像素同时写入的液晶显示器装置中，必须将顺序地连续地输入的视频信号转换成一次要在多个像素上写入的并行信号。
例如，一次在六个水平像素上写入视频信号的液晶显示器装置中，顺序输入的视频信号被转换成具有相同定时的与六个像素对应的六个并行视频信号。然后，这六个并行视频信号在六个像素的时间周期内同时被写入到六个信号线上。在视频信号经受取样-和-保持处理时，由LCD驱动器执行这个并行处理。
产生在并行处理中使用的取样-和-保持脉冲，作为与水平同步信号同步的定时信号。传送六个并行视频信号的信号线物理上连接到LCD面板。由定时信号和到LCD面板的显示开始定时信号唯一地确定图像的开始位置。
LCD面板包括一次选择六个信号线的信号线选择开关。这个信号线选择开关一次选择六个信号线，以便一次在六个像素上同时写入视频信号。响应与视频信号同步的连续产生的开关脉冲(写入信号)，来选择信号线选择开关。在连续选择信号线选择开关时，通过选择的信号选择开关，向六个信号线同时传输视频信号。
传输这些信号的信号线的电阻和电容的效应使得开关脉冲和视频信号失真。在没有调节开关脉冲和视频信号之间的相位关系的情况下不能够获得最佳的显示。在开关脉冲和视频信号之间的不适当的相位关系，会将视频信号泄漏到接着六个像素的正向位置前和后的位置，从而出现重影。例如，如果在显示单一垂直线时破坏了相位关系，则该信号垂直线出现在接着六个像素的正向位置(right position)前或后的位置上。
日本未审查专利申请公报No.2002-108299公开的技术是，在不改变图像的中心位置的情况下，以至少点时钟频率的精度，来调节在同时写入视频信号的定时信号，即开关脉冲(写入信号)和视频信号之间的相位关系。根据这项现有技术，定时发生器调节在产生开关脉冲中使用的起基准作用的脉冲信号的相位，使得在不改变图像中心位置的情况下，以至少点时钟频率的精度，来调节在视频信号和开关脉冲之间的相位关系。
在出货前，用于调节在液晶显示器装置上同时写入视频信号的写入信号和视频信号之间的相位关系，现有技术是有效的，但是在出货后，对于调节这个相位关系是无效的。即使在出货前实现了最佳的调节，因为在出货后电路元件受到温度周期变化和时效的影响，由于液晶驱动脉冲的延迟会破坏这个相位关系。没有得到最佳图像。
发明内容
因此，本发明的目的是提供：一种显示器装置，其自动调节由于温度周期变化和时效的影响引起的相位关系的移动，固定地显示出最佳图象；一种控制这种显示器装置的方法；和一种投影型显示装置。
在本发明的一个方面，显示器装置包括：显示器，其具有像素矩阵；相移检测器，用于在写入信号通过该显示器后检测向像素写入视频信号的写入信号的相移量；和控制器，用于基于由相移检测器检测的相移量，在反馈处理过程中调节写入信号的定时，使得相移量变为零。
当在像素上写入视频信号的写入信号通过显示器时，由于温度周期变化和时效的结果，在显示器中电路元件的退化，使得写入信号延迟，并且改变了在写入信号和视频信号之间的相位关系。检测已经通过了该显示器的写入信号中的相移，并基于检测的相移来调节写入信号的定时，使得相移量变为零。因此，自动校正由于相移在写入信号和视频信号之间的相位关系的变化。在不受温度周期变化和时效的影响下，取得最佳显示图像。
附图说明
图1是根据本发明的优选实施例的液晶显示装置的系统的方框图；
图2是LCD面板的内部结构的电路图；
图3是说明开关脉冲发生器的结构的方框图；
图4是说明主时钟、水平开始脉冲、水平时钟脉冲、移位脉冲、脉冲宽度控制时钟脉冲和开关脉冲的关系的定时图；
图5是说明边缘检测器的电路操作的定时图；
图6是说明脉冲发生器的方框图；
图7是说明脉冲发生器的电路操作的定时图；和
图8是说明液晶投影器的结构。
具体实施方式
下面参照附图说明本发明的优选实施例。图1是说明根据本发明的一个优选实施例的显示器装置的方框图。这个显示器装置是使用液晶单元作为显示元件的液晶显示器装置。
如图所示，液晶显示器装置包括：分别用于红(R)、绿(G)和蓝(B)颜色的LCD面板11R、11G和11B；LCD驱动器11；D/V转换器13；数字信号驱动器(DSD)14；A/D转换器15；定时发生器16；锁相环电路(PLL)17；RGB解码器18R、18G和18B；RGB延迟计数器19R、19G和19B；和边缘检测器20。
用于驱动LCD面板11R、11G和11B的驱动控制电路21包括：数字信号驱动器14；定时发生器16；RGB解码器18R、18G和18B；RGB延迟计数器19R、19G和19B；和边缘检测器20。在此优选实施例中假设，驱动控制电路21形成在一个芯片IC中。下面，集成的驱动控制电路21被称为驱动IC21
A/D转换器15将R、G和B模拟视频信号转换成数字视频信号，然后将所述数字视频信号供给到数字信号驱动器14。数字信号驱动器14对视频信号进行信号处理，如包括白色平衡调节和伽马(gamma)校正的标准图像质量调节。D/A转换器13将已经经过信号处理的RGB数字视频信号又转换成模拟视频信号。将该模拟视频信号供给到LCD驱动器12。
响应与输入的模拟视频信号分离的水平同步信号HSYNC和垂直同步信号VSYNC，PLL电路17产生，在液晶显示器装置中使用的主时钟MCLK、水平同步信号HSYNC和垂直同步信号VSYNC。然后，将主时钟MCLK、水平同步信号HSYNC和垂直同步信号VSYNC供给到定时发生器16。响应从PLL电路17供给的主时钟MCLK、水平同步信号HSYNC和垂直同步信号VSYNC，定时发生器16产生包括主时钟MCK、水平时钟脉冲HCK和水平开始脉冲HST的各种定时信号。
将由定时发生器16产生的主时钟MCK、水平时钟脉冲HCK和水平开始脉冲HST共同供给到LCD面板11R、11G和11B。定时发生器16还产生用于每个R、G和B颜色的脉冲宽度控制时钟脉冲DCK1和DCK2。这些脉冲宽度控制时钟脉冲DCK被供给到相应的LCD面板11R、11G和11B。
LCD驱动器12对从D/A转换器13供给的RGB模拟视频信号执行放大处理、1H(H代表水平扫描周期)反相处理、和取样-和-保持处理，然后向LCD面板11R、11G和11B供给用于显示的结果模拟信号。当LCD驱动器12进行取样-和-保持处理时，LCD驱动器12也进行将顺序输入的模拟视频信号转换成多个像素单位中的并行信号的并行处理，例如六个像素，则在LCD面板11R、11G和11B的每个中，一次在六个像素上写入视频信号。在这个并行处理中使用脉冲宽度控制时钟脉冲DCK作为取样-和-保持脉冲。
稍后将详细说明，在驱动IC21中的RGB解码器18R、18G和18B；RGB延迟计数器19R、19G和19B；边缘检测器20和定时发生器16。
RGB解码器18R、18G和18B，RGB延迟计数器19R、19G和19B，和边缘检测器20形成用于检测与在像素31上写入的视频信号相关的每个写入信号，即，开关脉冲SPLS1、SPLS2、…的相移量的相移检测器，所述写入信号的相移是作为该写入信号通过LCD面板11R、11G和11B的结果而发生的。
定时发生器16的部分内部电路形成控制器，其根据检测的相移量在反馈处理中调节开关脉冲SPLS1、SPLS2、…的定时，使得相移量变为零，换句话说，该控制器调节用于产生开关脉冲SPLS1、SPLS2、…的脉冲宽度控制时钟脉冲DCK的定时。
图12是LCD面板11R、11G和11B的内部结构的电路图。如图所示，显示区域(显示器)包括：单元像素31的矩阵，每个单元像素都包括作为像素晶体管的薄膜晶体管(TFT)、液晶单元(cell LC)；和存储电容。为各个像素行安置垂直扫描线32-1、32-2、…，和为各个像素列安置信号线33-1、33-2、…。
在该像素结构中，配置TFT，使其门极连接各垂直扫描线32-1、32-2、…，而使其源极连接各个信号线33-1、33-2、…。配置液晶单元(cell LD)，使其像素电极连接到TFT的相应的漏极，反相电极连接到共用线34-1、34-2、…。液晶单元是在TFT的像素电极和相对于像素电极形成的反相电极之间的电容。存储电容设置在TFT的漏极和每个共用电极线34-1、34-2、…之间。
此实施例的液晶显示器装置采用六个像素同时写入方法，其中一次将视频信号接入到六个像素上。每个信号线选择开关35-1，35-2，…连接到六个信号线33-1、33-2、…的相应组上。将信号选择开关35-1的六个输出分别供给到信号线33-1、33-2、…的末端，将信号选择开关35-2的六个输出分别供给到信号线33-7、33-8、…等的末端。
每个信号线选择开关35-1、35-2、…的六个输入终端分别连接到六个数据线36-1、…、36-6。通过数据线36-1、…、36-6，每个信号线选择开关35-1、35-2、…在其的六个输入终端上接收，在LCD驱动器12的取样-和-保持处理中获得的六个像素的并行视频信号ch1-ch6。
信号线选择开关35-1、35-2、…分别接收来自开关脉冲发生器37的开关脉冲SPLS1、SPLS2、…，作为用于在像素31上写入视频信号的写入信号。通过信号线选择开关35-1、35-2、…在信号线33-1、33-2、…上写入通过数据线36-1、…、36-6输入的六个并行信号ch1-ch6。视频信号同时写入到在像素31中的液晶单元和存储电容Cs中，其中，所述像素31分别连接一次在六个像素上由门选择脉冲(垂直扫描脉冲)Gate1、Gate2、…驱动的行的垂直扫描线32-1、32-2、…。
图3是说明开关脉冲发生器37的结构方框图。如图所示，开关脉冲发生器37包括移位寄存器371和一组“与”门372。开关脉冲发生器37接收由定时发生器16(见图1)产生的水平开始脉冲HST、水平时钟脉冲HCK和它的反相的水平时钟脉冲HCKX和脉冲宽度控制时钟脉冲DCK1和DCK2。
为了简化图，移位寄存器371具有七个级。实际中，移位寄存器371具有与在像素矩阵31的显示区域的水平方向中的像素数目相对应的级数。假设m表示在水平方向中的像素的数目，并且移位寄存器371具有m个级。
在开关脉冲发生器37中的移位寄存器371接收水平开始脉冲HST，同时也每个状态交替地接收水平时钟脉冲HCK和HCKX。当接受水平开始脉冲HST时，移位寄存器371开始它的移位操作。移位寄存器371与水平时钟脉冲HCK和HCKX同步地移位水平开始脉冲HST，从而从各级输出移位脉冲SFP1、SFP2、…。
向“与”门组372中的相应的“与”门372-1、37 2-2、…的输入终端供给移位脉冲SFP1、SFP2、…。向“与”门372-1、372-2、…另一输入终端交替地供给脉冲宽度控制时钟脉冲DCK1和DCK2。“与”门372-1、372-2、…分别对移位脉冲SFP1、SFP2、…和脉冲宽度控制时钟脉冲DCK1和DCK2可选的一个进行相与处理(AND-gate)，从而分别产生供向图2所示的信号线选择开关35-1、35-2、…的开关脉冲SPLS1、SPLS2、…。
图4是说明主时钟MCK、水平开始脉冲HST、水平时钟脉冲HCK和HCKX、移位脉冲SEP1、SEP2、…、脉冲宽度控制时钟脉冲DCK1和DCK2、和开关脉冲SPLS1、SPLS2、…的关系定时图。
如图所示，脉冲宽度控制时钟脉冲DCK1和DCK2按它们的半个周期的相位彼此移位，并具有比它们的半个周期短的脉冲宽度。当产生开关脉冲SPLS1、SPLS2、…时，控制开关脉冲SPLS1、SPLS2、…的脉冲宽度，使得一个开关脉冲的下降边缘与下一个开关脉冲的上升边缘分开适当的间隔。因此，防止开关脉冲SPLS1、SPLS2、…在时间上彼此重叠。
将从LCD面板11R、11G和11B中的移位寄存器371的最后第m级输出的移位脉冲SFPm(这里是，移位脉冲SFP7)输出，作为扫描脉冲R_SOUT、G_SOUT和B_SOUT。向驱动IC 21中的边缘检测器20供给扫描脉冲R_SOUT、G_SOUT和B_SOUT。
如果由于温度周期变化和时效使得例如形成移位寄存器371的各晶体管的电路元件性能退化，则扫描脉冲R_SOUT，G_SOUT和B_SOUT在从移位寄存器371的最后第m级输出的输出定时中被延迟。因为电路元件的退化在LCD面板11R，11G和11B之中变化，所以在扫描脉冲R_SOUT、G_SOUT和B_SOUT中的延迟与在LCD面板11R、11G和11B中间的延迟是不同的。
返回到图1，边缘检测器20检测用作在像素上写入视频信号的写入信号的开关脉冲SPLS1、SPLS2、…的基准的，每个扫描脉冲R_SOUT、G_SOUT和B_SOUT的下降边缘和上升边缘中的至少一个。在此优选实施例中，边缘检测器20检测每个扫描脉冲R_SOUT、G_SOUT和B_SOUT的下降和上升边缘
如图5中的定时图所示，边缘检测器20，通过检测每个扫描脉冲R_SOUT、G_SOUT和B_SOUT的下降边缘和上升边缘，来产生具有脉冲宽度等于主时钟MCK的一个周期的检测脉冲。边缘检测器20并非总是输出响应下降边缘和上升边缘的检测脉冲，而是依据由控制整个系统的CPU(未示出)提供的模式信号DFT_MODE，来输出响应于上升边缘的检测脉冲，或输出响应于下降边缘的检测脉冲。例如，如果模式信号DFT_MODE为逻辑“0”，则边缘检测器20输出响应于上升边缘的检测脉冲；或如果模式信号DFT_MODE为逻辑“1”，则输出响应于下降边缘的检测脉冲。
依据模式信号DFT_MODE，边缘检测器20选择每个扫描脉冲R_SOUT、G_SOUT和B_SOUT的上升边缘和下降边缘之一。当检测上升边缘和下降边缘中的一个时，边缘检测器20输出检测脉冲。检测脉冲被供给到RGB解码器18R、18G和18B，用于解码延迟计数器19R、19G和19B的计数，作为解码脉冲RGB。
提供了RGB延迟计数器19R、19G和19B，以确定扫描脉冲R_SOUT、G_SOUT和B_SOUT的延迟量。更具体地说，RGB延迟计数器19R、19G和19B通过计数从定时发生器16输出的水平位置数据HPC_OUT，来确定延迟量。稍后将讨论水位置数据HPC_OUT。
基于每个RGB为基础，CPU向RGB延迟计数器19R、19G和19B供给用于设置它们的复位位置(定时)的复位数据HPC_DAT。通过改变复位数据HPC_DAT的值，将RGB延迟计数器19R、19G和19B的复位位置设置到希望的值。参见图5的定时图，在启动相位上将RGB解码器18R、18G和18B的解码脉冲的位置设置到RGB延迟计数器19R、19G和19B的复位位置，并且RGB延迟计数器19R、19G和19B的计数直接变成延迟量。
RGB延迟计数器19R、19G和19B的计数被RGB解码器18R、18G和18B解码为延迟量RGB GDFT(即分别为，R_GDFT、G_GDFT和B_GDFT)。然后，将延迟量RGB GDFT供给到定时发生器16。如上所述，定时发生器16产生各种定时信号。下面说明，产生水平时钟脉冲HCK和脉冲宽度控制时钟脉冲DCK的定时发生器16的特定电路配置。
图6是说明用于产生水平时钟脉冲HCK和脉冲宽度控制时钟脉冲DCK的电路(下面称为“HCK和DCK脉冲发生器”)的方框图。HCK和DCK脉冲发生器构成控制器，其根据反馈处理中驱动IC21检测的延迟量(相移)GDFT，来调节脉冲宽度控制时钟脉冲的定时，使得所述延迟量变成零。对于LCD面板11R、11G和11B(见图1)分别设置HCK和DCK脉冲发生器。
如图6所示，HCK和DCK脉冲发生器包括H(水平)位置计数器41、HCK计数器42、DCK计数器43、解码器44和45、触发器(F/F)46和47和反馈处理块48。
H位置计数器41在被水平同步信号HSYNC复位后，与主时钟MCK同步地递增(加1)，并且该H位置计数器41输出作为表示显示器的水平方向的位置的每1H(H代表水平扫描周期)的水平位置数据HPC_OUT的计数。将该水平位置数据HPC_OUT供给到每个HCK计数器42、DCK计数器43和解码器44和45。
仅在水平位置数据HPC_OUT为寄存器值SHP时，解码器44输出保持在高电平上的复位脉冲HCK_RS。寄存器值SHP确定在这个1H内的水平时钟脉冲HCK的开始位置。向HCK计数器42供给复位脉冲HCK_RS。
在HCK计数器42被复位脉冲HCK_RS复位后，该HCK计数器42与主时钟MCK同步地递增(加1)。在HCK计数器42的计数，即HCKC_OUT为寄存器值HCKC时，HCK计数器42再次被复位。用寄存器值HCKC来设置水平时钟脉冲HCK的周期。将HCK计数器42的计数HCKC_OUT供给到触发器46。
触发器46输出由极性设置值HCKPOL设置的极性。通过每半个周期颠倒极性设置值HCKPOL的极性，即{(HCKC+1)/2}，触发器46产生具有50％的占空因子的脉冲。为触发器46的输出的水平时钟脉冲HCK变成为相对于由解码器44产生的复位脉冲HCK_RS的位置的5 0％占空因子和(HCKC+1)的周期的时钟脉冲。
解码器45通过解码由H位置计数器41输出的水平位置数据HPC_OUT的值，产生DCK计数器43的复位脉冲DCK_RS。在DCK计数器43被复位脉冲DCK_RS复位之后，该DCK计数器43与主时钟MCK同步地递增(加1)。在DCK计数器43的计数DCKC_OUT成为寄存器值DCKC时又使得DCK计数器43复位。使用寄存器值DCKC来设置脉冲宽度控制时钟脉冲DCK的周期。向触发器47供给DCK计数器43的计数DCKC_OUT。
触发器47输出由极性设置值DCKPOL设置的极性。当计数DCKC_OUT变成寄存器值DCKW时，触发器47颠倒然后保持极性设置值DCKW。当计数DCKC_OUT变成寄存器值DCKW时，触发器47再次设置极性设置值DCKPOL。因此，触发器47产生具有(DCKW+1)的脉冲宽度和(DCKC+1)的周期的脉冲。然后，必须保持DCKW＜DCKC的关系。为触发器47的输出的脉冲宽度控制时钟脉冲DCK变成相对于由解码器45产生的复位脉冲DCK_RS的位置的具有(DCKW+1)的脉冲宽度和(DCKC+1)的周期的时钟脉冲。
向解码器45供给寄存器值DFT_ON，该值设置下面讨论的漂移处理的接通和关闭；和寄存器值OFST，其表示下面讨论的补偿(offset)值。现在假设，在寄存器值DFT_ON为逻辑“0”时关闭漂移处理，在寄存器值DFT_ON为逻辑“1”时接通漂移处理。当漂移处理关闭时，仅当水平位置数据HPC_OUT为(SHP+DCKF)时，解码器45产生保持高电平的复位脉冲DCK_RS。使用这个寄存器DCKF来设置相对于水平时钟脉冲HCK的脉冲宽度控制时钟脉冲DCK的相差。
当漂移处理接通时，仅在水平位置数据HPC_OUT为(SHP+DCKF-DCKF_DEC+OFST)时，解码器45产生保持高电平的复位脉冲DCK_RS。DCKF_DEC是反馈处理块48的输出值。仅在寄存器值DFT_ON为逻辑“1”时，换句话说，在接通漂移处理时，寄存器值OFST有效。
这是要给出寄存器值OFST指示的补偿(offset)值，使得在下面将要讨论的反馈处理中，复位位置可以不取水平位置数据HPC_OUT的000h之前的值。在反馈处理前，预先补偿反馈的脉冲宽度控制时钟脉冲DCK的复位位置，使得可靠地进行复位操作。
现在讨论反馈处理块48。如图6所示，反馈处理块48包括触发器481和加法器482。反馈处理块48从LCD面板11R、11G和11B(见图1)接收延迟量GDFT(R_GDFT、G_GDFT和B_GDFT)。
在反馈处理中，从LCD面板11R、11G和11B输出的扫描脉冲R_SOUT、G_SOUT和B_SOUT可以或不可以在时间轴上前移。反馈处理块48依据扫描脉冲R_SOUT、G_SOUT和B_SOUT是否在时间上前移，进行不同的处理。这里反馈处理涉及的操作是在DCK计数器43的复位位置中反映基于扫描脉冲的延迟量GDFT。
在此优选实施例的液晶显示器装置的说明书中，每一个LCD面板11R、11G和11B中的开关脉冲发生器37(见图3)与水平时钟脉冲HCK同步地进行移位(shift)操作之处，扫描脉冲SOUT不在时间上前移。寄存器值GDFT_SEL被设置为逻辑“0”。在此说明书的LCD面板中，如上所述也是用脉冲宽度控制时钟脉冲DCK。在开关脉冲发生器37与脉冲宽度控制时钟脉冲DCK同步地进行移位操作之处，在液晶显示器装置的说明书中，扫描脉冲SOUT前移。寄存器值GDFT_SEL被设置为逻辑“1”。在该规范的LCD面板中，不使用水平时钟脉冲HCK。
在扫描脉冲SOUT不前移时，RGB解码器18R、18G和18B解码的值直接变成延迟量。触发器481接收逻辑“0”的寄存器值GDFT_SEL，从而输出作为反馈处理块48的输出值DCKF_DEC的、从每个RGB解码器18R、18G和18B供给的延迟量GDFT。
如果在RGB解码器18R、18G和18B的第一解码操作之后，对延迟量GDFT进行反馈处理，则由RGB解码器18R、18G和18B下面接着将要解码的值变成“0”。然后，如果执行与扫描脉冲不前移的处理相似的处理，则反馈处理块48返回到反馈处理后状态或反馈处理前状态。
如果扫描脉冲SOUT前移，则触发器481保持由RGB解码器18R，18G和18B首先获得的延迟量GDFT，并且加法器482将保持的延迟量GDFT与下一个延迟量GDFT相加，从而确定从启动开始的延迟量GDFT1。将该延迟量GDFT1输出，作为反馈处理块48的输出GCKF_DEC。
下面简要说明反馈块48的功能。如果不通过反馈处理反馈扫描脉冲SOUT，则RGB解码器18R、18G和18B将RGB延迟计数器19R、19G和19B的计数进行解码获得的值GDFT被用作为反馈量。如果反馈扫描脉冲SOUT本身，则解码值GDFT和下一个解码值GDFT的和被用作反馈量。
例如，现在假设，设置在启动相位处，由边缘检测器20产生的解码脉冲(检测脉冲)以便在每个RGB延迟计数器19R、19G和19B中取000h，并且脉冲宽度控制时钟脉冲DCK，因为温度周期变化和时效，而遭受主时钟MCK的两个时钟(2CLK)的延迟。如果不反馈扫描脉冲SOUT本身，则在图7所示的定时图中所示的反馈操作中，解码脉冲的位置被设置在每个RGB延迟计数器19R、19G和19B中的002h的位置。因此，通过从复位位置起的计数来将解码脉冲位置向前移位。
当反馈扫描脉冲本身时，则在图7定时图中所示的反馈处理中，解码脉冲对在每个RGB延迟计数器19R、19G和19B中的000h进行解码。从启动相位起解码的计数被相加。由该计数从复位位置起向前移位解码脉冲位置。
控制整个系统的CPU(未示出)设置供给到HCK和DCK脉冲发生器的诸如SHP、HCKC、DCKC、DCKW、DFT_ON和OFSET的信息和极性设置值HCKPOL和DCKPOL。
本发明的优选实施例的液晶显示器装置通过反馈处理，来自动调节多像素同时写入的定时信号的相位。现在讨论这自动相位调节处理。
在驱动LCD面板11R、11G和11B时，驱动IC21通过在其开关脉冲发生器37中的移位寄存器371接收，分别从LCD面板11R、11G和11B输出的扫描脉冲R_SOUT、G_SOUT和B_SOUT。分开进行扫描脉冲R_SOUT、G_SOUT和B_SOUT的处理。为了简化说明，扫描脉冲SOUT代表扫描脉冲R_SOUT、G_SOUT和B_SOUT。
在驱动IC21中的边缘检测器20检测，如图5所示，扫描脉冲的上升和下降边缘。边缘检测器20输出作为解码脉冲的、在检测定时过渡到高电平的已检测脉冲。每个RGB延迟计数器19R、19G和19B计数，在定时发生器16中的H位置计数器41(见图6)提供的水平位置数据HPC_OUT。由复位数据HPC_DAT将RGB延迟计数器19R、19G和19B的复位定时设置为任何值。
响应于起触发器作用的边缘检测器20提供的R、G和B的检测脉冲，由RGB解码器18R、18G和18B解码RGB延迟计数器19R、19G和19B的计数。RGB解码器18R、18G和18B的解码值分别是从扫描脉冲R_SOUT、G_SOUT和B_SOUT的最佳状态起的延迟量(延迟时间)GDFT(R_GDFT、G_GDFT和B_GDFT)，并被供给到定时发生器16中的反馈处理块48(见图6)。
所述的最佳状态是指，在液晶显示器装置出货之前的调节处理中，用于同时写入的定时信号和视频信号之间的相位关系被最优化的状态。在液晶显示器装置出货之后，由于温度周期变化和时效而导致诸如晶体管等电路元件性能退化时，这个相位关系将改变。
输入到边缘检测器20的模式信号DFT_MODE确定在确定延迟量GDFT(R_GDFT、G-GDFT和B_GDFT)中是使用每个扫描脉冲R_SOUT、G_SOUT和B_SOUT上升边缘或是下降边缘。可以基于LCD面板11R、11G和11B的状态执行该确定。
图6中说明的HCK和DCK脉冲发生器执行反馈处理，以计算出在DCK计数器43的复位位置(定时)中的，如上述所计算的，延迟量GDFT(R_GDFT、G_GDFT和B_GDFT)。更具体地说，解码器45解码相对于延迟量GDFT的水平位置数据HPC_OUT，从而产生将DCK计数器43复位的复位脉冲DCK_RS。使用基于DCK计数器43的计数产生的脉冲宽度控制时钟脉冲DCK，作为在LCD驱动器12中并行处理的取样-和-保持脉冲。
液晶显示器装置进行在多像素同时写入的反馈处理(在此实施例中一次六个像素)。更具体地说，从LCD面板11R、11G和11B输出的扫描脉冲R_SOUT、G_SOUT和B_SOUT被输入到向LCD面板11R、11G和11B供给各种定时信号的驱动器IC21中。测量从在最佳状态的扫描脉冲R_SOUT、G_SOUT和B_SOUT起的延迟量(延迟时间)GDFT。在诸如脉冲宽度控制时钟脉冲DCK的取样-和-保持视频信号的脉冲中，计算出延迟量。在此方法中，用于驱动LCD面板11R、11G和11B的各种定时信号和视频信号之间的相位关系被自动调节到最佳状态。
由于温度周期变化和时效而导致例如LCD面板11R、11G和11B的晶体管的电路元件性能退化时，在诸如开关脉冲SPLS1、SPLS2、…的驱动脉冲中发生信号延迟。结果是，在驱动脉冲和视频信号之间的相位关系中产生相移。这个相移被自动校正，因此消除在视频信号中的干扰。在没有温度周期变化和时效影响下恒定地显示最佳图像。
本发明的优选实施例的上述液晶显示器装置从外部接收脉冲宽度控制时钟脉冲DCK1和DCK2。在图6的HCK和DCK脉冲发生器中，由寄存器值DCKC、DCKW和DCKF将脉冲宽度控制时钟脉冲DCK的脉冲宽度和周期，和相对于确定向像素31写入视频信号的写入定时的时钟脉冲的相差，即水平时钟脉冲HCK，设置到任何值。在使用水平时钟脉冲HCK和HCKX面板中，产生脉冲宽度控制时钟脉冲DCK1和DCK2的这类液晶显示装置中，同样进行反馈处理，输入脉冲宽度控制时钟脉冲DCK1和DCK2，作为水平时钟脉冲HCK和HCKZ。
上述的液晶显示装置是多像素同时写入型的。本发明不限于这种多像素同时写入型。因为本发明涉及自动调节在视频信号和写入视频信号的定时信号之间相位关系的技术，所以本发明可以用于逐个像素地写入视频信号的液晶显示器装置上。
本发明用于合有LCD面板11R、11G和11B的彩色液晶显示器装置。但本发明不限于彩色液晶显示器装置。本发明也可以用于单色的液晶显示器装置。本发明也可以用于例如阴极射线管(CRT)和EL(电场致发光)显示装置，特别是一次在多个像素上写入视频信号的显示装置。
上述的驱动IC21也可以用作投影型液晶显示器装置的信号处理器。图8示出这样的投影器。
如图所示，通过第一分束器52透射，从光源51发射的白色光的特定颜色分量，例如最短波长蓝色(B)光分量，同时其余的光从第一分束器52被反射。通过第一分束器52透射的蓝光分量从镜53被反射，然后在通过透镜54透射后入射在LCD面板11B上。
从第一分束器52反射的光的绿(G)光分量从第二分束器55反射，同时光的红色分量(R)通过第二分束器55透射。从第二分束器55反射的绿光分量在通过透镜56透射后在G液晶显示面板11G上入射。通过第二分束器55透射的红光分量从镜57和58反射，然后在通过透镜59透射后入射到R液晶显示面板11R上。
分别通过LCD面板11R、11G和11B透射的R、G和B光分量通过正交棱镜60被同步。从正交棱镜60输出的已同步光束通过投影棱镜61被投影到面板幕62上。
在这样构成的液晶投影器中，当LCD驱动器12对视频信号进行取样-和-保持处理时，由在图1中示出的信号处理器逐个颜色地并行地处理的模拟视频信号，一次对例如六个像素的多个像素进行并行处理。每个LCD面板11R、11G和11B接收已经并行处理的视频信号。
每个LCD面板11R、11G和11B从驱动控制电路63接收各种驱动脉冲。在例如LCD面板11R、11G和11B中的晶体管等电路元件由于温度周期变化和时效而退化时，发生同步写入例如开关脉冲等驱动脉冲的延迟，用作驱动控制电路63的上述驱动IC21自动校正上述延迟造成的视频信号和驱动脉冲之间的相位关系中的相移。因此，视频信号没有任何干扰。在不受温度周期变化和时效的影响下恒定地显示最佳图像。
本发明应用于彩色液晶投影器。另外，本发明也可以用于单色液晶投影器。单色的液晶投影器仅需要单个的信号处理系统。

Claims (13)

1.一种显示器装置，包括：
显示器，其具有像素矩阵；
相移检测器装置，用于检测向像素写入视频信号的写入信号的相移量，所述写入信号的相移是由于写入信号通过显示器引起的；和
控制装置，用于根据由相移检测器装置检测的相移量，在反馈处理中，调节写入信号的定时，使得相移量变为零。
2.根据权利要求1的显示器装置，其中基于并行地处理各像素单元中的视频信号的定时信号来产生写入信号，每个单元都包括多个像素，并且所述写入信号逐单元地在像素上写入视频信号，和
其中控制装置根据由相移检测器装置检测的相移量来调节定时信号的定时，使得相移量变为零。
3.根据权利要求2的显示器装置，其中控制装置包括用于产生以脉冲信号为形式的定时信号的脉冲发生器，并且将该脉冲信号的脉冲宽度和周期设置到任何值。
4.根据权利要求3的显示器装置，其中脉冲发生器将相对于确定向像素写入视频信号的写入定时的时钟脉冲的定时信号的相位差设置到任何希望的值。
5.根据权利要求1的显示器装置，其中相移检测器装置包括边缘检测器，所述边缘检测器检测作为从显示器输出的写入信号的基准的脉冲信号的上升边缘和下降边缘中的至少一个。
6.根据权利要求5的显示器装置，其中边缘检测器检测作为写入信号的基准的脉冲信号的上升边缘和下降边缘，并且输出脉冲信号的上升边缘和下降边缘中的至少一个。
7.根据权利要求1的显示器装置，其中相移检测器装置包括：计数器，用于确定作为写入信号的基准的脉冲信号的延迟量；和解码器，用于响应于作为触发器的边缘检测器的输出，来解码所述计数器的计数。
8.根据权利要求1的显示器装置，其中不管作为由显示器输出的写入信号的基准的脉冲信号无论是否被反馈处理，所述控制装置都调节写入信号的定时。
9.根据权利要求1的显示器装置，其中所述控制装置具有接通和关闭反馈处理的功能，并在反馈处理接通的期间内，向在反馈处理的关闭周期期间的写入信号的复位位置赋予补偿。
10.一种控制显示装置的方法，所述显示装置具有包括像素矩阵的显示器，所述方法包括如下步骤：
检测用于在像素上写入视频信号的写入信号的相移量，所述写入信号的相移是写入信号通过所述显示器引起的；和
基于检测的相移量，在反馈处理中调节写入信号的定时，使得相移变为零。
11.根据权利要求10的方法，其中写入信号是基于并行地处理像素单元中的视频信号的定时信号产生的，每个单元包括多个像素，并且所述写入信号逐单元地在像素上写入视频信号，和
其中调节步骤包括，基于在检测步骤中检测的相移量来调节定时信号的定时，使得相移变为零。
12.一种投影型显示器装置，包括：
显示面板，其具有像素矩阵；
相移检测器装置，用于检测在像素上写入视频信号的写入信号的相移量，所述写入信号的相移是由于写入信号通过所述显示面板引起的；和
控制装置，用于基于相移检测器装置检测的相移量，在反馈处理中，调节写入信号的定时，使得相移量变成零。
13.根据权利要求12的投影型显示器装置，其中写入信号是基于并行地处理像素单元中的视频信号的定时信号产生的，每个单元包括多个像素，所述写入信号逐单元地在像素上写入视频信号，和
其中控制装置根据由相移检测器装置检测的相移量，来调节定时信号的定时，使得相移量变为零。
CNB031359590A 2002-09-30 2003-09-30 显示器装置及其控制方法 Expired - Fee Related CN1278291C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002286438A JP4055536B2 (ja) 2002-09-30 2002-09-30 表示装置およびその制御方法、並びに投写型表示装置
JP286438/2002 2002-09-30
JP286438/02 2002-09-30

Publications (2)

Publication Number Publication Date
CN1497508A true CN1497508A (zh) 2004-05-19
CN1278291C CN1278291C (zh) 2006-10-04

Family

ID=32025373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031359590A Expired - Fee Related CN1278291C (zh) 2002-09-30 2003-09-30 显示器装置及其控制方法

Country Status (3)

Country Link
US (2) US7116320B2 (zh)
JP (1) JP4055536B2 (zh)
CN (1) CN1278291C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423075C (zh) * 2003-11-18 2008-10-01 索尼株式会社 显示器及投影型显示器
WO2015062262A1 (zh) * 2013-10-30 2015-05-07 京东方科技集团股份有限公司 显示驱动电路及其驱动方法、显示装置
CN110476120A (zh) * 2017-03-31 2019-11-19 索尼公司 照明设备与投影仪

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4462769B2 (ja) * 2001-01-30 2010-05-12 Ｎｅｃディスプレイソリューションズ株式会社 自動調整方法および自動調整回路
KR100977217B1 (ko) * 2003-10-02 2010-08-23 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 방법
US7355582B1 (en) 2004-05-21 2008-04-08 National Semiconductor Corporation Switched capacitor cyclic DAC in liquid crystal display column driver
US7355577B1 (en) * 2004-05-21 2008-04-08 National Semiconductor Corporation Linear DAC in liquid crystal display column driver
JP4141988B2 (ja) * 2004-06-29 2008-08-27 セイコーエプソン株式会社 電気光学装置の駆動回路、駆動方法、電気光学装置および電子機器
JP2006098803A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 動画処理方法、動画処理装置および動画処理プログラム
TWI325132B (en) * 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
TWI346321B (en) * 2006-04-03 2011-08-01 Mstar Semiconductor Inc Control device and method for display delta panel
TW200822700A (en) * 2006-11-03 2008-05-16 Innolux Display Corp Display system and display method thereof
US8715188B2 (en) * 2007-07-12 2014-05-06 Siemens Medical Solutions Usa, Inc. Medical diagnostic ultrasound scanning and video synchronization
US20090015665A1 (en) * 2007-07-13 2009-01-15 Willsie Todd D Medical diagnostic ultrasound video timing control
JP2010170104A (ja) * 2008-12-26 2010-08-05 Rohm Co Ltd タイミングコントロール回路およびそれを用いたディスプレイ装置
KR101037559B1 (ko) * 2009-03-04 2011-05-27 주식회사 실리콘웍스 데이터 구동부의 모니터링 수단이 구비된 디스플레이 구동 시스템
KR102196101B1 (ko) * 2014-10-23 2020-12-30 삼성디스플레이 주식회사 표시 장치
KR102260328B1 (ko) * 2014-11-03 2021-06-04 삼성디스플레이 주식회사 구동 회로 및 그것을 포함하는 표시 장치
KR102293145B1 (ko) * 2017-06-09 2021-08-26 삼성전자주식회사 소스 구동기 및 타이밍 제어기를 포함하는 표시 구동 장치 및 표시 구동 장치의 동작 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6288902A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd 変位の光学的測定方法および測定装置
JPH08171363A (ja) * 1994-10-19 1996-07-02 Sony Corp 表示装置
US6141032A (en) * 1995-05-24 2000-10-31 Priest; Madison E. Method and apparatus for encoding, transmitting, storing and decoding of data
JP3713084B2 (ja) * 1995-11-30 2005-11-02 株式会社日立製作所 液晶表示制御装置
JP3081530B2 (ja) * 1996-03-19 2000-08-28 株式会社河合楽器製作所 電子楽器
US5946279A (en) * 1996-04-30 1999-08-31 Mitsumi Electric Co., Ltd. Servo circuit, digital PLL circuit and optical disk device
US6385257B1 (en) * 1997-01-21 2002-05-07 Sony Corporation Frequency demodulating circuit, optical disk apparatus thereof and preformating device
JPH10268963A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
JP3613942B2 (ja) * 1997-08-18 2005-01-26 セイコーエプソン株式会社 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置
JP3704911B2 (ja) * 1997-10-20 2005-10-12 セイコーエプソン株式会社 駆動回路、表示装置および電子機器
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
US6141699A (en) * 1998-05-11 2000-10-31 International Business Machines Corporation Interactive display system for sequential retrieval and display of a plurality of interrelated data sets
US6288699B1 (en) * 1998-07-10 2001-09-11 Sharp Kabushiki Kaisha Image display device
JP3755360B2 (ja) * 1999-12-07 2006-03-15 セイコーエプソン株式会社 電気光学装置の駆動回路及びこれを用いた電気光学装置、電子機器、及び電気光学装置の制御信号の位相調整装置、並びに制御信号の位相調整方法
JP2002072987A (ja) * 2000-06-14 2002-03-12 Sony Corp 表示装置およびその駆動方法、ならびに投写型表示装置
JP2002108299A (ja) * 2000-09-29 2002-04-10 Sony Corp 画像表示装置、液晶表示装置および液晶プロジェクタ
US7197098B2 (en) * 2000-12-29 2007-03-27 Intel Corporation High-speed serial data recovery
JP3715249B2 (ja) * 2001-04-27 2005-11-09 シャープ株式会社 画像処理回路、画像表示装置、並びに画像処理方法
US7042969B2 (en) * 2002-01-15 2006-05-09 Agere Systems Inc. Method and apparatus for frame alignment in discrete multitone transceivers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423075C (zh) * 2003-11-18 2008-10-01 索尼株式会社 显示器及投影型显示器
WO2015062262A1 (zh) * 2013-10-30 2015-05-07 京东方科技集团股份有限公司 显示驱动电路及其驱动方法、显示装置
US9583058B2 (en) 2013-10-30 2017-02-28 Boe Technology Group Co., Ltd. Display driving circuit for eliminating delay errors among display driving signals, driving method thereof and display apparatus
CN110476120A (zh) * 2017-03-31 2019-11-19 索尼公司 照明设备与投影仪
CN110476120B (zh) * 2017-03-31 2021-06-25 索尼公司 照明设备与投影仪

Also Published As

Publication number Publication date
JP4055536B2 (ja) 2008-03-05
US20060192741A1 (en) 2006-08-31
JP2004125911A (ja) 2004-04-22
US7116320B2 (en) 2006-10-03
CN1278291C (zh) 2006-10-04
US20040061675A1 (en) 2004-04-01

Similar Documents

Publication Publication Date Title
CN1278291C (zh) 显示器装置及其控制方法
KR101362169B1 (ko) 감마 보정 시스템 및 그의 보정방법
US9858854B2 (en) Display with variable input frequency
US8144145B2 (en) Integrated circuit device and electronic equipment
US10417980B2 (en) Liquid crystal display device and driving method thereof
JP4694890B2 (ja) 液晶表示装置及び液晶表示パネル駆動方法
CN1670581A (zh) 液晶显示装置及其驱动方法
US8174517B2 (en) Integrated circuit device and electronic equipment
US11295697B2 (en) Display device and method of driving the same
CN1629928A (zh) 显示器及投影型显示器
US8976208B2 (en) Display apparatus and driving method thereof
US20220215783A1 (en) Display driver including crack resistance measurement circuit and method of measuring crack of display panel
JP2007041590A (ja) 表示装置と、これの駆動方法及び駆動装置
US20080111925A1 (en) Signal processing circuit and method
JP4016183B2 (ja) 映像信号処理装置および表示装置
CN101063759A (zh) 液晶装置、其控制电路及电子设备
US8077188B2 (en) Gamma correction device and gamma correction method for liquid crystal display device
JP2005195832A (ja) 画像表示装置および画像表示方法
JP2008216730A (ja) デバイス制御装置及び画像表示装置
TWI404047B (zh) 儲值表資料處理單元及應用其之過驅動單元及液晶顯示系統
JP2007183449A (ja) 液晶表示装置及びそのタイミング信号調整方法
KR20140072346A (ko) 액정표시장치 및 그 구동 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20091030