CN1453615A - 液晶显示器件的阵列基板及其制造方法 - Google Patents

液晶显示器件的阵列基板及其制造方法 Download PDF

Info

Publication number
CN1453615A
CN1453615A CN03109854A CN03109854A CN1453615A CN 1453615 A CN1453615 A CN 1453615A CN 03109854 A CN03109854 A CN 03109854A CN 03109854 A CN03109854 A CN 03109854A CN 1453615 A CN1453615 A CN 1453615A
Authority
CN
China
Prior art keywords
short
circuiting bar
gate
odd
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03109854A
Other languages
English (en)
Other versions
CN100594409C (zh
Inventor
林柄昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1453615A publication Critical patent/CN1453615A/zh
Application granted granted Critical
Publication of CN100594409C publication Critical patent/CN100594409C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种液晶显示器件的阵列基板，包括在基板上由第一材料形成的多个栅极线和由第二材料形成的多个数据线，多个栅极线和多个数据线彼此交叉，电连接到多个栅极线和多个数据线的多个薄膜晶体管，连接到多个薄膜晶体管的多个象素电极，连接到多个栅极线的多个栅极焊盘，连接到多个数据线的多个数据焊盘，电连接到奇数栅极焊盘的第一短路条，电连接到偶数栅极焊盘的第二短路条，电连接到奇数数据焊盘的第三短路条，电连接到偶数数据焊盘的第四短路条，分别电连接到第一、第二、第三和第四短路条的第一、第二、第三和第四连接线，以及分别连接到第一、第二、第三和第四连接线的第一、第二、第三和第四测试焊盘。

Description

液晶显示器件的阵列基板及其制造方法
本申请要求享有2002年4月16日在韩国递交的2002-20727号韩国专利申请的权益，该申请可供参考。
技术领域
本发明涉及到液晶显示(LCD)器件，具体涉及到液晶显示器件的阵列基板及其制造方法。
背景技术
液晶显示(LCD)器件通常包括彼此分开并且面对的两个基板，在两个基板之间有一个液晶材料层。各个基板包括彼此面对的电极，在各个电极上的施加电压，在电极之间和液晶材料层内部感应出一个电场。通过改变所施加电场的强度或方向来改变液晶材料层中液晶分子的取向。这样，LCD器件就能按照液晶分子的排列通过改变液晶材料层的光透射性而显示一个影像。
图1是按照现有技术的一种液晶显示(LCD)器件的放大透视图。图1的LCD器件7具有彼此分开并且面对的上、下基板5和9，以及介于上、下基板5和9之间的液晶材料层90。上基板5包括按顺序设置在其内表面上的黑底层矩阵2、彩色滤光器层1和一个透明的公共电极18。黑底层矩阵2包括具有红(R)绿(G)蓝(B)三种副彩色滤光器之一的开口。
在通常被作为阵列基板的下基板9的一个内表面上形成栅极线11和数据线36，由栅极线11和数据线36彼此交叉限定一个象素区P。另外在栅极线11和数据线36的交叉点上形成一个薄膜晶体管T，包括栅极电极，源极电极和漏极电极。在象素区P内部形成一个象素电极53，对应着副彩色滤光器(R)、(G)和(B)，并且电连接到薄膜晶体管T。象素电极53是用透光导电材料制成的例如是铟锡氧化物(ITO)。
沿着栅极线11对薄膜晶体管T的栅极电极施加一个扫描脉冲，并且沿着数据线36对薄膜晶体管T的源极电极施加一个数据信号。这样就能通过控制液晶材料层90的光电特性来调节透过液晶材料层90的光透射。例如，液晶材料层90包括一种具有自发偏振特性的各向异性介电材料，使液晶分子在感应出电场时形成偶极子。这样就能通过施加电场来控制液晶材料层90的液晶分子。另外，液晶材料层90的光学调制是按照液晶分子的排列来调节的。这样就能按照液晶材料层90的光学调制控制液晶材料层90的光透射，从而产生LCD器件的影像。
图2是按照现有技术的LCD器件的一个阵列基板的平面图，图3是按照现有技术的图2中区域“A”的放大平面图，图4是按照现有技术的图2中区域“B”的放大平面图，而图5是按照现有技术的图2中区域“C”的放大平面图。
在图2中，栅极线11和数据线36被彼此交叉地形成在基板9上限定了象素区P。(图5中的)薄膜晶体管T被形成在栅极线11和数据线36的各个交叉点上作为一个开关元件。薄膜晶体管T包括连接到栅极线11接收扫描信号的栅极电极13，连接到数据线36并接收数据信号的源极电极33，以及与源极电极33分开的漏极电极35。在薄膜晶体管T的栅极电极13与源极和漏极电极33和35之间还包括一个活性层49，并且在象素区P内形成一个连接到漏极电极35的透明象素电极53。
在图3中，在栅极线11的一端形成栅极焊盘15，还有一个与栅极焊盘15重叠的栅极焊盘端子60，栅极焊盘端子60可以用与象素电极53相同的材料制成。栅极焊盘15包括奇数和偶数栅极焊盘15a和15b，奇数栅极焊盘15a被连接到第一短路条17，而偶数栅极焊盘15b被连接到第二短路条37。
在图4中，数据焊盘38被形成在数据线36的一端，而数据焊盘端子62与数据焊盘38重叠，数据焊盘端子62可以用与象素电极53相同的材料制成。数据焊盘38还包括奇数和偶数数据焊盘38a和38b，其中的奇数数据焊盘38a被连接到第三短路条19，而偶数数据焊盘38b被连接到第四短路条39。
在图3和4中，第一到第四短路条17、37、19和39分别通过第一、第二、第三和第四连接线20、45、25和47(见图2)的电路连接到第一、第二、第三和第四测试焊盘21、41、23和43(见图2)。第一、第二、第三和第四测试焊盘21、41、23和43是在基板9某一部分沿着一条线形成的。第一和第三短路条17和19是用和栅极线11相同的材料制成的，而第二和第四短路条37和39是用和数据线36相同的材料制成的。另外，第一和第三测试焊盘21和23是用和栅极线11相同的材料制成的，而第一和第三连接线20和25是用和数据线36相同的材料制成的。与此相应，偶数栅极焊盘15b通过栅极焊盘端子60的电路连接到第二短路条37，而偶数数据焊盘38b通过数据焊盘端子62的电路连接到第四短路条39。另外，在完成阵列基板的测试程序之后，切割基板9而去掉短路条17、37、19和39。
图6A到6F是按照现有技术沿着图5中的VI-VI线用四个掩模制作阵列基板的一种方法的截面图，而图7A到7F是按照现有技术沿着图2中的VII-VII线用四个掩模制作阵列基板的一种方法的截面图。
在图6A和图7A中，通过沉积第一金属层在基板9上形成栅极电极13，并且用第一掩模步骤对第一金属层构图。另外还要在基板9上形成栅极线11(见图5)和栅极焊盘15(见图3)。接着在基板9和栅极电极13上按顺序沉积一个栅极绝缘层29、一个非晶硅层30、一个掺杂的非晶硅层31、以及第二金属层32。另外，在第二金属层32上涂敷一种光刻胶材料形成一个光刻胶层70。栅极绝缘层29是用无机绝缘材料制成的，例如是氮化硅(SiNx)和氧化硅(siO2)，而第二金属层32是用铬(Cr)或钼(Mo)制成的。
在图6B和7B中，掩模80包括设置在光刻胶层70上面的阻挡部M1、半透射部M2和透射部M3，其中的阻挡部M1对应着源漏区域D，而半透射部M2对应着一个隧道区域E。光刻胶层70是正片型的，曝光的部位被显影并消除。接着使光刻胶层70曝光，使光刻胶层70对应着半透射部M2的那一部位曝光量比对应着透射部M3的光刻胶层70要小。半透射部M2可以包括缝隙或半透明层。
在图6C和图7C中，曝光的光刻胶层70(在图6B和7B中)被显影，形成具有不同厚度的光刻胶图形72。第一厚度光刻胶图形72a对应着阻挡部M1(在图6B和7B中)，而比第一厚度光刻胶图形72a要薄的第二厚度光刻胶图形72b对应着图6B中的半透射部M2。另外，在对应着透射部M3(在图6B和7B中)的区域没有光刻胶图形。
在图6D和7D中，对已经用光刻胶图形72曝光的(图6C和图7C中的)第二金属层32，掺杂的非晶硅层31和非晶硅层30构图，并且去掉光刻胶图形72。这样就能用掩模80(在图6B和7B中)通过第二掩模步骤形成源极和漏极电极33和35、电阻接触层51、活性层49、以及第四连接线47(也可以参见图2)。与此相应，在图7D中还要在第四连接线47下面形成一个掺杂的非晶硅图形31a。
在图6E和7E中，在源极和漏极电极33和35及第四连接线47上涂敷诸如苯并环丁烯(BCB)和丙烯酸树脂的透明有机材料，或是沉积例如氮化硅(SiNx)和氧化硅(SiO2)等无机材料而形成一个钝化层56。接着在图6E中通过第三掩模步骤对钝化层56构图，形成一个漏极接触孔58，暴露出漏极电极35的一个部位。
在图6F中，在钝化层56上沉积一种透明导电材料例如是铟锡氧化物(ITO)或铟锌氧化物(IZO)，并通过第四掩模步骤对透明导电材料构图而形成一个象素电极53。象素电极53通过漏极接触孔58连接到漏极电极35。
或是第二掩模步骤随着第二金属层32(在图6C和7C中)的材料例如是铬或钼而逐渐不同。以下要参照附图描述按照铬材料的第二掩模步骤。
图8A到8C是按照现有技术沿图5中VI-VI线对阵列基板的第二掩模步骤的截面图，而图9A到9C是按照现有技术沿图2中VII-VII线对阵列基板的第二掩模步骤的截面图。
在图8A和9A中，已经被光刻胶图形72(在图6C和图7C中)曝光的第二金属层32、掺杂的非晶硅层31和非晶硅层30(在图6C和图7C中)被去掉。采用湿蚀刻法，蚀刻掉铬制成的第二金属层32(在图6C和图7C中)，并且采用干蚀刻法对掺杂的非晶硅层31和非晶硅层30(在图6C和图7C中)构图，由此形成源漏极图形32a、掺杂的非晶硅图形51a、活性层49、以及第四连接线47。接着通过一个灰化步骤去掉对应着隧道区域“E”的第二厚度光刻胶图形72b(在图6C中)，暴露出源漏极图形32a的一个部位。相应地部分去掉第一厚度光刻胶图形72a，从而削减第一厚度光刻胶图形72a的厚度。
在图8B和9B中，用第一厚度光刻胶图形72a作为蚀刻掩模湿蚀刻法源漏极图形32a(在图8A中)。这样就形成了图8B中的源极和漏极电极33和35，并且暴露出掺杂的非晶硅图形51a的一个部位。
在图8C和9C中用干蚀刻法被源极和漏极电极33和35暴露出的掺杂的非晶硅图形51a(在图8B中)，这样就形成了一个电阻接触层51。另外在图6D和7D中去掉剩余的光刻胶图形72a(在图8C和9C中)。这样，如果第二金属层32(在图6C和图7C中)是用铬制成的，第二掩模步骤就是由第一湿蚀刻步骤、第一干蚀刻步骤、第二湿蚀刻步骤和第二干蚀刻步骤组成的，如此会延长总的制造时间。
或是用钼制成第二金属层32(在图6C和图7C中)并且能采用干蚀刻法。以下要参照附图描述按照钼材料的第二掩模步骤。
图10A和10B是按照现有技术沿图5中VI-VI线对阵列基板的另一种第二掩模步骤的截面图，而图11A和11B是按照现有技术沿图2中VII-VII线对阵列基板的另一种第二掩模步骤的截面图。
在图10A和11A中，利用干蚀刻法去掉已经被光刻胶图形72(在图6C和图7C中)曝光的第二金属层32、掺杂的非晶硅层31和非晶硅层30(在图6C和图7C中)，其中的第二金属层是用钼制成的。由此形成源漏极图形32a，掺杂的非晶硅图形51a、活性层49、以及第四连接线47。接着通过一个灰化步骤去掉第二厚度光刻胶图形72b(在图6C中)，暴露出对应着隧道区域“E”的源漏极图形32a的一个部位。在此时部分去掉第一厚度光刻胶图形72a，从而削减第一厚度光刻胶图形72a的厚度。
在图10B和11B中，在此时用第一厚度光刻胶图形72a作为蚀刻掩模干蚀刻法源漏极图形32a(在图10A中)和掺杂的非晶硅层31a。这样就形成了源极和漏极电极33和35及一个电阻接触层51，并且暴露出活性层49的一个部位。如图6D和7D所示，随后去掉(图10B和11B中)剩余的光刻胶图形72a。
然而，在灰化步骤中，在基板9外围区上的光刻胶层也就是对应着(图11A中)第四连接线47的光刻胶图形72a被蚀刻的速度比源漏极图形32a(在图10A中)上的光刻胶图形72a要快。另外如图11B所示，无意中会去掉第四连接线47的一部分。如果用钼制成第二金属层32(在图6C和图7C中)，能够缩短制作时间，但是可能会切断诸如短路条等测试线以及连接线。
发明内容
本发明为此提供了一种液晶显示器件的阵列基板及其制造方法，能够基本上消除因现有技术的局限和缺点造成的这些问题。
本发明的一个目的是提供了一种能够防止信号中断的液晶显示器件的阵列基板及其制造方法。
本发明的另一目的是提供一种能够缩短制造时间的液晶显示器件的阵列基板及其制造方法。
以下要说明本发明的附加特征和优点，有一些能够从说明书中看出，或者是通过对本发明的实践来学习。采用说明书及其权利要求书和附图中具体描述的结构就能实现并达到本发明的目的和其他优点。
为了按照本发明的意图实现上述目的和其他优点，以下要具体和概括地说明，一种液晶显示器件的阵列基板，包括一个基板，在基板上由第一材料形成的多个栅极线和由第二材料形成的多个数据线，多个栅极线和多个数据线彼此交叉，电连接到多个栅极线和多个数据线的多个薄膜晶体管，连接到多个薄膜晶体管的多个象素电极，连接到多个栅极线的多个奇数和偶数栅极焊盘，连接到多个数据线的多个奇数和偶数数据焊盘，电连接到各个奇数栅极焊盘的第一短路条，第一短路条是用第一材料制成的，电连接到各个偶数栅极焊盘的第二短路条，第二短路条是用第二材料制成的，电连接到各个奇数数据焊盘的第三短路条，第三短路条是用第一材料制成的，电连接到各个偶数数据焊盘的第四短路条，第四短路条是用第二材料制成的，分别电连接到第一、第二、第三和第四短路条的第一、第二、第三和第四连接线，第一、第二、第三和第四连接线是用第一材料制成的，以及分别连接到第一、第二、第三和第四连接线的第一、第二、第三和第四测试焊盘，第一、第二、第三和第四测试焊盘是用第一材料制成的。
按照另一方面，一种制造液晶显示器件的阵列基板的方法，包括在基板上形成多个栅极线、多个栅极电极及多个奇数和偶数栅极焊盘，在多个栅极线、多个栅极电极及多个奇数和偶数栅极焊盘上形成一个栅极绝缘层，在栅极绝缘层上形成多个活性层，在多个活性层上形成多个电阻接触层，在多个电阻接触层上形成多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极，形成电连接到各个奇数栅极焊盘的第一短路条，形成电连接到各个偶数栅极焊盘的第二短路条，形成电连接到各个奇数数据焊盘的第三短路条，形成电连接到各个偶数数据焊盘的第四短路条，形成分别电连接到第一、第二、第三和第四短路条的第一、第二、第三和第四连接线，形成分别连接到第一、第二、第三和第四连接线的第一、第二、第三和第四测试焊盘，在多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极上形成一个钝化层，并且在钝化层上形成多个象素电极，其中形成第一短路条，第三短路条，第一、第二、第三和第四连接线以及第一、第二、第三和第四测试焊盘的步骤是与形成多个栅极线、多个栅极电极及多个奇数和偶数栅极焊盘的步骤同时执行的，而其中形成第二短路条和第四短路条的步骤是与形成多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极的步骤同时执行的。
应该意识到以上对本发明的概述和下文的详细说明都是解释性的描述，都是为了进一步解释所要求保护的发明。
附图说明
所包括的用来便于理解本发明并且作为本申请一个组成部分的附图表示了本发明的实施例，连同说明书一起可用来解释本发明的原理。在附图中：
图1是按照现有技术的一种液晶显示(LCD)器件的放大透视图；
图2是按照现有技术的LCD器件的一个阵列基板的平面图；
图3是按照现有技术的图2中区域“A”的放大平面图；
图4是按照现有技术的图2中区域“B”的放大平面图；
图5是按照现有技术的图2中区域“C”的放大平面图；
图6A到6F是按照现有技术沿着图5中的VI-VI线用四个掩模制作阵列基板的一种方法的截面图；
图7A到7F是按照现有技术沿着图2中的VII-VII线用四个掩模制作阵列基板的一种方法的截面图；
图8A到8C是按照现有技术沿图5中VI-VI线对阵列基板的第二掩模步骤的截面图；
图9A到9C是按照现有技术沿图2中VII-VII线对阵列基板的第二掩模步骤的截面图；
图10A和10B是按照现有技术沿图5中VI-VI线对阵列基板的另一种第二掩模步骤的截面图；
图11A和11B是按照现有技术沿图2中VII-VII线对阵列基板的另一种第二掩模步骤的截面图；
图12是按照本发明的一例液晶显示(LCD)器件的阵列基板的平面图；
图13A是按照本发明在图12的区域“F”的一个放大平面图；
图13B是按照本发明在图12的区域“G”的一个放大平面图；
图14是按照本发明在图12的区域“H”的一个放大平面图；
图15是按照本发明在图12的区域“I”的一个放大平面图；
图16是按照本发明在图12的区域“J”的一个放大平面图；
图17A到17G是按照本发明沿图16中XVII-XVII线的一例制造方法的截面图；
图18A到18G是按照本发明沿图14中XVIII-XVIII线的一例制造方法的截面图；
图19A到19G是按照本发明沿图15中XIX-XIX线的一例制造方法的截面图；以及
图20A到20G是按照本发明沿图13B中XX-XX线的一例制造方法的截面图。
具体实施方案
以下要具体描述本发明的最佳实施例，在附图中表示了这些例子。
图12是按照本发明的一例液晶显示(LCD)器件的阵列基板的平面图，图13A是按照本发明在图12的区域“F”的放大平面图，图13B是按照本发明在图12的区域“G”的放大平面图，图14是按照本发明在图12的区域“H”的放大平面图，图15是按照本发明在图12的区域“I”的放大平面图，而图16是按照本发明在图12的区域“J”的放大平面图。
如图12-16所示，可以在基板100上彼此交叉地形成多个栅极线102和多个数据线148来限定象素区P，还可以在栅极和数据线102和148的交叉点上形成一个薄膜晶体管T作为开关元件，它包括连接到栅极线102用来接收扫描信号的栅极电极104、连接到数据线148用来接收数据信号的源极电极142、与源极电极142分开的漏极电极146、以及介于栅极电极104与元件和漏极电极142和146之间的一个活性层140。另外可以在象素区P内形成一个象素电极176，并且可以连接到漏极电极146。
在图14中，可以在栅极线102的一端形成包括奇数和偶数栅极焊盘108a和108b的栅极焊盘108。另外，一个栅极焊盘端子178能够接触到栅极焊盘108并与其重叠，还可以用和象素电极176相同的材料制成。奇数栅极焊盘108a可以连接到第一短路条128，而偶数栅极焊盘108b可以通过栅极焊盘端子178连接到第二短路条152。
在图15中，可以在数据线148的一端形成包括奇数和偶数栅极焊盘150a和150b的数据焊盘150。另外，一个数据焊盘端子180能够接触到数据焊盘150并与其重叠，还可以用和象素电极176相同的材料制成。奇数数据焊盘150a可以通过数据焊盘端子180连接到第三短路条129，而偶数数据焊盘150b可以连接到第四短路条154。
在图12、14和15中，可以沿着基板100上与第三短路条129平行的一线形成第一到第四测试焊盘110、112、114和116，并且可以彼此分开。可以分别通过第一、第二、第三和第四连接线120、122、124和126的电路将第一到第四测试焊盘110、112、114和116连接到第一、第二、第三和第四短路条128、152、129和154。
另外，第一和第三短路条128和129、第一到第四测试焊盘110、112、114和116、以及第一到第四连接线120、122、124和126可以用和栅极电极104相同的材料制成，而第二和第四短路条152和154可以用和源极和漏极电极142和146相同的材料例如是钼(Mo)制成。这样的第二和第四短路条152和154及第二和第四连接线122和126可以分别通过(图13A和13B中的)第一和第二连接图形182和184彼此连接。与此相应，即使源极和漏极电极142和146是用钼制成的，也不必去掉第四连接线126，这样能缩短制造过程的时间。
图17A到17G是按照本发明沿图16中XVII-XVII线的一例制造方法的截面图，图18A到18G是按照本发明沿图14中XVIII-XVIII线的一例制造方法的截面图，图19A到19G是按照本发明沿图15中XIX-XIX线的一例制造方法的截面图，而图20A到20G是按照本发明沿图13B中XX-XX线的一例制造方法的截面图。
在图17A、18A、19A和20A中，可以通过沉积第一金属层在基板100上形成(图16中的)栅极线102、栅极电极104和栅极焊盘108，并且通过第一掩模步骤对第一金属层构图。栅极电极104可以从栅极线102延伸，而栅极焊盘108可以位于栅极线102的一端。
(图12中的)第一到第四测试焊盘110、112、114和116、(图12中的)第一到第四连接线120、122、124和126、第一短路条128、和第二短路条129也可以形成在基板100上。如上所述，第一短路条128可以连接到(图14中的)奇数栅极焊盘108a，而第三短路条129可以连接到此后要形成的(图15中的)奇数数据焊盘150a。可以沿着基板100的一侧布置第一到第四测试焊盘110、112、114和116，并且能够与(图12中的)栅极线102平行。第一到第四连接线120、122、124和126可以分别连接到第一到第四测试焊盘110、112、114和116。另外，第一短路条128可以连接到第一连接线120，而第三短路条129可以连接到第三连接线124。
或者是第一金属层可以包括由电阻比较低的铝或铝合金制成的第一层和由能够保护第一层免于化学和热退化的一种金属材料例如是铬(Cr)和钼(Mo)制成的第二层组成的一种双层结构。
接着可以在包括栅极电极104、栅极焊盘108、第一短路条128、第三短路条129和第四连接线126的基板100上按顺序沉积栅极绝缘层130，非晶硅层132，掺杂的非晶硅层134和第二金属层136。通过涂敷光刻胶材料在第二金属层136上形成光刻胶层138。栅极绝缘层130可以包括一种无机绝缘材料例如是氮化硅(SiNx)和氧化硅(SiO2)，而第二金属层136可以包括钼。
在图17B、18B、19B和20B中，可以在光刻胶层138上面设置具有阻挡部M11、半透明部M12和透射部M13的一个掩模200。半透明部M12可以对应着一个薄膜晶体管的隧道，而阻挡部M11可以对应着此后要形成的一个数据线、源极和漏极电极、第二短路条和第四短路条。光刻胶层138可以是正片型，曝光的一部被显影并消除。接着可以将光刻胶层138曝光，并且使对应着半透明部M12的光刻胶层138的曝光量小于对应着透射部M13的光刻胶层138。
在图17C、18C、19C和20C中，可以将(图17B、18B、19B和20B中的)光刻胶图形显影，形成具有不同厚度的光刻胶图形。第一厚度的光刻胶图形138a可以对应着(图17B、18B、19B和20B中的)阻挡部M11，而比第一厚度要薄的第二厚度的光刻胶图形138b可以对应着(图17B中的)半透明部M12。可以消除已经被光刻胶图形138a和138b曝光的(图17B、18B、19B和20B中的)第二金属层136，掺杂的非晶硅层134，以及非晶硅层132。这样就能形成源漏极图形136a、(图16中的)数据线148、数据焊盘150、第二短路条152、第四短路条154、掺杂的非晶硅图形134a和一个活性层140。然后可以用干蚀刻法对(图17B、18B、19B和20B中的)第二金属层136，掺杂的非晶硅层134，以及非晶硅层118构图，因为第二金属层136可以包括钼。这样就能减少制造时间和成本。
另外，还可以在第二短路条152和第四短路条154下面形成包括非晶硅和掺杂的非晶硅的层。这些层可以与第二短路条152和第四短路条154具有相同的形状。
接着，在图17D、18D、19D和20D中，可以通过一个灰化步骤消除(图17C中的)第一厚度光刻胶图形138b，暴露出部分的源漏极图形136a。在此时还可以部分消除第二厚度光刻胶图形138a，并且可以削减光刻胶图形138a的厚度。
在图17E、18E、19E和20E中，可以蚀刻已经被光刻胶图形138a曝光的(图17D中的)源漏极图形136a和(图17D中)掺杂的非晶硅图形134a，由此形成源极和漏极电极142和146以及一个电阻接触层141。接着消除(图17D，18D，19D和20D中的)光刻胶图形138a。被源极和漏极电极142和146曝光的活性层140可以对应着(图17B中的)半透明部M12。另外，可以使用(图17B、18B、19B和20B中的)掩模200通过第二掩模步骤形成漏极电极142和146，(图16中的)数据线148，电阻接触层141和活性层140。
在图17F、18F、19F和20F中，在数据线、源极和漏极电极142和146及第二和第四短路条152和154上涂敷诸如苯并环丁烯(BCB)和丙烯酸树脂的透明有机材料，或是沉积例如氮化硅(SiNx)和氧化硅(SiO2)等无机材料而形成一个钝化层156。接着通过第三掩模步骤对钝化层156构图，形成第一接触孔158、第二接触孔160、第三接触孔162、第四接触孔164(在图14中)、第五接触孔166、第六接触孔168、第七接触孔170、第八接触孔172(在图13A中)和第九接触孔174。第一接触孔158暴露出漏极电极146的一部分，第二接触孔160暴露出栅极焊盘108的一部分，第三接触孔162暴露出数据焊盘150的一部分，第四接触孔164(在图14中)暴露出第二短路条152的一部分，第五接触孔166暴露出第三短路条129的一部分，第六接触孔168(在图13A中)暴露出第二短路条152的一部分，第七接触孔170暴露出第四短路条154的一部分，第八接触孔172(在图13A中)暴露出第二连接线122(在图13A中)的一部分，而第九接触孔174暴露出第四连接线126的一部分。
在图17G、18G、19G和20G中，可以通过在钝化层156上沉积一种透明导电材料例如是铟锡氧化物(ITO)或铟锌氧化物(IZO)，并通过第四掩模步骤对透明导电材料构图而形成一个象素电极176。象素电极176可以通过第一接触孔158连接到漏极电极146。此时还可以形成透明导电材料的栅极焊盘端子178、数据焊盘端子180、第一导电图形182(在图13A中)和第二导电图形184。栅极焊盘端子178通过第二接触孔160连接到栅极焊盘108。栅极焊盘端子178可以通过第四接触孔164(在图14中)连接到第二短路条152。数据焊盘端子180分别通过第三和第五接触孔162和166被连接到数据焊盘150和第三短路条129。第一导电图形182(在图13A中)分别通过第六接触孔168和第八接触孔172被连接到第二短路条152和第二连接线122。第二导电图形184分别通过第七接触孔170和第九接触孔174被连接到第四短路条154和第四连接线126。
这样就能用四个掩模制造本发明的阵列基板。按照本发明，第一到第四连接线120、122、124和126以及第一和第三短路条128和129可以用和栅极电极材料相同的材料制成，而第二和第四短路条152和154可以用与源极和漏极电极材料相同的材料制成。第二和第四短路条152和154可以分别用第一和第二导电图形182和184连接到第二和第四连接线122和126。这样，即使源极和漏极电极是用钼制成的，在短路条与连接线之间也不会断开。如此就能减少制造时间和成本，并且提高液晶显示器件的产量。
显然，本领域的技术人员无需脱离本发明的原理和范围还能对本发明的制造和应用作出各种各样的修改和变更。因此，本发明的意图是要覆盖权利要求书及其等效物范围内的修改和变更。

Claims (21)

1.一种液晶显示器件的阵列基板，包括：
一个基板；
在基板上由第一材料形成的多个栅极线和由第二材料形成的多个数据线，多个栅极线和多个数据线彼此交叉；
电连接到多个栅极线和多个数据线的多个薄膜晶体管；
连接到多个薄膜晶体管的多个象素电极；
连接到多个栅极线的多个奇数和偶数栅极焊盘；
连接到多个数据线的多个奇数和偶数数据焊盘；
电连接到各个奇数栅极焊盘的第一短路条，第一短路条是用第一材料制成的；
电连接到各个偶数栅极焊盘的第二短路条，第二短路条是用第二材料制成的；
电连接到各个奇数数据焊盘的第三短路条，第三短路条是用第一材料制成的；
电连接到各个偶数数据焊盘的第四短路条，第四短路条是用第二材料制成的；
分别电连接到第一、第二、第三和第四短路条的第一、第二、第三和第四连接线，第一、第二、第三和第四连接线是用第一材料制成的；以及
分别连接到第一、第二、第三和第四连接线的第一、第二、第三和第四测试焊盘，第一、第二、第三和第四测试焊盘是用第一材料制成的。
2.按照权利要求1的阵列基板，其特征在于，还包括用电路将第二短路条连接到第二连接线的第一导电图形和用电路将第四短路条连接到第四连接线的第二导电图形。
3.按照权利要求1的阵列基板，其特征在于，第二材料包括钼。
4.按照权利要求1的阵列基板，其特征在于，第一材料包括第一层和第二层。
5.按照权利要求4的阵列基板，其特征在于，第一层包括铝，而第二层包括铬和钼之一。
6.按照权利要求1的阵列基板，其特征在于，多个薄膜晶体管各自包括一个栅极电极、一个源极电极、一个漏极电极和一个活性层，活性层除源极和漏极电极之间的一部分之外与源极电极和漏极电极具有相同的形状。
7.一种制造液晶显示器件的阵列基板的方法，包括：
在基板上形成多个栅极线，多个栅极电极及多个奇数和偶数栅极焊盘；
在多个栅极线，多个栅极电极及多个奇数和偶数栅极焊盘上形成一个栅极绝缘层；
在栅极绝缘层上形成多个活性层；
在多个活性层上形成多个电阻接触层；
在多个电阻接触层上形成多个数据线，多个奇数和偶数数据焊盘，多个源极电极，以及多个漏极电极；
形成电连接到各个奇数栅极焊盘的第一短路条；
形成电连接到各个偶数栅极焊盘的第二短路条；
形成电连接到各个奇数数据焊盘的第三短路条；
形成电连接到各个偶数数据焊盘的第四短路条；
形成分别电连接到第一、第二、第三和第四短路条的第一、第二、第三和第四连接线；
形成分别连接到第一、第二、第三和第四连接线的第一、第二、第三和第四测试焊盘；
在多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极上形成一个钝化层；并且
在钝化层上形成多个象素电极，
这其中形成第一短路条、第三短路条、第一、第二、第三和第四连接线以及第一、第二、第三和第四测试焊盘的步骤是与形成多个栅极线、多个栅极电极及多个奇数和偶数栅极焊盘的步骤同时执行的，而
其中形成第二短路条和第四短路条的步骤是与形成多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极的步骤同时执行的。
8.按照权利要求7的方法，其特征在于，形成多个数据线、多个奇数和偶数数据焊盘、多个源极电极、以及多个漏极电极的步骤采用干蚀刻法。
9.按照权利要求8的方法，其特征在于，多个数据线、多个奇数和偶数数据焊盘、多个源极电极以及多个漏极电极包括钼。
10.按照权利要求7的方法，其特征在于，还包括以下步骤，形成用电路将第二短路条连接到第二连接线的第一导电图形，并且形成用电路将第四短路条连接到第四连接线的第二导电图形。
11.按照权利要求10的方法，其特征在于，形成第一导电图形和第二导电图形的步骤是和形成多个象素电极的步骤同时执行的。
12.按照权利要求7的方法，其特征在于，形成多个活性层、形成多个电阻接触层、以及多个数据线、多个奇数和偶数数据焊盘、多个源极电极以及多个漏极电极的步骤是通过照相平板印刷工艺完成的。
13.按照权利要求12的方法，其特征在于，照相平板印刷工艺使用的一个掩模包括一个透明部、一个阻挡部和一个半透明部。
14.按照权利要求13的方法，其特征在于，照相平板印刷工艺包括以下步骤，形成具有第一厚度和比第一厚度薄的第二厚度的一个光刻胶图形。
15.按照权利要求14的方法，其特征在于，光刻胶图形的第一厚度对应着掩模的阻挡部，而光刻胶图形的第二厚度对应着半透明部。
16.按照权利要求14的方法，其特征在于，光刻胶图形是一种正片型材料，材料的一部分被曝光并去掉。
17.按照权利要求7的方法，其特征在于，除了各自的多个源极电极与各自的多个漏极电极之间的一部分之外，各自的多个活性层与各自的多个源极电极和各自的多个漏极电极具有相同的形状。
18.按照权利要求17的方法，其特征在于，各自的多个电阻接触层与各自的多个源极电极和各自的多个漏极电极具有相同的形状。
19.按照权利要求7的方法，其特征在于，形成多个象素电极的步骤包括形成多个栅极焊盘端子和多个数据焊盘端子的步骤，多个栅极焊盘端子接触到多个奇数和偶数栅极焊盘，多个数据焊盘端子接触到多个奇数和偶数数据焊盘。
20.按照权利要求7的方法，其特征在于，多个栅极线、多个栅极电极、以及多个奇数和偶数栅极焊盘包括具有第一和第二层的一种双层结构。
21.按照权利要求20的方法，其特征在于，第一层包括铝，而第二层包括铬和钼之一。
CN03109854A 2002-04-16 2003-04-15 液晶显示器件的阵列基板及其制造方法 Expired - Fee Related CN100594409C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0020727A KR100443539B1 (ko) 2002-04-16 2002-04-16 액정표시장치용 어레이기판과 그 제조방법
KR10-2002-0020727 2002-04-16
KR1020020020727 2002-04-16

Publications (2)

Publication Number Publication Date
CN1453615A true CN1453615A (zh) 2003-11-05
CN100594409C CN100594409C (zh) 2010-03-17

Family

ID=36083942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03109854A Expired - Fee Related CN100594409C (zh) 2002-04-16 2003-04-15 液晶显示器件的阵列基板及其制造方法

Country Status (8)

Country Link
US (2) US6873392B2 (zh)
JP (1) JP3672302B2 (zh)
KR (1) KR100443539B1 (zh)
CN (1) CN100594409C (zh)
DE (1) DE10317628B4 (zh)
FR (1) FR2838531B1 (zh)
GB (1) GB2387708B (zh)
TW (1) TWI230306B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100388108C (zh) * 2006-04-14 2008-05-14 友达光电股份有限公司 液晶显示器组件与薄膜晶体管基板及测试方法
CN100416344C (zh) * 2006-01-18 2008-09-03 中华映管股份有限公司 主动元件阵列基板、液晶显示面板与两者的检测方法
CN100449318C (zh) * 2006-04-11 2009-01-07 友达光电股份有限公司 检测线路阵列是否短路的装置及其方法
US7705924B2 (en) 2005-02-22 2010-04-27 Samsung Electronics Co., Ltd. Liquid crystal display and test method thereof
CN101621038B (zh) * 2008-07-01 2011-11-09 中华映管股份有限公司 有源元件阵列基板的制造方法
CN101726943B (zh) * 2008-10-21 2012-08-22 华映视讯（吴江）有限公司 主动元件阵列基板、液晶显示面板及两者的检测方法
CN102909983A (zh) * 2011-08-03 2013-02-06 乐金显示有限公司 制造印刷版的方法
CN105096899A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN109239999A (zh) * 2018-11-12 2019-01-18 惠科股份有限公司 软性电路板、显示面板及显示装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680701B1 (ko) 2004-07-23 2007-02-08 엘지전자 주식회사 모기판 및 이를 이용한 유기전계발광표시소자의 제조방법
KR101051012B1 (ko) * 2004-08-06 2011-07-21 삼성전자주식회사 표시 패널용 모기판 및 그의 제조 방법
KR101051008B1 (ko) * 2004-08-24 2011-07-21 삼성전자주식회사 어레이 기판의 제조 방법과, 이에 의해 제조된 어레이 기판
KR101100883B1 (ko) * 2004-11-08 2012-01-02 삼성전자주식회사 박막 트랜지스터 표시판
KR101107245B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101107246B1 (ko) 2004-12-24 2012-01-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101080705B1 (ko) * 2004-12-28 2011-11-07 엘지디스플레이 주식회사 칩 온 글라스 구조 액정표시장치용 어레이 기판
KR100663029B1 (ko) 2004-12-31 2006-12-28 엘지.필립스 엘시디 주식회사 액정표시장치 , 그 제조방법 및 액정표시장치 검사방법
TWI271679B (en) * 2005-05-03 2007-01-21 Chunghwa Picture Tubes Ltd Array of active devices and method for testing an array of active devices
KR101082893B1 (ko) * 2005-08-24 2011-11-11 삼성전자주식회사 어레이 기판 및 이를 갖는 표시장치
KR101337195B1 (ko) * 2008-10-10 2013-12-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치
WO2012161072A1 (ja) 2011-05-24 2012-11-29 シャープ株式会社 アクティブマトリクス基板、及び表示装置
GB201304939D0 (en) 2013-03-18 2013-05-01 Cellucomp Ltd Process for Preparing Cellulose-Containing Particles from Plant Material
CN103337477B (zh) * 2013-05-27 2015-06-03 北京京东方光电科技有限公司 阵列基板的制备方法及阵列基板和显示装置
KR102272789B1 (ko) * 2014-01-15 2021-07-05 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN105182640B (zh) * 2015-09-06 2019-06-07 京东方科技集团股份有限公司 阵列基板及显示装置
CN106444189A (zh) * 2016-10-13 2017-02-22 京东方科技集团股份有限公司 一种阵列基板、其检测方法及显示装置
CN107728393B (zh) * 2017-11-07 2023-08-08 深圳市华星光电半导体显示技术有限公司 Hva焊垫共用结构
US10330996B2 (en) * 2017-11-07 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Common structure of high vertical alignment pads
WO2022051929A1 (en) * 2020-09-09 2022-03-17 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate, display apparatus, and probe unit
CN112230485B (zh) * 2020-10-27 2022-05-20 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465168A (ja) * 1990-07-05 1992-03-02 Hitachi Ltd 薄膜トランジスタ
US5486939A (en) * 1994-04-28 1996-01-23 Xerox Corporation Thin-film structure with insulating and smoothing layers between crossing conductive lines
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US5668032A (en) * 1995-07-31 1997-09-16 Holmberg; Scott H. Active matrix ESD protection and testing scheme
US6613650B1 (en) * 1995-07-31 2003-09-02 Hyundai Electronics America Active matrix ESD protection and testing scheme
KR100239779B1 (ko) * 1996-12-04 2000-01-15 구본준 액정표시장치
JP4294096B2 (ja) * 1997-01-13 2009-07-08 ヒュンダイ エレクトロニクス アメリカ 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系
KR100244449B1 (ko) * 1997-02-11 2000-02-01 구본준 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR100490040B1 (ko) * 1997-12-05 2005-09-06 삼성전자주식회사 두개이상의쇼팅바를갖는액정표시장치및그제조방법
US6734925B1 (en) * 1998-12-07 2004-05-11 Samsung Electronics Co., Ltd. Multiple testing bars for testing liquid crystal display and method thereof
KR100281058B1 (ko) * 1997-11-05 2001-02-01 구본준, 론 위라하디락사 액정표시장치
KR100569715B1 (ko) * 1998-08-21 2006-07-31 삼성전자주식회사 평면 구동 방식 액정 표시 장치의 제조 방법
US6246074B1 (en) * 1998-09-30 2001-06-12 Lg.Philips Lcd Co., Ltd. Thin film transistor substrate with testing circuit
KR100303207B1 (ko) * 1998-11-13 2002-05-13 구본준, 론 위라하디락사 검사회로를가지는박막트랜지스터매트릭스기판
KR20000026540A (ko) * 1998-10-21 2000-05-15 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
US6353464B1 (en) * 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
JP2002040481A (ja) * 2000-07-24 2002-02-06 Internatl Business Mach Corp <Ibm> 表示装置、その製造方法、及び配線基板
FR2815143B1 (fr) * 2000-10-11 2005-11-18 Lg Philips Lcd Co Ltd Substrat reseau pour un affichage a cristaux liquides et methode de fabrication de celui-ci
KR100769160B1 (ko) * 2000-12-29 2007-10-23 엘지.필립스 엘시디 주식회사 액정표시장치의 테스트 패드

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705924B2 (en) 2005-02-22 2010-04-27 Samsung Electronics Co., Ltd. Liquid crystal display and test method thereof
US7847872B2 (en) 2005-02-22 2010-12-07 Samsung Electronics Co., Ltd. Liquid crystal display and test method thereof
CN100416344C (zh) * 2006-01-18 2008-09-03 中华映管股份有限公司 主动元件阵列基板、液晶显示面板与两者的检测方法
CN100449318C (zh) * 2006-04-11 2009-01-07 友达光电股份有限公司 检测线路阵列是否短路的装置及其方法
CN100388108C (zh) * 2006-04-14 2008-05-14 友达光电股份有限公司 液晶显示器组件与薄膜晶体管基板及测试方法
CN101621038B (zh) * 2008-07-01 2011-11-09 中华映管股份有限公司 有源元件阵列基板的制造方法
CN101726943B (zh) * 2008-10-21 2012-08-22 华映视讯（吴江）有限公司 主动元件阵列基板、液晶显示面板及两者的检测方法
CN102909983A (zh) * 2011-08-03 2013-02-06 乐金显示有限公司 制造印刷版的方法
CN102909983B (zh) * 2011-08-03 2015-03-11 乐金显示有限公司 制造印刷版的方法
CN105096899A (zh) * 2015-09-22 2015-11-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN105096899B (zh) * 2015-09-22 2018-09-25 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN109239999A (zh) * 2018-11-12 2019-01-18 惠科股份有限公司 软性电路板、显示面板及显示装置

Also Published As

Publication number Publication date
US20030193623A1 (en) 2003-10-16
TWI230306B (en) 2005-04-01
GB0308207D0 (en) 2003-05-14
DE10317628A1 (de) 2003-10-30
US20050200768A1 (en) 2005-09-15
TW200305765A (en) 2003-11-01
GB2387708B (en) 2004-06-09
GB2387708A (en) 2003-10-22
US7268838B2 (en) 2007-09-11
KR100443539B1 (ko) 2004-08-09
KR20030082146A (ko) 2003-10-22
US6873392B2 (en) 2005-03-29
FR2838531A1 (fr) 2003-10-17
DE10317628B4 (de) 2007-08-09
JP2003337349A (ja) 2003-11-28
FR2838531B1 (fr) 2004-08-20
CN100594409C (zh) 2010-03-17
JP3672302B2 (ja) 2005-07-20

Similar Documents

Publication Publication Date Title
CN1453615A (zh) 液晶显示器件的阵列基板及其制造方法
CN1267780C (zh) 用于液晶显示器的阵列基板及其制造方法
CN1284247C (zh) 液晶显示器件及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1452002A (zh) 液晶显示装置阵列基板的制造方法
CN1991548A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1289958C (zh) 液晶显示装置的制造方法和其阵列基板的制造方法
CN1287194C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN1892394A (zh) 液晶显示器件及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1991547A (zh) 共平面开关模式液晶显示器件的阵列基板及其制造方法
CN1991470A (zh) 液晶显示装置的阵列基板及其制造方法
CN1707340A (zh) 液晶显示器件及其制造方法
CN1940650A (zh) 液晶显示装置
CN1704830A (zh) 具有tft上滤色器结构并使用面内切换模式的液晶显示装置
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1707343A (zh) 液晶显示装置及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN1619392A (zh) 包括多晶硅薄膜晶体管的液晶显示器件及其制造方法
CN1841150A (zh) 面内切换型液晶显示装置的阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100317