CN114467168A - 阵列基板的制造方法、阵列基板、显示设备和探测单元 - Google Patents

阵列基板的制造方法、阵列基板、显示设备和探测单元 Download PDF

Info

Publication number
CN114467168A
CN114467168A CN202080002046.0A CN202080002046A CN114467168A CN 114467168 A CN114467168 A CN 114467168A CN 202080002046 A CN202080002046 A CN 202080002046A CN 114467168 A CN114467168 A CN 114467168A
Authority
CN
China
Prior art keywords
plg
lines
pad
gate
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080002046.0A
Other languages
English (en)
Inventor
艾雨
谢学武
刘博文
孔玉宝
孙诗
刘浩
张阿猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN114467168A publication Critical patent/CN114467168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种制造阵列基板的方法。该方法包括设置基板，基板包括被配置为接合栅极驱动集成电路的栅极焊盘、被配置为接合数据驱动集成电路的数据焊盘、以及连接栅极焊盘和数据焊盘的多个外围布局栅极(PLG)原线；在基板上形成PLG测试焊盘；形成将PLG测试焊盘连接到多个PLG原线的第一端子的短路棒；形成多个测试引脚，多个测试引脚分别连接至多个PLG原线的第二端子，其中在基板的第一虚设区域中形成多个测试引脚，第一虚设区域与基板的阵列基板区域相邻；以及将多个测试引脚连接至探测单元以测试多个PLG原线的连接性。

Description

阵列基板的制造方法、阵列基板、显示设备和探测单元
技术领域
本发明涉及显示技术，尤其涉及一种制造阵列基板的方法、阵列基板、显示设备及探测单元。
背景技术
通常，母板被制造为包括多个阵列基板区域，然后母板被切割成多个阵列基板。在切割母板之前，测试栅线与数据线的连接性。为了测试基板中栅线与数据线的连接性，可以使用探测单元将信号加载到基板焊盘的引线区域。多个探测块可分别对应于基板的多个引线区域。与探测块接触的测试电极可以通过测试线连接到阵列基板上的栅线和数据线，从而测试电极可以发送来自栅线和数据线的测试信号或将测试信号发送到栅线和数据线。
发明内容
在一个方面，本公开提供一种制造阵列基板的方法，包括：设置基板，所述基板包括被配置为接合栅极驱动集成电路的栅极焊盘、被配置为接合数据驱动集成电路的数据焊盘、以及连接所述栅极焊盘和所述数据焊盘的多个外围布局栅极(PLG)原线；在所述基板上形成PLG测试焊盘；形成短路棒，所述短路棒将所述PLG测试焊盘连接到所述多个PLG原线的第一端子；形成多个测试引脚，所述多个测试引脚分别连接至所述多个PLG原线的第二端子，其中在所述基板的第一虚设区域中形成所述多个测试引脚，所述第一虚设区域与所述基板的阵列基板区域相邻；以及将所述多个测试引脚连接至探测单元以测试所述多个PLG原线的连接性。
可选地，在设置所述基板之前，还包括在所述数据焊盘和所述栅极焊盘之间形成多个附加焊盘；其中，所述多个PLG原线中的各个PLG原线被形成为从相应的第一端子延伸到相应的第二端子，所述相应的第二端子连接到所述多个测试引脚中的相应一个；以及所述多个PLG原线中的各个PLG原线包括分别位于所述阵列基板区域中并且分别位于所述多个附加焊盘中的相应一个附加焊盘的两侧的第一部分和第二部分，以及连接所述第一部分和所述第二部分的连接部分，所述连接部分在所述第一虚设区域中。
可选地，将所述多个测试引脚连接到所述探测单元包括，通过所述探测单元的探测块，将所述多个测试引脚连接到所述探测单元的印刷电路板，从而将数量为N的所述多个测试引脚分别电连接到串联连接在所述印刷电路板中的数量为N的多个晶体管的栅极；其中所述数量为N的所述多个测试引脚中的第一测试引脚还电连接到所述数量为N的所述多个晶体管中的第一晶体管的源极；所述数量为N的所述多个晶体管中的最后一个晶体管的漏极电连接到所述印刷电路板的发光元件；所述第一晶体管和所述最后一个晶体管之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N；第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
可选地，所述方法还包括将测试电压信号提供给所述PLG测试焊盘；其中，在将所述测试电压信号提供给所述PLG测试焊盘时，处于关闭状态的所述发光元件指示所述多个PLG原线中的至少一个的连接性受损。
可选地，所述方法还包括将测试电压信号提供给所述PLG测试焊盘；其中，在将所述测试电压信号提供给所述PLG测试焊盘时，处于开启状态的所述发光元件指示所述多个PLG原线的每一个的连接性是完好无损的。
可选地，所述方法还包括基于所述发光元件处于所述开启状态，切割所述基板以形成阵列基板；其中，所述多个PLG原线被切割以形成多条PLG线，所述多条PLG线被配置为在具有所述阵列基板的显示设备中在所述栅极驱动集成电路和所述数据驱动集成电路之间传输信号，其中，所述栅极驱动集成电路接合到所述栅极焊盘，且所述数据驱动集成电路接合到所述数据焊盘。
可选地，在设置所述基板之前，还包括在所述数据焊盘和所述栅极焊盘之间形成多个附加焊盘；其中，所述多个PLG原线中的各个PLG原线被形成为从相应的第一端子延伸到相应的第二端子，所述相应的第二端子连接到所述多个测试引脚中的相应一个；以及所述多个PLG原线中的各个PLG原线包括分别在所述阵列基板区域中并且分别位于所述多个附加焊盘中的相应一个的两侧的第一部分和第二部分，以及连接所述第一部分和所述第二部分的连接部分，所述连接部分在所述第一虚设区域中；以及沿着第一切割线切割所述多个PLG原线中的各个PLG原线，从而移除所述连接部分。
可选地，沿所述第一虚设区域与所述阵列基板区域之间的第一切割线切割所述多个PLG原线，从而移除所述多个测试引脚。
可选地，沿着第二虚设区域与所述阵列基板区域之间的第二切割线切割所述多个PLG原线，从而移除所述短路棒。
可选地，所述多个附加焊盘是多个附加栅极焊盘；所述栅极焊盘和所述多个附加栅极焊盘分别与所述阵列基板区域和所述第一虚设区域之间的第一切割线直接相邻；所述数据焊盘与所述阵列基板区域和第二虚设区域之间的第二切割线直接相邻；以及所述短路棒和所述第一端子位于所述第二虚设区域中。
可选地，在设置所述基板之前，还包括形成多条栅线和分别连接到所述多条栅线的多条栅线引线；所述多条栅线引线、所述第一部分和所述第二部分分别至少部分地延伸到所述多个附加焊盘中的相应一个中；所述第一部分位于所述多条栅线引线的第一侧；以及所述第二部分位于所述多条栅线引线的第二侧。
可选地，所述方法还包括使用多个数据线测试焊盘和多个数据引线短路棒来测试所述基板中的多条数据线的连接性；其中，所述多个PLG原线与多条数据引线分别至少部分地延伸至所述数据焊盘中；所述多条数据引线分别连接到所述多条数据线。
在另一方面，本公开提供一种通过本文所述的方法制造的阵列基板。
在另一方面，本公开提供一种显示设备，包括本文所述的阵列基板或通过本文所述的方法制造的阵列基板、与所述栅极焊盘接合的栅极驱动集成电路以及与所述数据焊盘接合的数据驱动集成电路。
在另一方面，本公开提供一种用于测试基板中的多个PLG原线的连接性的探测单元，包括：印刷电路板；探测块；以及数量为N的多条连接线，其分别连接所述探测块和所述印刷电路板；其中，所述印刷电路板包括：数量为N的多个串联连接的晶体管；以及发光元件；其中，所述数量为N的多个晶体管的栅极分别电连接到所述数量为N的多条连接线；所述数量为N的多个晶体管中的第一晶体管的源极电连接到所述数量为N的多条连接线中的第一连接线；所述数量为N的多个晶体管中的最后一个晶体管的漏极电连接到所述发光元件；所述第一晶体管和所述最后一个晶体管之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N；以及所述第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
在另一方面，本公开提供一种阵列基板，包括：栅极焊盘，其被配置为接合栅极驱动集成电路；数据焊盘，其被配置为接合数据驱动集成电路；多个外围布局栅极(PLG)线，所述多个外围布局栅极(PLG)线被配置为在接合到所述栅极焊盘的栅极驱动集成电路与接合到所述数据焊盘的数据驱动集成电路之间传输信号；PLG测试焊盘；以及多个第一测试焊盘。
可选地，所述阵列基板还包括：多个附加焊盘，其位于所述数据焊盘和所述栅极焊盘之间；以及多个附加PLG线，所述多个附加PLG线被配置为在相邻的附加焊盘之间传输信号。
附图说明
根据各种公开的实施例，以下附图仅是用于说明目的的示例，并且不旨在限制本发明的范围。
图1示出了根据本公开的一些实施例中用于制造阵列基板的基板。
图2是图1中放大区域中的基板的结构的局部视图。
图3示出了根据本公开的一些实施例中用于制造阵列基板的方法。
图4是根据本公开的一些实施例中的基板的结构的局部视图。
图5示出了根据本公开的一些实施例中用于制造阵列基板的方法。
图6是示出根据本公开的一些实施例中的探测单元的结构的示意图。
图7是通过根据本公开的一些实施例中的方法制造的阵列基板的局部视图。
图8是根据本公开的一些实施例中的基板的结构的局部视图。
图9示出了根据本公开的一些实施例中在附加焊盘周围的多个PLG原线(proto-line)的结构。
图10示出了根据本公开的一些实施例中用于制造阵列基板的方法。
图11是通过根据本公开的一些实施例中的方法制造的阵列基板的局部视图。
具体实施方式
现在将参考以下实施例更具体地描述本公开。应当注意，本文中呈现一些实施例的以下描述仅用于说明和描述的目的。其不是穷举的或限于所公开的精确形式。
本公开尤其提供一种制造阵列基板的方法、阵列基板、显示设备和探测单元，其基本上克服了由于现有技术的限制和缺点而导致的一个或多个问题。在一个方面，本公开提供一种制造阵列基板的方法。在一些实施例中，该方法包括设置基板，所述基板包括被配置为接合栅极驱动集成电路的栅极焊盘、被配置为接合数据驱动集成电路的数据焊盘、以及连接所述栅极焊盘和所述数据焊盘的多个外围布局栅极(PLG)原线；在所述基板上形成PLG测试焊盘；形成短路棒，所述短路棒将所述PLG测试焊盘连接到所述多个PLG原线的第一端子；形成多个测试引脚，所述多个测试引脚分别连接至所述多个PLG原线的第二端子，其中在所述基板的第一虚设区域中形成所述多个测试引脚，所述第一虚设区域与所述基板的阵列基板区域相邻；以及将所述多个测试引脚连接至探测单元以测试所述多个PLG原线的连接性。
图1是在根据本公开的一些实施例中用于制造阵列基板的基板。参照图1，设置基板S以制造阵列基板。在测试基板S中的信号线的连接性之后，切割基板S以形成阵列基板。例如，可以沿着第一切割线CL1以及沿着第二切割线CL2切割基板S。因此，基板S包括阵列基板区域ASR、第一虚设区域DR1和第二虚设区域DR2。第一切割线CL1是第一虚设区域DR1与阵列基板区域ASR之间的第一边界线。第二切割线CL2为第二虚设区域DR2与阵列基板区域ASR之间的第二边界线。
图2为图1中放大区域中的基板的结构的局部视图。图2中示出图1中放大区域ZR中的基板S的结构。参考图2，基板包括第一PAD1和第二PAD2。第一焊盘PAD1和第二焊盘PAD2是被配置为接合栅极驱动集成电路的栅极焊盘、和被配置为接合数据驱动集成电路的数据焊盘。可选地，第一焊盘PAD1是被配置成接合数据驱动集成电路的数据焊盘，并且第二焊盘PAD2是被配置成接合栅极驱动集成电路的栅极焊盘。可选地，第一焊盘PAD1是被配置成接合栅极驱动集成电路的栅极焊盘，并且第二焊盘PAD2是被配置成接合数据驱动集成电路的数据焊盘。
参照图2，在一些实施例中，基板还包括多个第一测试焊盘TP1以及多个第二测试焊盘TP2。可选地，所述基板还包括多个第一短路棒SB1，其用于测试多条第一信号线和多条第二信号线的连接性。在一个示例中，多条第一信号线是多条数据线，并且多条第二信号线是多条栅线。在另一示例中，多条第一信号线是多条栅线，且多条第二信号线是多条数据线。基板还包括分别连接到多条第一信号线的多条第一引线Lw1和分别连接到多条第二信号线的多条第二引线Lw2。多条第一引线Lw1至少部分地延伸到第一焊盘PAD1中，多条第二引线Lw2至少部分地延伸到第二焊盘PAD2中。在一个示例中，多条第一引线Lw1是分别连接到多条数据线的多条数据引线，且多条第二引线Lw2是分别连接到多条栅线的多条栅线引线。在另一示例中，多条第一引线Lw1是分别连接到多条栅线的多条栅线引线，且多条第二引线Lw2是分别连接到多条数据线的多条数据引线。
再次参考图2，在一些实施例中，基板还包括连接第一焊盘PAD1和第二焊盘PAD2(例如，连接栅极焊盘和数据焊盘)的多个外围布局栅极(PLG)原线PPLG。当将基板切割成阵列基板，并且切割多个PLG原线PPLG以形成多条PLG线时，使用该阵列基板形成显示设备。在该显示设备中，接合到栅极焊盘的栅极驱动集成电路和接合到数据焊盘的数据驱动集成电路，并且多条PLG线被配置为在栅极驱动集成电路和数据驱动集成电路之间传输信号。多个PLG原线PPLG至少部分地延伸到第一焊盘PAD1中，并且至少部分地延伸到第二焊盘PAD2中。
本公开的发明人发现，很难测试如图2所示的基板中多个PLG原线PPLG的连接性。虽然多个第一测试焊盘TP1与多个第二测试焊盘TP2可用来测试多条第一信号线与多条第二信号线的连接性，但多个PLG原线PPLG无法包含在测试中。当多个PLG原线PPLG中的一个或多个具有连接性问题而未被检测到时，从基板切割的阵列基板将具有缺陷，导致在后续制造过程中材料和资源的浪费。本公开的发明人发现了一种用于测试多个PLG原线PPLG的连接性的令人惊讶的有效方法。
图3示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图3，此方法包括设置基板S，以及使用探测单元PR测试基板S中多个PLG原线的连接性。探测单元PR包括印刷电路板PCB和探测块PB。探测块PB电连接到印刷电路板PCB，并且电连接到基板S中的多个PLG原线。探测块PB是电触点的集合。探测块PB可以以刀片型、或针型、或薄膜型来实现。
图4是根据本公开的一些实施例中的基板的结构的局部视图。参照图4，在一些实施例中，基板还包括PLG测试焊盘TPPLG和短路棒SB，该短路棒SB将PLG测试焊盘TPPLG连接至多个PLG原线PPLG的第一端子t1。例如，短路棒SB将多个PLG原线PPLG的第一端子t1短路，并将其连接至PLG测试焊盘TPPLG。当测试电压信号施加至PLG测试焊盘TPPLG时，测试电压同时施加至多个PLG原线PPLG的第一端子t1。此外，在一些实施例中，基板还包括多个测试引脚Pint，该多个测试引脚Pint分别连接至多个PLG原线PPLG的第二端子t2。多个测试引脚Pint位于基板的第一虚设区域DR1中。第一虚设区域DR1与基板的阵列基板区域ASR相邻。当测试电压信号施加到PLG测试焊盘TPPLG时，测试电压同时施加到多个测试引脚Pint。
因此，在一些实施例中，制造阵列基板的方法还包括设置基板，该基板包括被配置为接合栅极驱动集成电路的栅极焊盘、被配置为接合数据驱动集成电路的数据焊盘、以及连接栅极焊盘和数据焊盘的多个PLG原线PPLG；在基板上形成PLG测试焊盘TPPLG；形成将PLG测试焊盘TPPLG连接至多个PLG原线PPLG的第一端子t1的短路棒SB；以及形成多个测试引脚Pint，该多个测试引脚Pint分别连接至多个PLG原线PPLG的第二端子t2。多个测试引脚Pint形成在基板的第一虚设区域DR1中，该第一虚设区域DR1与基板的阵列基板区域ASR相邻。
在一些实施例中，制造阵列基板的方法还包括形成多条第一信号线SL1、形成多条第二信号线SL2、形成多条第一引线Lw1以及形成多条第二引线Lw2。多条第一引线Lw1形成为分别连接到多条第一信号线SL1。多条第二引线Lw2形成为分别连接到多条第二信号线SL2。可选地，多条第一信号线SL1为多条数据线，多条第一引线Lw1为多条数据引线，多条第二信号线SL2为多条栅线，以及多条第二引线Lw2为多条栅线引线。可选地，该方法还包括形成多个第一导线短路棒SB1，以测试多条第一信号线SL1的连接性。可选地，多个第一导线短路棒SB1为多个数据引线短路棒。
图5示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图3与图5，在一些实施例中，此方法还包括将多个测试引脚Pint连接至探测单元PR，以测试多个PLG原线PPLG的连接性。具体地，在一些实施例中，该方法包括通过探测单元PR的探测块PB将多个测试引脚PINT连接到探测单元PR的印刷电路板PCB。
图6是示出根据本公开的一些实施例中的探测单元的结构的示意图。参照图6，在一些实施例中，探测单元PR包括印刷电路板PCB；探测块PB；数量为N的多条连接线Lc，其分别连接探测块PB和印刷电路板PCB。在一些实施例中，印刷电路板包括数量为N的多个串联连接的晶体管TFT；以及发光元件LE。如图6所示，在一个示例中，数量为N的多个晶体管TFT的栅极分别电连接到数量为N的多条连接线Lc。数量为N的多个晶体管TFT中的第一晶体管TFT1的源极电连接到数量为N的多条连接线Lc中的第一连接线Lc1。数量为N的多个晶体管TFT中的最后一个晶体管TFTN的漏极电连接到发光元件LE。第一晶体管TFT1和最后一个晶体管TFTN之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N。第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
参照图5及图6，通过将多个测试引脚Pint通过探测单元PR的探测块PB连接至探测单元PR的印刷电路板PCB，数量为N的多个测试引脚Pint分别电连接至在印刷电路板PCB中串联连接的数量为N的多个晶体管TFT的栅极。数量为N的多个测试引脚中的第一测试引脚Pint1也例如通过探测块PB和数量为N的多条连接线Lc中的第一连接线Lc1电连接至数量为N的多个晶体管TFT中的第一晶体管的源极。
在一些实施例中，该方法还包括测试多个PLG原线PPLG的连接性的步骤。具体地，测试连接性的步骤包括向PLG测试焊盘TPPLG提供测试电压信号。当测试电压信号施加至PLG测试焊盘TPPLG时，测试电压信号同时施加至多个PLG原线PPLG。
当多个PLG原线PPLG中的至少一个的连接性受损时，例如，当多个PLG原线PPLG中的至少一个损坏或以其它方式开路时，测试电压信号无法发送至发光元件LE，因为多个晶体管TFT中的至少一个处于关闭状态。因此，在将测试电压信号提供至PLG测试焊盘TPPLG时，处于关闭状态的发光元件LE指示多个PLG原线PPLG中的至少一个的连接性受损。
在一些实施例中，该方法还包括基于发光元件处于关闭状态，修复多个PLG原线PPLG中的至少一个的受损的连接性，或者丢弃基板以节省成本。
当多个PLG原线PPLG中的每一个中的连接性完好无损时，例如，当多个PLG原线PPLG中的每一个未被损坏或以其它方式开路时，测试电压信号被同时施加到数量为N的多个晶体管TFT的栅极和数量为N的多个晶体管TFT的第一晶体管TFT1的源极。数量为N的多个晶体管TFT皆由测试电压信号所导通。测试电压信号通过数量为N的多个晶体管TFT发送到发光元件(例如，发光二极管)。因此，在将测试电压信号提供至PLG测试焊盘TPPLG时，处于开启状态的发光元件LE指示多个PLG原线PPLG中的每一个的连接性是完好无损的。
在一些实施例中，该方法还包括基于发光元件处于开启状态，切割基板以形成阵列基板。图7是通过根据本公开的一些实施例中的方法制造的阵列基板的局部视图。参照图4及图7，在一些实施例中，切割多个PLG原线PPLG以形成多条PLG线PLGL。多条PLG线PLGL被配置为在具有阵列基板的显示设备中在栅极驱动集成电路与数据驱动集成电路之间传输信号，其中栅极驱动集成电路接合到栅极焊盘(例如，第二焊盘PAD2)，并且数据驱动集成电路接合到数据焊盘(例如，第一焊盘PAD1)。
在一些实施例中，该方法包括沿第一切割线CL1切割基底。第一切割线CL1位于第一虚设区域DR1与阵列基板区域ASR之间。参照图4及图7，由于沿着第一切割线CL1切割基板，因此移除多个测试引脚。
在一些实施例中，该方法包括沿第二切割线CL2切割基底。第二切割线CL2位于第二虚设区域DR2与阵列基板区域ASR之间。参照图4及图7，由于沿着第二切割线CL2切割基板，因此移除短路棒SB。在沿第二切割线CL2切割基板期间，还移除用于测试多条第一信号线的连接性的多个第一导线短路棒SB1。
图8是根据本公开的一些实施例中的基板的结构的局部视图。参照图8，用来制造阵列基板的基板还包括多个附加焊盘PADa，其位于第一焊盘PAD1与第二焊盘PAD2之间，例如位于数据焊盘与栅极焊盘之间。可选地，第一焊盘PAD1是被配置为接合数据驱动集成电路的数据焊盘，第二焊盘PAD2是被配置为接合栅极驱动集成电路的栅极焊盘，并且多个附加焊盘PADa是分别被配置为接合多个附加栅极驱动集成电路的多个附加栅极焊盘。可选地，第一焊盘PAD1是被配置为接合栅极驱动集成电路的栅极焊盘，第二焊盘PAD2是被配置为接合数据驱动集成电路的数据焊盘，并且多个附加焊盘PADa是分别被配置为接合多个附加数据驱动集成电路的多个附加数据焊盘。
参考图8，多个PLG原线PPLG中的各个PLG原线PPLG形成为从相应的第一端子延伸到相应的第二端子，该相应的第二端子连接到多个测试引脚Pint中的相应一个。多个PLG原线PPLG围绕多个附加焊盘PADa中的各个附加焊盘PADa的三个侧面。在具有多个附加焊盘PADa和第二焊盘PAD2的基板的一侧，多个PLG原线PPLG中的各个PLG原线PPLG具有波浪线(undulating line)，其围绕多个附加焊盘PADa中的每一个的三个侧面。
图9示出了根据本公开的一些实施例中在附加焊盘周围的多个PLG原线的结构。参照图8与图9，在一些实施例中，多个PLG原线PPLG中的各个PLG原线PPLG包括分别位于阵列基板区域ASR且分别位于多个附加焊盘PADa中的相应一个附加焊盘PADa的两侧的第一部分P1与第二部分P2，以及连接第一部分P1与第二部分P2的连接部分Pc。连接部分Pc位于第一虚设区域DR1中。
在一个示例中，连接部分Pc包括第一部分Pc1、第二部分Pc2、和第三部分Pc3。可选地，第二部分Pc2沿着多条第一信号线SL1的第一延伸方向延伸。可选地，第一部分P1和第一部分Pc1沿着多条第二信号线SL2的第二延伸方向从阵列基板区域ASR延伸至第一虚设区域DR1中。可选地，第三部分Pc3与第二部分P2沿着多条第二信号线SL2的第二延伸方向从第一虚设区域DR1延伸至阵列基板区域ASR。
图10示出了根据本公开的一些实施例中的制造阵列基板的方法。参考图8与图10，在一些实施例中，该方法进一步包括将多个测试引脚Pint连接至探测单元PR以测试多个PLG原线PPLG的连接性。具体地，在一些实施例中，该方法包括通过探测单元PR的探测块PB将多个测试引脚Pint连接到探测单元PR的印刷电路板PCB。
参照图6与图10，当多个PLG原线PPLG中至少一条的连接性受损时，例如在多个PLG原线PPLG中至少一条受损或以其他方式开路时，测试电压信号无法发送至发光元件LE，因为多个晶体管TFT中至少一个处于关闭状态。因此，在将测试电压信号提供至PLG测试焊盘TPPLG时，处于关闭状态的发光元件LE指示多个PLG原线PPLG中的至少一个的连接性受损。
在一些实施例中，该方法还包括基于发光元件处于关闭状态，修复多个PLG原线PPLG中的至少一个的受损的连接性，或者丢弃基板以节省成本。
参照图6和图10，当多个PLG原线PPLG中的每一个的连接性完好无损时，例如，在多个PLG原线PPLG中的每一个未被损坏或以其它方式开路时，测试电压信号被同时施加到数量为N的多个晶体管TFT的栅极和数量为N的多个晶体管TFT中的第一晶体管TFT1的源极。数量为N的多个晶体管TFT皆由测试电压信号所导通。测试电压信号通过数量为N的多个晶体管TFT发送到发光元件(例如，发光二极管)。因此，在将测试电压信号提供至PLG测试焊盘TPPLG时，处于开启状态的发光元件LE指示多个PLG原线PPLG中的每一个的连接性是完好无损的。
在一些实施例中，该方法还包括基于发光元件处于开启状态，切割基板以形成阵列基板。图11是通过根据本公开的一些实施例中的方法制造的阵列基板的局部视图。参照图8与图11，在一些实施例中，多个PLG原线PPLG经切割以形成多条PLG线PLGL。多条PLG线PLGL被配置为在具有阵列基板的显示设备中在栅极驱动集成电路与数据驱动集成电路之间传输信号，其中栅极驱动集成电路接合到栅极焊盘(例如，第二焊盘PAD2)，并且数据驱动集成电路接合到数据焊盘(例如，第一焊盘PAD1)。
在一些实施例中，该方法包括沿第一切割线CL1切割基底。第一切割线CL1位于第一虚设区域DR1与阵列基板区域ASR之间。参照图8及图11，由于沿着第一切割线CL1切割基板，因此移除多个测试引脚。沿着第一切割线CL1切割多个PLG原线PPLG中的各个PLG原线PPLG，从而移除连接部分Pc。
在一些实施例中，该方法包括沿第二切割线CL2切割基底。第二切割线CL2位于第二虚设区域DR2与阵列基板区域ASR之间。参照图8及图11，由于沿着第二切割线CL2切割基板，因此移除短路棒SB。在沿第二切割线CL2切割基板期间，还移除用于测试多条第一信号线的连接性的多个第一导线短路棒SB1。
参照图4、图7、图8与图11，在一些实施例中，第二焊盘PAD2为栅极焊盘，而多个附加焊盘PADa为多个附加栅极焊盘。第二焊盘PAD2和多个附加焊盘PADa分别直接邻近阵列基板区域ASR与第一虚设区域DR1之间的第一切割线CL1。第一焊盘PAD1(例如，数据焊盘)直接邻近阵列基板区域ASR与第二虚设区域DR2之间的第二切割线CL2。短路棒SB和第一端子t1位于第二虚设区域DR2中，且在切割步骤期间被移除。第二端子t2位于第一虚设区域DR1中，并且在切割步骤期间被移除。
参照图4、图7、图8与图11，在一些实施例中，在设置基板之前，此方法还包括形成多条第一信号线SL1(例如多条数据线)、形成分别连接至多条第一信号线SL1的多条第一引线Lw1、形成多条第二信号线SL2(例如多条栅线)、形成分别连接至多条第二信号线SL2的多条第二引线Lw2。可选地，多条第二引线Lw2(例如，多条栅线引线)、第一部分P1和第二部分P2分别至少部分地延伸到多个附加焊盘PADa中的相应一个附加焊盘PADa中。第一部分P1位于多条第二引线Lw2的第一侧，且第二部分P2位于多条第二引线Lw2的第二侧。
在一些实施例中，该方法还包括使用多个第一测试焊盘TP1(例如，多个数据线测试焊盘)和多个第一导线短路棒SB1(例如，多个数据引线短路棒)，测试基板中的多条第一信号线(例如，多条数据线)的连接性。多个PLG原线PPLG和多条第一引线Lw1(例如，多条数据引线)分别至少部分地延伸到第一焊盘PAD1(例如，数据焊盘)中。多条第一引线Lw1(例如，多条数据引线)分别连接到多条第一信号线SL1(例如，多条数据线)。
在另一方面，本公开提供一种通过本文所述的方法制造的阵列基板。在一些实施例中，阵列基板包括多条栅线、多条数据线、用于接合栅极驱动集成电路的栅极焊盘、用于接合数据驱动集成电路的数据焊盘、用于连接栅极焊盘和数据焊盘的多条外围布局栅线、分别连接到多条栅线的多条栅线引线、以及分别连接到多条数据线的多条数据引线。多条外围布局栅线、多条栅线引线、多条数据引线、栅极焊盘和数据焊盘位于阵列基板的外围区域中。在阵列基板的显示区域中，阵列基板包括多个子像素。
在另一方面，本公开提供了一种显示设备。在一些实施例中，显示设备包括本文所述的阵列基板、接合到栅极焊盘的栅极驱动集成电路和接合到数据焊盘的数据驱动集成电路。适当的显示设备的示例包括但不限于电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数码相册、GPS等。可选地，显示设备是有机发光二极管显示设备。可选地，显示设备是液晶显示设备。
在另一方面，本公开提供一种用于测试基板中的多个PLG原线的连接性的探测单元。在一些实施例中，探测单元包括印刷电路板；探测块；以及分别连接探测块和印刷电路板的数量为N的多个连接线。在一些实施例中，印刷电路板包括数量为N的多个串联连接的晶体管；和发光元件。可选地，所述数量为N的多个晶体管的栅极分别电连接到所述数量为N的多条连接线。可选地，所述数量为N的多个晶体管中的第一晶体管的源极电连接到所述数量为N的多个连接线中的第一连接线。可选地，所述数量为N的多个晶体管中的最后一个晶体管的漏极电连接到所述发光元件。可选地，第一晶体管和最后一个晶体管之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N。可选地，第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
在另一方面，本公开提供一种基底。在一些实施例中，所述基板包括配置成接合栅极驱动集成电路的栅极焊盘；被配置为接合数据驱动集成电路的数据焊盘；多个外围布局栅极(PLG)原线，其连接栅极焊盘与数据焊盘；PLG测试焊盘；短路棒，其将所述PLG测试焊盘连接到所述多个PLG原线的第一端子；以及多个测试引脚，其分别连接至多个PLG原线的第二端子，其中该多个测试引脚形成于该基板的第一虚设区域中，该第一虚设区域邻近该基板的阵列基板区域。
在一些实施例中，基板还包括在数据焊盘和栅极焊盘之间的多个附加焊盘。可选地，所述多个PLG原线中的各个PLG原线从相应的第一端子延伸到相应的第二端子，所述相应的第二端子连接到所述多个测试引脚中的相应一个；且所述多个PLG原线中的各个PLG原线包括分别在所述阵列基板区域中且分别位于所述多个附加焊盘中的相应一个的两侧的第一部分和第二部分，以及连接所述第一部分和所述第二部分的连接部分，所述连接部分在所述第一虚设区域中。
在一些实施例中，多个附加焊盘是多个附加栅极焊盘。可选地，所述栅极焊盘和所述多个附加栅极焊盘分别与所述阵列基板区域和所述第一虚设区域之间的第一边界线直接相邻。可选地，所述数据焊盘与所述阵列基板区域和第二虚设区域之间的第二边界线直接相邻。可选地，所述短路棒和所述第一端子位于所述第二虚设区域中。
在一些实施例中，所述基板还包括分别连接到多条栅线的多条栅线引线。可选地，所述多个栅线引线、所述第一部分和所述第二部分分别至少部分地延伸到所述多个附加焊盘中的相应一个附加焊盘中。可选地，所述第一部分位于所述多条栅线引线的第一侧。可选地，所述第二部分位于所述多条栅线引线的第二侧。
在一些实施例中，基板还包括多个数据线测试焊盘和多个数据引线短路棒，其用于测试基板中的多条数据线的连接性。可选地，多个PLG原线和多条数据引线分别至少部分地延伸到数据焊盘中。可选地，所述多条数据引线分别连接到所述多条数据线。
为了说明和描述的目的，已经给出了本发明的实施例的上述描述。其不是穷举的，也不是要将本发明限制为所公开的精确形式或示例性实施例。因此，前面的描述应当被认为是说明性的而不是限制性的。显然，许多修改和变化对于本领域技术人员将是显而易见的。选择和描述实施例是为了解释本发明的原理及其最佳模式实际应用，从而使得本领域技术人员能够理解本发明的各种实施例以及适合于所考虑的特定使用或实现的各种修改。本发明的范围旨在由所附权利要求及其等价物来限定，其中除非另有说明，所有术语都意味着其最广泛的合理意义。因此，术语“该发明”、“本发明”等不一定将权利要求范围限制为特定实施例，并且对本发明的示例性实施例的引用不意味着对本发明的限制，并且不应推断出这样的限制。本发明仅由所附权利要求的精神和范围来限定。此外，这些权利要求可能涉及使用后接名词或元素的“第一”、“第二”等。这些术语应当被理解为命名法，并且不应当被解释为对由这些命名法所修改的元件的数量进行限制，除非已经给出了特定的数量。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解，在不脱离由所附权利要求限定的本发明的范围的情况下，本领域技术人员可以对所描述的实施例进行改变。此外，本公开中的元件和组件都不是要贡献给公众，无论该元件或组件是否在所附权利要求中明确叙述。

Claims (17)

1.一种制造阵列基板的方法，包括：
设置基板，所述基板包括被配置为接合栅极驱动集成电路的栅极焊盘、被配置为接合数据驱动集成电路的数据焊盘、以及连接所述栅极焊盘和所述数据焊盘的多个外围布局栅极(PLG)原线；
在所述基板上形成PLG测试焊盘；
形成短路棒，所述短路棒将所述PLG测试焊盘连接到所述多个PLG原线的第一端子；
形成多个测试引脚，所述多个测试引脚分别连接至所述多个PLG原线的第二端子，其中在所述基板的第一虚设区域中形成所述多个测试引脚，所述第一虚设区域与所述基板的阵列基板区域相邻；以及
将所述多个测试引脚连接至探测单元以测试所述多个PLG原线的连接性。
2.根据权利要求1所述的方法，在设置所述基板之前，还包括在所述数据焊盘和所述栅极焊盘之间形成多个附加焊盘；
其中，所述多个PLG原线中的各个PLG原线被形成为从相应的第一端子延伸到相应的第二端子，所述相应的第二端子连接到所述多个测试引脚中的相应一个；以及
所述多个PLG原线中的各个PLG原线包括分别位于所述阵列基板区域中并且分别位于所述多个附加焊盘中的相应一个附加焊盘的两侧的第一部分和第二部分，以及连接所述第一部分和所述第二部分的连接部分，所述连接部分在所述第一虚设区域中。
3.根据权利要求1或2所述的方法，其中将所述多个测试引脚连接到所述探测单元包括，通过所述探测单元的探测块，将所述多个测试引脚连接到所述探测单元的印刷电路板，从而将数量为N的所述多个测试引脚分别电连接到串联连接在所述印刷电路板中的数量为N的多个晶体管的栅极；
其中所述数量为N的所述多个测试引脚中的第一测试引脚还电连接到所述数量为N的所述多个晶体管中的第一晶体管的源极；
所述数量为N的所述多个晶体管中的最后一个晶体管的漏极电连接到所述印刷电路板的发光元件；
所述第一晶体管和所述最后一个晶体管之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N；
第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
4.根据权利要求1至3中任一项所述的方法，还包括将测试电压信号提供给所述PLG测试焊盘；
其中，在将所述测试电压信号提供给所述PLG测试焊盘时，处于关闭状态的所述发光元件指示所述多个PLG原线中的至少一个的连接性受损。
5.根据权利要求1至3中任一项所述的方法，还包括将测试电压信号提供给所述PLG测试焊盘；
其中，在将所述测试电压信号提供给所述PLG测试焊盘时，处于开启状态的所述发光元件指示所述多个PLG原线的每一个的连接性是完好无损的。
6.根据权利要求5所述的方法，还包括基于所述发光元件处于所述开启状态，切割所述基板以形成阵列基板；
其中，所述多个PLG原线被切割以形成多条PLG线，所述多条PLG线被配置为在具有所述阵列基板的显示设备中在所述栅极驱动集成电路和所述数据驱动集成电路之间传输信号，其中，所述栅极驱动集成电路接合到所述栅极焊盘，且所述数据驱动集成电路接合到所述数据焊盘。
7.根据权利要求6所述的方法，在设置所述基板之前，还包括在所述数据焊盘和所述栅极焊盘之间形成多个附加焊盘；
其中，所述多个PLG原线中的各个PLG原线被形成为从相应的第一端子延伸到相应的第二端子，所述相应的第二端子连接到所述多个测试引脚中的相应一个；以及
所述多个PLG原线中的各个PLG原线包括分别在所述阵列基板区域中并且分别位于所述多个附加焊盘中的相应一个的两侧的第一部分和第二部分，以及连接所述第一部分和所述第二部分的连接部分，所述连接部分在所述第一虚设区域中；以及
沿着第一切割线切割所述多个PLG原线中的各个PLG原线，从而移除所述连接部分。
8.根据权利要求6或7所述的方法，其中，沿所述第一虚设区域与所述阵列基板区域之间的第一切割线切割所述多个PLG原线，从而移除所述多个测试引脚。
9.根据权利要求6至8中任一项所述的方法，其中，沿着第二虚设区域与所述阵列基板区域之间的第二切割线切割所述多个PLG原线，从而移除所述短路棒。
10.根据权利要求2所述的方法，其中所述多个附加焊盘是多个附加栅极焊盘；
所述栅极焊盘和所述多个附加栅极焊盘分别与所述阵列基板区域和所述第一虚设区域之间的第一切割线直接相邻；
所述数据焊盘与所述阵列基板区域和第二虚设区域之间的第二切割线直接相邻；以及
所述短路棒和所述第一端子位于所述第二虚设区域中。
11.根据权利要求10所述的方法，其中，在设置所述基板之前，还包括形成多条栅线和分别连接到所述多条栅线的多条栅线引线；
所述多条栅线引线、所述第一部分和所述第二部分分别至少部分地延伸到所述多个附加焊盘中的相应一个中；
所述第一部分位于所述多条栅线引线的第一侧；以及
所述第二部分位于所述多条栅线引线的第二侧。
12.根据权利要求1至11中任一项所述的方法，还包括使用多个数据线测试焊盘和多个数据引线短路棒来测试所述基板中的多条数据线的连接性；
其中，所述多个PLG原线与多条数据引线分别至少部分地延伸至所述数据焊盘中；
所述多条数据引线分别连接到所述多条数据线。
13.一种通过根据权利要求1至12中任一项所述的方法制造的阵列基板。
14.一种显示设备，包括根据权利要求13所述的阵列基板、接合到所述栅极焊盘的所述栅极驱动集成电路、以及接合到所述数据焊盘的所述数据驱动集成电路。
15.一种用于测试基板中的多个PLG原线的连接性的探测单元，包括：
印刷电路板；
探测块；以及
数量为N的多条连接线，其分别连接所述探测块和所述印刷电路板；
其中，所述印刷电路板包括：
数量为N的多个串联连接的晶体管；以及
发光元件；
其中，所述数量为N的多个晶体管的栅极分别电连接到所述数量为N的多条连接线；
所述数量为N的多个晶体管中的第一晶体管的源极电连接到所述数量为N的多条连接线中的第一连接线；
所述数量为N的多个晶体管中的最后一个晶体管的漏极电连接到所述发光元件；
所述第一晶体管和所述最后一个晶体管之间的第n个晶体管的源极连接到第(n-1)个晶体管的漏极，1＜n＜N；以及
所述第n个晶体管的漏极连接到第(n+1)个晶体管的源极。
16.一种阵列基板，包括：
栅极焊盘，其被配置为接合栅极驱动集成电路；
数据焊盘，其被配置为接合数据驱动集成电路；
多个外围布局栅极(PLG)线，所述多个外围布局栅极(PLG)线被配置为在接合到所述栅极焊盘的栅极驱动集成电路与接合到所述数据焊盘的数据驱动集成电路之间传输信号；
PLG测试焊盘；以及
多个第一测试焊盘。
17.根据权利要求16所述的阵列基板，还包括：
多个附加焊盘，其位于所述数据焊盘和所述栅极焊盘之间；以及
多个附加PLG线，所述多个附加PLG线被配置为在相邻的附加焊盘之间传输信号。
CN202080002046.0A 2020-09-09 2020-09-09 阵列基板的制造方法、阵列基板、显示设备和探测单元 Pending CN114467168A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/114189 WO2022051929A1 (en) 2020-09-09 2020-09-09 Method of fabricating array substrate, array substrate, display apparatus, and probe unit

Publications (1)

Publication Number Publication Date
CN114467168A true CN114467168A (zh) 2022-05-10

Family

ID=80632578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080002046.0A Pending CN114467168A (zh) 2020-09-09 2020-09-09 阵列基板的制造方法、阵列基板、显示设备和探测单元

Country Status (3)

Country Link
US (1) US20220319937A1 (zh)
CN (1) CN114467168A (zh)
WO (1) WO2022051929A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137863B1 (ko) * 2005-08-30 2012-04-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
KR101157973B1 (ko) * 2005-11-01 2012-06-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN101315508B (zh) * 2008-05-23 2010-12-22 友达光电股份有限公司 具测试架构的平面显示装置
US9000797B2 (en) * 2012-09-12 2015-04-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT-LCD array substrate having a connecting device for testing twice and test method for the same
CN103293812B (zh) * 2013-06-03 2016-04-06 合肥京东方光电科技有限公司 一种阵列基板及其修复方法和显示装置
US9588387B2 (en) * 2013-07-10 2017-03-07 Shenzhen China Star Optoelectronics Technology Co., Ltd Fast testing switch device and the corresponding TFT-LCD array substrate
CN104375297B (zh) * 2014-12-05 2017-10-20 合肥鑫晟光电科技有限公司 一种阵列基板、显示面板及制备方法、显示装置
CN104656292B (zh) * 2015-03-17 2018-04-17 京东方科技集团股份有限公司 阵列基板及制造方法、显示面板及其测试方法、显示装置
US10558101B2 (en) * 2016-03-22 2020-02-11 Boe Technology Group Co., Ltd. Array substrate motherboard, display panel motherboard, and fabricating method thereof
CN114121705A (zh) * 2021-11-24 2022-03-01 京东方科技集团股份有限公司 一种oled测试结构及其制备方法、测试装置、测试方法

Also Published As

Publication number Publication date
US20220319937A1 (en) 2022-10-06
WO2022051929A1 (en) 2022-03-17

Similar Documents

Publication Publication Date Title
WO2018205718A1 (zh) 触控显示面板、其测试方法及显示装置
KR101571768B1 (ko) 표시 기판, 이의 불량 리페어 방법 및 이 표시 기판을 갖는모기판
TWI769500B (zh) 具有窄下邊框的顯示面板及電子設備
KR100800330B1 (ko) 라인 온 글래스형 신호라인 검사를 위한 액정표시패널
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
CN112259587B (zh) 一种显示面板、制作方法、检测方法和显示装置
CN112086049A (zh) 显示面板以及电子设备
US7705353B2 (en) Bonding pad, active device array substrate and liquid crystal display panel
US20080149947A1 (en) Bonding structure of circuit substrate and instant circuit inspection method thereof
CN100555604C (zh) 显示设备模块和制造该模块的方法
CN101527305A (zh) 有源元件阵列基板
TW201024874A (en) Thin film transistor array substrate of liquid crystal display module and method for repairing the same
KR100806885B1 (ko) 액정 표시 장치의 제조 방법
CN108920009B (zh) 触摸显示屏、显示装置及其修复方法
US20070235888A1 (en) Film type package and display apparatus having the same
KR102241720B1 (ko) 표시패널 및 이를 포함하는 표시장치
KR101585253B1 (ko) 액정표시장치
CN114467168A (zh) 阵列基板的制造方法、阵列基板、显示设备和探测单元
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR100529563B1 (ko) 액정 표시 장치용 패널
WO2014180137A1 (zh) 显示板检测装置的连接头、显示板检测装置和方法
KR102196180B1 (ko) 표시장치
US20100053487A1 (en) Lcd panel
KR20150078983A (ko) 칩 온 필름 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination