CN114121705A - 一种oled测试结构及其制备方法、测试装置、测试方法 - Google Patents
一种oled测试结构及其制备方法、测试装置、测试方法 Download PDFInfo
- Publication number
- CN114121705A CN114121705A CN202111401853.2A CN202111401853A CN114121705A CN 114121705 A CN114121705 A CN 114121705A CN 202111401853 A CN202111401853 A CN 202111401853A CN 114121705 A CN114121705 A CN 114121705A
- Authority
- CN
- China
- Prior art keywords
- test
- terminal
- pixel
- sub
- oled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/70—Testing, e.g. accelerated lifetime tests
Abstract
本申请公开了一种OLED测试结构及其制备方法、测试装置、测试方法,包括测试区,其中所述测试区中包括:多个子像素,所述多个子像素形成阵列排布的多个像素列,每一像素列中所述子像素并联设置;第一测试端子,所述第一测试端子包括一个电极环,所述电极环围绕所述测试区设置,且所述电极环为半封闭结构;还包括第二测试端子或第三测试端子,其中,所述第二测试端子与各个所述像素列连接;所述第三测试端子包括奇数列连接端子和偶数列连接端子,所述奇数列连接端子与奇数像素列连接,所述偶数列连接端子与偶数像素列连接。
Description
技术领域
本申请一般涉及显示技术领域,具体涉及一种OLED测试结构及其制备方法、测试装置、测试方法。
背景技术
OLED(Organic Light-Emitting Diode,有机发光二极管)显示设备因其轻薄、色彩鲜艳、可柔性弯曲等特点,现在已经成为高端手机、电视、手表等电子设备的首选,然而,随着OLED技术的发展,对显示效果的要求也越来越高。OLED显示装置有功耗、亮度、色坐标等诸多性能规格,色偏是其中的一个重要参数。
为了使得OLED显示装置中给定像素发射光,可以向给定像素的阳极施加电压,理想的是,给定像素的阳极处将不影响任何相邻像素,然而,OLED层在阳极上的导电性可允许从给定像素的阳极到相邻像素的阳极的侧向传导。这可能致使像素串扰,相邻的像素因为给定像素的漏电而发射光,而像素串扰产生色偏现象,影响显示效果。
然而现有的漏电情况测试一般都是通过采集显示面板的亮度情况,近似来反映显示面板的漏电情况,导致无法评价单一像素的漏电水平,通过对于漏电水平进行测试,还可以对后续OLED设计及工艺制备提供参考。
发明内容
鉴于现有技术中的上述缺陷或不足,期望提供一种OLED测试结构及其制备方法、测试装置、测试方法,可以对显示面板中的漏电情况进行测试。
第一方面,本申请提供了一种OLED测试结构,包括测试区,其中所述测试区中包括:
多个子像素,所述多个子像素形成阵列排布的多个像素列,每一像素列中所述子像素并联设置;
第一测试端子,所述第一测试端子包括一个电极环,所述电极环围绕所述测试区设置,且所述电极环为半封闭结构;
还包括第二测试端子或第三测试端子,其中,
所述第二测试端子与各个所述像素列连接;
所述第三测试端子包括奇数列连接端子和偶数列连接端子,所述奇数列连接端子与奇数像素列连接,所述偶数列连接端子与偶数像素列连接。
可选地,所述子像素包括发光元件及位于所述发光元件两侧的阳极和阴极,所述发光元件的阴极与所述第一测试端子连接,所述发光元件的阳极与所述第二测试端子或第三测试端子连接。
可选地,所述测试区包括第一测试区,所述第一测试区上设置有所述第二测试端子和所述第一测试端子;所述第一测试区中所述第一测试端子与所述第二测试端子同层设置。
可选地,所述第一测试端子围绕所述第一测试区,所述第一测试端子上设置有第一阴极焊盘,所述第二测试端子上设置有阳极焊盘。
可选地,所述电极环围绕所述第一测试区的四个侧边中的三个侧边,所述阴极焊盘与所述阳极焊盘位于所述测试区的四个侧边中的另一个侧边。
可选地,所述第二测试端子还包括与所述阳极焊盘连接的多个第一连接线,一个所述第一连接线分别与一个所述像素列连接。
可选地,所述测试区包括第二测试区,所述第二测试区上设置有所述第三测试端子和所述第一测试端子,所述第二测试区中所述第一测试端子与所述第三测试端子同层设置。
可选地,所述第一测试端子围绕所述第二测试区,所述第一测试区上设置有第二阴极焊盘,所述第三测试端子包括奇数列焊盘和偶数列焊盘。
可选地,所述电极环围绕所述第二测试区的四个侧边中的三个侧边,所述奇数列焊盘与所述偶数列焊盘中的一个位于所述测试区的四个侧边中的另一个侧边,所述奇数列焊盘与所述偶数列焊盘中的另一个与所述阴极焊盘位于同一侧。
可选地,所述第三测试端子还包括与所述奇数列焊盘连接的多个第二连接线,一个所述第二连接线分别与一个奇数像素列连接,所述第三测试端子还包括与所述偶数列焊盘连接的多个第三连接线,其中一个所述第三连接线与一个所述偶数像素列连接。
第二方面,本申请提供了一种OLED测试结构的制备方法,用于制备如以上任一所述的OLED测试结构,所述方法包括:
提供衬底基板;
在所述衬底基板上形成第一阳极层,并图案化形成子像素的阳极;
在所述衬底基板上形成第二阳极层,并图案化形成第一测试端子以及第二测试端子和第三测试端子中的一个;
在所述第二阳极层上形成像素界定层,并图案化形成子像素区域和过孔区域;
在所述像素界定层上形成所述子像素的发光元件、阴极和过孔。
第三方面,本申请提供了一种OLED测试装置,采用如以上任一所述的测试结构,包括第一测试单元或者第二测试单元,其中,
所述第一测试单元包括第一信号发送模块和第一信号检测模块,所述第一信号发送模块用于向第一检测端子和第二检测端子发送测试信号;所述第一信号检测模块用于检测所述第二检测端子上的电流;
所述第二测试单元包括第二信号发送模块和第二信号检测模块,所述第二信号发送模块用于向第一检测端子和第三检测端子发送测试信号;所述第二信号检测模块用于检测所述第三检测端子上的电流。
第四方面,本申请提供了一种OLED测试方法,采用如以上所述的OLED测试装置,所述方法包括执行以下方式中的一种或多种:
通过所述第一测试端子输入阴极电位,通过所述第二测试端子输入阳极电位,获得所述第二测试端子上的第一电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的奇数列连接端子输入阳极电位,通过偶数列连接端子输入零电位,获得所述偶数列连接端子上的第二电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的偶数列连接端子输入阳极电位,通过奇数列连接端子输入零电位,获得所述奇数列连接端子上的第三电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的奇数列连接端子和偶数列连接端子输入同一阳极电位,获得所述奇数列连接端子上的第四电流值,或者获得所述偶数列连接端子上的第五电流值。
可选地,所述测试区的漏电水平采用以下至少之一表征:
所述测试区的第一漏电水平等于所述第一电流值/测试区内子像素总个数;
所述测试区的第二漏电水平等于所述第二电流值/测试区内偶数像素列中子像素总个数;
所述测试区的第二漏电水平等于所述第三电流值/测试区内奇数像素列中子像素总个数;
所述测试区的第一漏电水平等于所述第四电流值/测试区内子像素总个数;
所述测试区的第一漏电水平等于所述第五电流值/测试区内子像素总个数。
本申请的实施例提供的技术方案可以包括以下有益效果:
本申请实施例提供的OLED测试结构,通过布置在显示面板的阳极层上,制备简单,实现对于OLED漏电情况的测试,在应用时,根据测试需求布置多种方式的测试结构,实现对于不同漏电水平的测试;方便对于后续OLED设计及工艺制备提供参考。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1为现有技术中的一种OLED显示面板的结构示意图;
图2为本申请的实施例提供的一种OLED测试结构的结构示意图;
图3为本申请的实施例提供的另一种OLED测试结构的结构示意图;
图4为本申请的实施例一提供的一种OLED测试结构制备方法的流程图;
图5为图2中A-A处的截面示意图;
图6为本申请的实施例一提供的一种OLED测试装置的结构示意图;
图7为本申请的实施例一提供的一种OLED测试方法的流程图;
图8为本申请的实施例二提供的一种OLED测试结构制备方法的流程图;
图9为图3中B-B处的截面示意图;
图10为本申请的实施例二提供的一种OLED测试装置的结构示意图;
图11为本申请的实施例二提供的一种OLED测试方法的流程图;
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与发明相关的部分。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
在有机发光器件需要发光时,向该有机发光器件的阳极100和阴极200提供电信号,在阳极100和阴极200的压差的作用下,阳极100产生的空穴注入到发光层300中,阴极200产生的电子也注入到发光层300中,电子和空穴在发光层300中复合产生激子,激子辐射从激发态跃迁到基态,使得发光层300发出相应颜色的光。在有机发光器件不需要发光时,该有机发光器件的阳极100和阴极200之间的压差为0,包括电子和空穴在内的载流子不会从阳极100和阴极200向发光层300移动,相应的,发光层300中没有激子的产生,从而使发光层300不发光。
目前,为了提高载流子的迁移和复合效率,如图1所示,通常会在阳极100和发光层300之间设置空穴注入层301(Hole Inject Layer;HIL)和空穴传输层302(Hole TransportLayer;HTL),并在阴极200和发光层300之间设置电子注入层303(Electron Inject Layer;EIL)和电子传输层304(Electron Transport Layer;ETL)。
但是,由于上述包括空穴注入层HIL 301、空穴传输层HTL 302、电子注入层EIL303和电子传输层ETL 304在内的功能膜层通常为覆盖各个有机发光器件的面状结构,因此,如果在某一时刻,需要使某一子像素处于发光状态,使第二有机发光器件处于不发光状态,那么在该时刻某一子像素所包括的阳极100和阴极200接收电信号,相邻子像素所包括的阳极100和阴极200不接收电信号。与某一子像素对应的空穴注入层HIL 301、空穴传输层HTL 302、电子注入层303EIL和电子传输层ETL 304中有载流子通过,向某一子像素包括的发光层300中迁移。
但是,由于某一子像素和相邻子像素之间的诸如空穴注入层301、空穴传输层302、电子注入层303和电子传输层304在内的公共膜层相互连通,因此,载流子会经上述公共膜层从某一子像素向相邻子像素迁移,导致本不应发光的相邻子像素也可能出现发光的情况,即,使某一子像素和相邻子像素出现相互串扰的问题。
由于显示面板上各子像素阵列排布形成沿第一方向排列的像素列和沿第二方向排列的像素行。当显示面板上的子像素均发光时,子像素之间会相互影响,以第一漏电水平来评价单一子像素之间的漏电情况,当某一子像素发光时,会影响相邻不发光的子像素,此为横向漏电情况,以第二漏电水平来评价子像素的横向漏电情况。
请详见图2-3,本申请提供了一种OLED测试结构,包括测试区,其中所述测试区中包括:
多个子像素2,所述多个子像素2形成阵列排布的多个像素列,每一像素列中所述子像素2并联设置;
第一测试端子3,所述第一测试端子3包括一个电极环31,所述电极环31围绕所述测试区设置,且所述电极环31为半封闭结构;
还包括第二测试端子4或第三测试端子5,其中,
所述第二测试端子4与各个所述像素列连接;
所述第三测试端子5包括奇数列连接端子51和偶数列连接端子52,所述奇数列连接端子51与奇数像素列连接,所述偶数列连接端子52与偶数像素列连接。
需要说明的是,在本申请实施例中以像素列作为示例性描述,由于第一方向与第二方向可以相互垂直,也可以为接近垂直,本申请并不限制第一方向和第二方向的具体方向。当然,在其他实施例中,第一方向和第二方向可以互换,第一方向可以是像素列排列方向、第二方向可以是像素行的排列方向。
在本申请实施例中,像素列可以为第一方向上的排列还可以为第二方向上的排列。本申请对于像素列中子像素2的排列方向并不限制。因此,本申请实施例中所述的“像素列”还可以称为“像素行”。
另外值得注意的是,由于本申请实施例中对于像素漏电的情况的评级分为两种,因此,在设置时,通过第一测试端子3与第二测试端子4或者第三测试端子5进行自由组合的方式,本申请实施例中,对于测试区中采用的是第一测试端子3与第二测试端子4组合或者第一测试端子3与第三测试端子5组合,本申请对此并不限制。本申请实施例中以第一测试区11为第一测试端子3与第二测试端子4组合、第二第一测试区11为第一测试端子3与第三测试端子5组合为例进行描述。
在本申请实施例中,所述子像素2包括发光元件及位于所述发光元件两侧的阳极100和阴极200,所述发光元件的阴极200与所述第一测试端子3连接,所述发光元件的阳极100与所述第二测试端子4或第三测试端子5连接。
在本申请实施例中,子像素20可以采用现有技术中已知的各种结构,本申请对此并不限制。示例性地,发光元件除包括空穴注入层HIL301、空穴传输层HTL 302、发光层300(Emitting Layer;EML)、电子传输层ETL 304、电子注入层EIL303外,还可以包括发光调整层(Emitting Prime Layer)、空穴阻挡层(Hole Blocking Layer;HBL)等。
在本申请实施例中,所述子像素2包括阵列设置的红色子像素R、绿色子像素G、蓝色子像素B。虽然对每个像素的描述为包括R子像单元、G子像素单元和B子像素单元,但是本发明不限于此。子像素2的颜色还可以描述为第一颜色、第二颜色和第三颜色,第一颜色、第二颜色和第三颜色也可以是青色、品红色和黄色。此外,像素可以包括白色子像素2。
在本申请实施例中,并不限制每个像素单元中子像素20的排列方式,子像素20的排列可以为条形排列、岛状排列、马赛克形排列或者品字形排列。
需要说明的是,本发明实施例中仅以各个子像素20的形状呈六边形为例,可选的,各个子像素20的形状也可以不呈多边形,如子像素20的形状可以为圆形或椭圆形,本发明实施例对此不做限定。各子像素20的形状为三角形、四边形、五边形、六边形或八边形中的任意一种。在实际应用中,可根据显示面板的应用场合或显示效果的要求等实际情况进行灵活设置。
实施例一
如图2所示,所述测试区包括第一测试区11,所述第一测试区11上设置有所述第二测试端子4和所述第一测试端子3;所述第一测试区11中所述第一测试端子3与所述第二测试端子4同层设置。
在设置时,所述第一测试端子3围绕所述第一测试区11,所述第一测试端子3上设置有第一阴极焊盘,所述第二测试端子4上设置有阳极焊盘41。其中,第一测试端子3上的电极环31围绕所述第一测试区11的四个侧边中的三个侧边,所述阴极焊盘32与所述阳极焊盘41位于所述测试区的四个侧边中的另一个侧边。所述第二测试端子4还包括与所述阳极焊盘41连接的多个第一连接线42,一个所述第一连接线42分别与一个所述像素列连接。
需要说明的是,在本申请实施例中,第一测试端子3采用的是半环状的电极环31,电极环31与所述子像素2的阳极100同层设置,且电极环31与子像素2的阴极200连接,用于给子像素2的阴极200提供阴极200电位。在本申请实施例中,阴极200可以采用公共层的形式,在设置时,阴极200与电极环31之间可以采用一个或者多个过孔600的方式设置,本申请中对于过孔600的位置和过孔600的数量并不限制。
在本申请实施例中,第二测试端子4用于与子像素2的阳极100连接,用以形成在每一像素行中子像素2的并联设置。在本申请实施例中,第二测试端子4与所述子像素2的阳极100同层设置,因此第二测试端子4可以采用与像素行中各阳极100连接的条状电极。当然在其他实施例中,第二测试端子4中的每一条状电极可以直接替代子像素2的阳极100,或者采用的是与分别连接各阳极100连接的条状电极,本申请并不限制。
如图4和图5所示,本申请提供了一种OLED测试结构的制备方法,用于制备如以上任一所述的OLED测试结构,所述方法包括:
S02、提供衬底基板10。
需要说明的是,本发明所述衬底基板10可以为玻璃基板10或柔性基板10,所述衬底基板10上具有像素电极图案,所述像素电极图案区用于制作像素电极,当OLED显示面板为PM面板(无源面板)时,其不具有驱动TFT阵列,当OLED显示面板为AM面板(有源面板)时,基板10上具有驱动TFT阵列。
S04、在所述衬底基板10上形成第一阳极层101,并图案化形成子像素2的阳极100。
S06、在所述衬底基板10上形成第二阳极层102,并图案化形成第一测试端子3以及第二测试端子4。
在本申请实施例中,阳极100可以是透射电极、半透射电极或者反射电极。当阳极100是透射电极时,阳极100可使用透明金属氧化物来形成,例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)等。当阳极100是半透射电极或反射电极时,阳极100可包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或金属混合物。
需要说明的是,在本申请实施例中,子像素2的阳极100结构包括通过第一阳极层101101形成的第一部分以及第二阳极层102102形成的第二部分。第一测试端子3和第二测试端子4的结构为第二阳极层102102形成。由于阳极100结构具有其自身的形状,在本申请实施例中通过两次掩膜工艺形成阳极100、第一测试端子3和第二测试端子4的形状。
S08、在所述第二阳极层102上形成像素界定层500,并图案化形成子像素2区域和过孔600区域。
在本申请实施例中,像素界定层500的材料可以采用有机材料或者无机材料,例如称作旋转涂布玻璃(Spin on Glass,SOG)的聚硅氧烷、聚硅氮烷等杂化树脂(HybridResin)材料,还例如氮化硅、氧化硅、氧化铝等无机材料。
S10、在所述像素界定层500上形成所述子像素2的发光元件、阴极200和过孔600。
在本申请实施例中,阴极200可以是透射电极、半透射电极或者反射电极。当阴极200是透射电极时,阴极200可使用透明金属氧化物来形成,例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)等。当阴极200是半透射电极或反射电极时,阴极200可包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或金属混合物。
发光元件除包括空穴注入层HIL 301、空穴传输层HTL 302、发光层300(EmittingLayer;EML)、电子传输层ETL 304、电子注入层EIL303外,还可以包括发光调整层(EmittingPrime Layer)、空穴阻挡层(Hole Blocking Layer;HBL)等。
值得注意的是,在本申请实施例中,并不限制子像素2的结构设置,在一些实施例中,子像素2中除阳极100和发光层300为独立设置外,其他层采用的是公共层,当然,本申请中,并不限制公共层的数量,通过设置公共层可以节省成本等。本申请中,对于采用公共层或者独立层设置的发光元件的结构,均可以进行测试。
需要说明的是,在本公开的实施例中,“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层,然后利用同一掩模板通过一次构图工艺形成的层结构。在显示技术领域中,本申请所述的图案化工艺,可只包括光刻工艺,或,包括光刻工艺以及刻蚀步骤,同时还可以包括打印、喷墨等其他用于形成预定图形的工艺;光刻工艺,是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的图案化工艺。
如图6所示,本申请还提供了一种OLED测试装置,采用如以上任一所述的测试结构,包括第一测试单元1000,其中,所述第一测试单元1000包括第一信号发送模块1001和第一信号检测模块1002,所述第一信号发送模块1001用于向第一检测端子和第二检测端子发送测试信号。所述第一信号检测模块1002用于检测所述第二检测端子上的电流。
在本申请实施例中,第一测试单元1000通过IC或者FPC与第一测试端子3上的阴极焊盘32、第二测试端子4上的阳极焊盘41进行邦定,实现向第一测试区11发送测试信号,并接收测试结果。
在本申请实施例中,所述第一测试单元1000上设置有电压输出控制电路,用于向第一测试区11输入测试电压,第一测试单元1000上还设置有电流采集电源,用于采集测试过程中显示面板上的电流情况。
所述第一测试单元1000与计算机实现实时数据通信,计算机控制系统发送命令给测试单元,通过计算机提供了友善的人机界面,可以进行参数设置。可以设置电压输出方式、电流采集方式、电压步进值、电流步进值。将采集到的数据送到计算机,计算机将数据存入数据库。数据分析包括计算电压值、电流值、绘制电压-电流特性、漏电水平特性。并且还可通过界面随时观察测试过程状态,体现了测试系统的简便性。
如图7所示,本申请实施例中提供了一种OLED测试方法,采用如以上所述的OLED测试装置,所述方法包括执行以下方式:
通过所述第一测试端子3输入阴极电位,通过所述第二测试端子4输入阳极电位,获得所述第二测试端子4上的第一电流值。
所述测试区的第一漏电水平等于所述第一电流值/测试区内子像素2总个数,L1=I1/M总。式中,L1为第一漏电水平,I1为第一电流值,M总为第一测试区11内子像素2总个数。
在本申请实施例中,第一测试区11内通过第二测试端子4输入阳极电位、第一测试端子3输入阴极电位,可以实现各个子像素2同时点亮,通过电流采集装置,采集第二测试端子4上的电流数据,当然,还可以采集第一测试端子3上的电流数据,本申请对此并不限制。
实施例二
如图3所示,所述测试区包括第二测试区12,所述第二测试区12上设置有所述第三测试端子5和所述第一测试端子3,所述第二测试区12中所述第一测试端子3与所述第三测试端子5同层设置。
其中,所述第一测试端子3围绕所述第二测试区12,所述第二测试区12上设置有第二阴极焊盘,所述第三测试端子5包括奇数列焊盘51和偶数列焊盘52。所述第一测试端子3上的电极环31围绕所述第二测试区12的四个侧边中的三个侧边,所述奇数列焊盘51与所述偶数列焊盘52中的一个位于所述测试区的四个侧边中的另一个侧边,所述奇数列焊盘51与所述偶数列焊盘52中的另一个与所述阴极焊盘32位于同一侧。
另外,所述第三测试端子还包括与所述奇数列焊盘51连接的多个第二连接线53,一个所述第二连接线53分别与一个奇数像素列连接,所述第三测试端子还包括与所述偶数列焊盘52连接的多个第三连接线54,其中一个所述第三连接线54与一个所述偶数像素列连接。
需要说明的是,在本申请实施例中,第一测试端子3采用的是半环状的电极环31,电极环31与所述子像素2的阳极100同层设置,且电极环31与子像素2的阴极200连接,用于给子像素2的阴极200提供阴极电位。在本申请实施例中,阴极200可以采用公共层的形式,在设置时,阴极200与电极环31之间可以采用一个或者多个过孔600的方式设置,本申请中对于过孔600的位置和过孔600的数量并不限制。
在本申请实施例中,第三测试端子5用于与子像素2的阳极100连接,用于分别给与奇数像素列和偶数像素列上不同的电压,在本申请实施例中,可以采用的是向偶数像素列施加阳极100电压使得偶数列发光,通过奇数像素列接地,对于奇数像素列不施加电压,即奇数像素列不主动发光,通过偶数像素列发光,测试奇数列上的电流值,以获得子像素2的横向漏电情况;或者可以采用的是向奇数像素列施加阳极100电压使得奇数列发光,通过偶数像素列接地,对于偶数像素列不施加电压,即偶数像素列不主动发光,通过奇数像素列发光,测试偶数列上的电流值,以获得子像素2的横向漏电情况。
在本申请实施例中,第三测试端子5与所述子像素2的阳极100同层设置,因此第三测试端子5可以采用与像素行中各阳极100连接的条状电极。当然在其他实施例中,第三测试端子5中的每一条状电极可以直接替代子像素2的阳极100,或者采用的是与分别连接各阳极100连接的条状电极,本申请并不限制。
如图8-9所示,本申请提供了一种OLED测试结构的制备方法,用于制备如以上任一所述的OLED测试结构,所述方法包括:
ST02、提供衬底基板10。
需要说明的是,本发明所述衬底基板10可以为玻璃基板10或柔性基板10,所述衬底基板10上具有像素电极图案,所述像素电极图案区用于制作像素电极,当OLED显示面板为PM面板(无源面板)时,其不具有驱动TFT阵列,当OLED显示面板为AM面板(有源面板)时,基板10上具有驱动TFT阵列。
ST04、在所述衬底基板10上形成第一阳极层101,并图案化形成子像素2的阳极100。
ST06、在所述衬底基板10上形成第二阳极层102,并图案化形成第一测试端子3以及第三测试端子5。
在本申请实施例中,阳极100可以是透射电极、半透射电极或者反射电极。当阳极100是透射电极时,阳极100可使用透明金属氧化物来形成,例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)等。当阳极100是半透射电极或反射电极时,阳极100可包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或金属混合物。
需要说明的是,在本申请实施例中,子像素2的阳极100结构包括通过第一阳极层101101形成的第一部分以及第二阳极层102102形成的第二部分。第一测试端子3和第三测试端子5的结构为第二阳极层102102形成。由于阳极100结构具有其自身的形状,在本申请实施例中通过两次掩膜工艺形成阳极100、第一测试端子3和第三测试端子5的形状。
ST08、在所述第二阳极层102上形成像素界定层500,并图案化形成子像素2区域和过孔600区域。
在本申请实施例中,像素界定层500的材料可以采用有机材料或者无机材料,例如称作旋转涂布玻璃(Spin on Glass,SOG)的聚硅氧烷、聚硅氮烷等杂化树脂(HybridResin)材料,还例如氮化硅、氧化硅、氧化铝等无机材料。
ST10、在所述像素界定层500上形成所述子像素2的发光元件、阴极200和过孔600。
在本申请实施例中,阴极200可以是透射电极、半透射电极或者反射电极。当阴极200是透射电极时,阴极200可使用透明金属氧化物来形成,例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnO)或铟锡锌氧化物(ITZO)等。当阴极200是半透射电极或反射电极时,阴极200可包括Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或金属混合物。
发光元件除包括空穴注入层HIL 301、空穴传输层HTL 302、发光层300(EmittingLayer;EML)、电子传输层ETL 304、电子注入层EIL303外,还可以包括发光调整层(EmittingPrime Layer)、空穴阻挡层(Hole Blocking Layer;HBL)等。
值得注意的是,在本申请实施例中,并不限制子像素2的结构设置,在一些实施例中,子像素2中除阳极100和发光层300为独立设置外,其他层采用的是公共层,当然,本申请中,并不限制公共层的数量,通过设置公共层可以节省成本等。本申请中,对于采用公共层或者独立层设置的发光元件的结构,均可以进行测试。
如图10所示,本申请实施例中还提供了一种OLED测试装置,采用如以上任一所述的测试结构,包括第二测试单元2000,其中,所述第二测试单元2000包括第二信号发送模块2001和第二信号检测模块2002,所述第二信号发送模块2001用于向第一检测端子和第三检测端子发送测试信号。所述第二信号检测模块2002用于检测所述第三检测端子上的电流。
在本申请实施例中,第二测试单元2000通过IC或者FPC与第一测试端子3上的阴极焊盘32、第三测试端子5上的偶数列焊盘52、奇数列焊盘51进行邦定,实现向第二测试区12发送测试信号,并接收测试结果。
在本申请实施例中,所述第二测试单元2000上设置有电压输出控制电路,用于向第二测试区12输入测试电压,第二测试单元2000上还设置有电流采集电源,用于采集测试过程中显示面板上的电流情况。
所述第二测试单元2000与计算机实现实时数据通信,计算机控制系统发送命令给测试单元,通过计算机提供了友善的人机界面,可以进行参数设置。可以设置电压输出方式、电流采集方式、电压步进值、电流步进值。将采集到的数据送到计算机,计算机将数据存入数据库。数据分析包括计算电压值、电流值、绘制电压-电流特性、漏电水平特性。并且还可通过界面随时观察测试过程状态,体现了测试系统的简便性。
如图11所示,本申请实施例中提供了一种OLED测试方法,采用如以上所述的OLED测试装置,所述方法包括执行以下方式中的一种或多种:
通过所述第一测试端子3输入阴极电位,通过所述第三测试端子5中的奇数列连接端子51输入阳极电位;通过偶数列连接端子52输入零电位,获得所述偶数列连接端子52上的第二电流值。
所述测试区的第二漏电水平等于所述第二电流值/测试区内偶数像素列中子像素2总个数。L2=I2/M偶总2。式中,L2为第二漏电水平,I2为第二电流值,M偶总2为第二测试区12内偶数像素列中子像素2总个数。
通过所述第一测试端子3输入阴极电位,通过所述第三测试端子5中的偶数列连接端子52输入阳极电位,通过奇数列连接端子51输入零电位,获得所述奇数列连接端子51上的第三电流值。
所述测试区的第二漏电水平等于所述第三电流值/测试区内奇数像素列中子像素2总个数。L2=I3/M奇总2。式中,L2为第二漏电水平,I3为第三电流值,M奇总2为第二测试区12内奇数像素列中子像素2总个数。
通过所述第一测试端子3输入阴极电位,通过所述第三测试端子5中的奇数列连接端子51和偶数列连接端子52输入同一阳极电位,获得所述奇数列连接端子51上的第四电流值,或者获得所述偶数列连接端子52上的第五电流值。
所述测试区的第一漏电水平等于所述第四电流值/测试区内子像素2总个数。L1=I4/M总2。式中,L1为第一漏电水平,I4为第四电流值,M总2为第二测试区12内子像素2总个数。
或者,所述测试区的第一漏电水平等于所述第五电流值/测试区内子像素2总个数。L1=I5/M总2。式中,L1为第一漏电水平,I5为第五电流值,M总2为第二测试区12内子像素2总个数。
需要说明的是,在本申请实施例中,当奇数像素列和偶数像素列均接入同一阳极电位时,奇数像素列和偶数像素列中的子像素2均发光,测试一端的电流值时,获得的是第一漏电水平,其原理与实施例一中的相同,本实施例中不再赘述;当选择其中一个焊盘上接入的是阳极电位,一个接地时,测得是第二漏电水平,在应用时,可以任一选择,本申请对此并不限制。当奇偶列数量相同时,奇偶列的测试结果相同,当奇数列多于偶数列时,优选的是,奇数列发光,偶数列进行测试。
需要说明的是,在本申请实施例中,在计算第二漏电水平时,当采集的是偶数像素列时,等式右边的是偶数像素列中子像素2的总个数,当采集的是奇数像素列时,等式右边的是奇数像素列中子像素2的总个数。
另外需要说明的是,采用第二测试区12可以测试第一漏电水平或者第二漏电水平,本申请对此并不限制。另外值得说明的是,第一测试区11和第二测试区12可以设置在同一显示面板上的不同区域,还可以设置在不同显示面板上,本申请对此并不限制。
本申请实施例提供的OLED测试结构,通过布置在显示面板的阳极100层上,制备简单,实现对于OLED漏电情况的测试,在应用时,根据测试需求布置多种方式的测试结构,实现对于不同漏电水平的测试;方便对于后续OLED设计及工艺制备提供参考。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
除非另有定义,本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的,不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件,也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式,除非该特征在该另一个实施方式中不适用或是另有说明。
本发明已经通过上述实施方式进行了说明,但应当理解的是,上述实施方式只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。
Claims (14)
1.一种OLED测试结构,其特征在于,包括测试区,其中所述测试区中包括:
多个子像素,所述多个子像素形成阵列排布的多个像素列,每一像素列中所述子像素并联设置;
第一测试端子,所述第一测试端子包括一个电极环,所述电极环围绕所述测试区设置,且所述电极环为半封闭结构;
还包括第二测试端子或第三测试端子,其中,
所述第二测试端子与各个所述像素列连接;
所述第三测试端子包括奇数列连接端子和偶数列连接端子,所述奇数列连接端子与奇数像素列连接,所述偶数列连接端子与偶数像素列连接。
2.根据权利要求1所述的OLED测试结构,其特征在于,所述子像素包括发光元件及位于所述发光元件两侧的阳极和阴极,所述发光元件的阴极与所述第一测试端子连接,所述发光元件的阳极与所述第二测试端子或第三测试端子连接。
3.根据权利要求1所述的OLED测试结构,其特征在于,所述测试区包括第一测试区,所述第一测试区上设置有所述第二测试端子和所述第一测试端子;所述第一测试区中所述第一测试端子与所述第二测试端子同层设置。
4.根据权利要求3所述的OLED测试结构,其特征在于,所述第一测试端子围绕所述第一测试区,所述第一测试端子上设置有第一阴极焊盘,所述第二测试端子上设置有阳极焊盘。
5.根据权利要求4所述的OLED测试结构,其特征在于,所述电极环围绕所述第一测试区的四个侧边中的三个侧边,所述阴极焊盘与所述阳极焊盘位于所述测试区的四个侧边中的另一个侧边。
6.根据权利要求4所述的OLED测试结构,其特征在于,所述第二测试端子还包括与所述阳极焊盘连接的多个第一连接线,一个所述第一连接线分别与一个所述像素列连接。
7.根据权利要求1所述的OLED测试结构,其特征在于,所述测试区包括第二测试区,所述第二测试区上设置有所述第三测试端子和所述第一测试端子,所述第二测试区中所述第一测试端子与所述第三测试端子同层设置。
8.根据权利要求7所述的OLED测试结构,其特征在于,所述第一测试端子围绕所述第二测试区,所述第一测试区上设置有第二阴极焊盘,所述第三测试端子包括奇数列焊盘和偶数列焊盘。
9.根据权利要求8所述的OLED测试结构,其特征在于,所述电极环围绕所述第二测试区的四个侧边中的三个侧边,所述奇数列焊盘与所述偶数列焊盘中的一个位于所述测试区的四个侧边中的另一个侧边,所述奇数列焊盘与所述偶数列焊盘中的另一个与所述阴极焊盘位于同一侧。
10.根据权利要求8所述的OLED测试结构,其特征在于,所述第三测试端子还包括与所述奇数列焊盘连接的多个第二连接线,一个所述第二连接线分别与一个奇数像素列连接,所述第三测试端子还包括与所述偶数列焊盘连接的多个第三连接线,其中一个所述第三连接线与一个所述偶数像素列连接。
11.一种OLED测试结构的制备方法,其特征在于,用于制备如权利要求1-10任一所述的OLED测试结构,所述方法包括:
提供衬底基板;
在所述衬底基板上形成第一阳极层,并图案化形成子像素的阳极;
在所述衬底基板上形成第二阳极层,并图案化形成第一测试端子以及第二测试端子和第三测试端子中的一个;
在所述第二阳极层上形成像素界定层,并图案化形成子像素区域和过孔区域;
在所述像素界定层上形成所述子像素的发光元件、阴极和过孔。
12.一种OLED测试装置,其特征在于,采用如权利要求1-10任一所述的测试结构,包括第一测试单元或者第二测试单元,其中,
所述第一测试单元包括第一信号发送模块和第一信号检测模块,所述第一信号发送模块用于向第一检测端子和第二检测端子发送测试信号;所述第一信号检测模块用于检测所述第二检测端子上的电流;
所述第二测试单元包括第二信号发送模块和第二信号检测模块,所述第二信号发送模块用于向第一检测端子和第三检测端子发送测试信号;所述第二信号检测模块用于检测所述第三检测端子上的电流。
13.一种OLED测试方法,其特征在于,采用如权利要求12所述的OLED测试装置,所述方法包括执行以下方式中的一种或多种:
通过所述第一测试端子输入阴极电位,通过所述第二测试端子输入阳极电位,获得所述第二测试端子上的第一电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的奇数列连接端子输入阳极电位,通过偶数列连接端子输入零电位,获得所述偶数列连接端子上的第二电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的偶数列连接端子输入阳极电位,通过奇数列连接端子输入零电位,获得所述奇数列连接端子上的第三电流值;
通过所述第一测试端子输入阴极电位,通过所述第三测试端子中的奇数列连接端子和偶数列连接端子输入同一阳极电位,获得所述奇数列连接端子上的第四电流值,或者获得所述偶数列连接端子上的第五电流值。
14.根据权利要求13所述的OLED测试方法,其特征在于,所述测试区的漏电水平采用以下至少之一表征:
所述测试区的第一漏电水平等于所述第一电流值/测试区内子像素总个数;
所述测试区的第二漏电水平等于所述第二电流值/测试区内偶数像素列中子像素总个数;
所述测试区的第二漏电水平等于所述第三电流值/测试区内奇数像素列中子像素总个数;
所述测试区的第一漏电水平等于所述第四电流值/测试区内子像素总个数;
所述测试区的第一漏电水平等于所述第五电流值/测试区内子像素总个数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111401853.2A CN114121705A (zh) | 2021-11-24 | 2021-11-24 | 一种oled测试结构及其制备方法、测试装置、测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111401853.2A CN114121705A (zh) | 2021-11-24 | 2021-11-24 | 一种oled测试结构及其制备方法、测试装置、测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114121705A true CN114121705A (zh) | 2022-03-01 |
Family
ID=80371675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111401853.2A Pending CN114121705A (zh) | 2021-11-24 | 2021-11-24 | 一种oled测试结构及其制备方法、测试装置、测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114121705A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220319937A1 (en) * | 2020-09-09 | 2022-10-06 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Method of fabricating array substrate, array substrate, display apparatus, and probe unit |
-
2021
- 2021-11-24 CN CN202111401853.2A patent/CN114121705A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220319937A1 (en) * | 2020-09-09 | 2022-10-06 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Method of fabricating array substrate, array substrate, display apparatus, and probe unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11778842B2 (en) | Light emitting diode display with redundancy scheme | |
JP6431148B2 (ja) | 冗長性スキームを備えたディスプレイパネル | |
US7687983B2 (en) | Organic light emitting display and method of fabricating the same | |
US20190006443A1 (en) | Oled display device and method of manufacturing the same | |
US20050161740A1 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
KR20190073133A (ko) | 마이크로led 표시장치 | |
KR20180082667A (ko) | 발광 소자 및 이의 제조 방법 | |
CN112470294B (zh) | 发光装置、其制造方法以及设置有其的显示装置 | |
KR20120062743A (ko) | 디스플레이 디바이스의 칩렛을 광학적으로 테스팅하는 방법 | |
KR20050068794A (ko) | 유기전계 발광소자와 그 제조방법 | |
TW200303504A (en) | Light emitting device | |
CN100539787C (zh) | 显示板及其制造方法 | |
CN102779832B (zh) | 有机发光像素的结构、制作方法以及驱动电路 | |
KR100759759B1 (ko) | 표시장치와 그 제조방법 | |
CN113811938B (zh) | 显示基板及其测试方法 | |
KR101859479B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
CN114121705A (zh) | 一种oled测试结构及其制备方法、测试装置、测试方法 | |
WO2021212560A1 (zh) | 检测装置以及检测方法 | |
US7692376B2 (en) | Electrical device with crossover of electrode connecting lines | |
CN109920835B (zh) | 显示基板及制造方法和亮度补偿方法、显示装置 | |
KR20150104263A (ko) | 유기발광표시장치 | |
CN103187017A (zh) | 用于显示设备的老化系统及利用该老化系统的老化方法 | |
KR20200144189A (ko) | 표시 장치 및 이의 제조 방법 | |
CN109979976B (zh) | 显示面板、显示屏及显示设备 | |
KR100557728B1 (ko) | 유기전계 발광소자와 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |