CN1449499A - 利用并行测试器测试印刷电路板的方法和设备 - Google Patents

利用并行测试器测试印刷电路板的方法和设备 Download PDF

Info

Publication number
CN1449499A
CN1449499A CN01814789A CN01814789A CN1449499A CN 1449499 A CN1449499 A CN 1449499A CN 01814789 A CN01814789 A CN 01814789A CN 01814789 A CN01814789 A CN 01814789A CN 1449499 A CN1449499 A CN 1449499A
Authority
CN
China
Prior art keywords
circuit board
test point
board test
printed circuit
misalignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01814789A
Other languages
English (en)
Other versions
CN1187619C (zh
Inventor
乌韦·罗特霍格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATG Test Systems GmbH and Co KG
Original Assignee
ATG Test Systems GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATG Test Systems GmbH and Co KG filed Critical ATG Test Systems GmbH and Co KG
Publication of CN1449499A publication Critical patent/CN1449499A/zh
Application granted granted Critical
Publication of CN1187619C publication Critical patent/CN1187619C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • H05K13/0069Holders for printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Selective Calling Equipment (AREA)

Abstract

本发明涉及一种利用并行测试器测试印刷电路板的方法和设备。印刷电路板包括导体路径,其端点是电路板测试点,可以被接触以用于测试。该方法包括以下步骤:利用一并行测试器测试一待测试的印刷电路板,涉及使待测试的印刷电路板的电路板测试点与并行测试器的接触元件接触,确定被认定为不能与并行测试器可靠及正确地接触或基本上不能与并行测试器接触的电路板测试点,以及利用一独立于并行测试器的接触元件的装置,检查被判断为不能可靠及正确地接触的电路板测试点和不能接触的电路板测试点以及相关导体路径。

Description

利用并行测试器测试印刷电路板的方法和设备
发明领域
本发明涉及一种用以测试印刷电路板的方法和设备,更明确地说,涉及用以测试未装部件的电路板的方法和设备。
背景技术
印刷电路板具有多重网,其密度随着电子部件的微型化的持续发展而增加。这相应地增加了以下所述作为电路板测试点的电路板接触点的密度。
用于印刷电路板的电气测试的已知装置可以基本上被分为两类。第一类由并行测试器代表,其具有一转接器,其用以同时接触所有待扫描的电路板测试点。第二类包括顺序测试器。这特别包括接头测试器(finger testers),即利用两个或更多接触头顺序扫描各个电路板测试点的装置。
并行测试器及用于并行测试器的转接器可以例如从DE3814620A,DE3818686A,DE4237591A1,DE4406538A1,DE3838413A1,DE4323276A,EP215146B1及EP144682B1中获知。
此等转接器基本上用以把待测试的印刷电路板的电路板测试点的不均匀结构转接至电气测试设备的均匀接触栅格。现在,电路板测试点一般并不是被布置在均匀栅格中,为此,用于产生接触栅格和电路板测试点之间连接的转接器中的接触探针被布置呈一斜或横偏折,和/或提供一所谓的转换器以把均匀接触栅格“变换”到电路板测试点的不均匀结构。
Gueterstrasse 7,CH-4654 Lostorf的微接点公司提供了商标名为″MT100″的用于微导体电路载体的测试器。此测试器是具有转接器的并行测试器。在测试前,待测试的印刷电路板被光学地记录并相应地对准该转接器。每平方英寸645个电路板测试点的电路板测试点密度可以由该并行测试器加以扫描。
对准并行测试器中的印刷电路板的进一步方法描述于EP0874243A2之中。以此方法中,印刷电路板的位置并未以光学方式记录,而是利用集成于转接器中的接触元件以电气方式记录。印刷电路板根据被记录的位置在转接器上对准。
接头测试器可以例如从DE4109684A1及EP0468153A1中获知。接头测试器具有大的弹性,因为当待测试的印刷电路板的类型被改变时,不必进行物理变化。但是,与利用转接器操作的设备类型相比,接头测试器基本上较慢,因为电路板测试点被顺序扫描。
另一方面,并行测试器具有分辨率有限的缺点,因为转接器的测试探针不能如所希望地那样彼此靠近。对于具有高接触点密度的印刷电路板,这可能造成有错误的测量,因为各个电路板测试点并不能正确地与一转接器的测试探针接触。
不论设备的类型如何,对各个网均进行网中的开路测试(开路测试),以及到其它网的电气连接(短路测试)。短路测试可以包括低电阻和高电阻连接的检测。
由DE19500382A1所知的是一种用于印刷电路板的自动光学测试系统中的补偿基板扭曲的方法。利用此测试系统,把一扫描图像与一CAD图像比较,并使用该比较来分析一些缺陷,例如断路,桥接“鼠害”,凸出,穿刺,及溅起。为了使这些缺陷被精确地识别,两个被比较的图像必须彼此相互匹配,这涉及对待测试的印刷电路板的扭曲的补偿。
发明内容
本发明的目的是设计一种测试印刷电路板的方法,其可以快速及可靠地测试具有高密度电路板测试点的印刷电路板。
该目的是由具有权利要求1特征的方法及具有权利要求26特征的设备解决的。其有利的扩展在从属权利要求中提出。
在根据本发明的测试印刷电路板的方法中,使用一并行测试器,同时印刷电路板具有导体路径,其端点是电路板测试点,其可以被接触以用于测试。该方法包括以下步骤:
-利用一并行测试器测试一待测试的印刷电路板,涉及使待测试的印刷电路板的电路板测试点与并行测试器的接触元件接触,
-确定被认定为不能与并行测试器可靠及正确地接触或基本上不能与并行测试器接触的电路板测试点,以及
-利用一独立于并行测试器的接触元件的装置,检查被判断为不能可靠及正确地接触的电路板测试点和不能接触的电路板测试点以及相关导体路径。
使用根据本发明的方法,绝对多数电路板测试点首先由一并行测试器测试。然后,确定这些电路板测试点是否被认为不能可靠地接触,或者,是否它们基本上为不能接触。
基本上不能接触的例如是那些在并行测试器上没有为之提供有对应接触元件的电路板测试点。在并行测试器上省略接触元件对于以下几组电路板测试点是有利的:
-存在这样一些电路板测试点,即所谓焊盘,一并行测试器的测试探针应该尽可能地不在其上产生探针标记;
-高密度的测试点,在一个区域中的所有并行测试器接触点可能被占用,即使并不是所有电路板测试点均被接触。
以下几组电路板测试点应该被认为不能可靠及正确地接触:
-有一些电路板测试点,其偏离其理想位置甚远,使得它们有可能不再能与布置在理想位置的并行测试器的接触元件正确地接触;
-有一些电路板测试点,其比接触元件的规格(例如200微米的精度)小(例如具有100微米的直径)。
因此,通过利用一与平行测试的接触元件无关的装置,来检查被判断为不能可靠及正确地接触的电路板测试点和不能接触的电路板测试点以及相关导体路径,可以检查不能由并行测试器可靠地扫描的电路板测试点及相关导体路径。
因此,根据本发明的方法有可能首先利用并行测试器非常快速地测试印刷电路板,而较少数的不能由并行测试器接触的电路板测试点或其它不能由它可靠及正确地接触的电路板测试点是使用另一测试装置检查的。因为大多数电路板测试点已经由并行测试器测试,所以该检查本身由顺序操作的测试装置相当快速地完成,使得测试一印刷电路板所需的总体时间非常短。优选地,一顺序测试器被用于检查,因为偏离其理想位置的电路板测试点可以容易及可靠地被顺序测试器扫描到。
结果,使用根据本发明的方法,具有高接触点密度的印刷电路板可以以高通过速度加以测试。
根据本发明的优选实施例,不只线性失准及角度失准,还有由线性或二维扭曲造成的位移都被考虑为是与理想位置的偏离。
根据本发明的另一变型,电路板测试点与相应理想位置的偏离被确定。该偏离包括形成了电路板测试点的铜层的偏离,及与阻焊剂的理想位置的任何偏离,后者至少在区域方面限制了电路板测试点的一部分。
在根据本发明的方法中,最好使用一固定板,以使待测试的印刷电路板被确实地插入。在固定板上确定电路板测试点与其理想位置的偏离,使得这些偏离在利用并行测试器测试时和在检查时都可以被清楚地识别。
与其理想位置相比,确定印刷电路板中不能被正确地接触的电路板测试点,这种确定可以在印刷电路板被并行测试器测试之前和之后进行。然而,优选地,如果在利用并行测试器进行测试之前,至少确定电路板测试点与其理想位置相比的任何线性失准,就可以使得并行测试器的转接器和待测试的印刷电路板在此线性失准方面对准。在原则上,不可能允许在对准并行测试器期间的进一步失准或扭曲。
附图说明
本发明将配合以下附图进行详细说明。附图包括:
图1是用以实施本发明方法的根据本发明的设备的示意图,
图2是以示意方式表示的根据本发明的方法的流程图,
图3以示意方式表示利用测试标记来补偿线性失准,
图4是利用两个测试标记来补偿线性失准及角度失准,
图5a是利用三个测试标记来补偿线性失准,角度失准及扭曲,
图5b是以示意方式表示的可以使用根据图5a的方法补偿的扭曲,
图6a是利用四个测试标记进行补偿,
图6b是与根据图5a的方法相比,使用根据图6a的方法的另一可能的扭曲补偿,
图7a是用于失准及扭曲的补偿,其中待测试的电路板被分成几个区域,
图7b是以示意方式表示的可以使用根据图7a的方法加以补偿的另一扭曲,
图8是以示意方式表示的几个电路板中的失准及扭曲的同时补偿,
图9a是以示意方式表示的几个电路板测试点的结构,其至少在区域方面被阻焊剂所部分地限定,
图9b是图9a所示电路板测试点由于阻焊剂的失准所造成的偏离,
图10是两个虚拟测试标记,
图11是利用向量图表示的在面积方面被阻焊剂界定的电路板测试点的补偿,
图12a是固定板的平面图,及
图12b是图12a的固定板的剖面图。
具体实施方式
图1是以示意方式显示的用以测试印刷电路板的根据本发明的设备。此设备1具有一并行测试器2及一接头测试器3。并行测试器2及接头测试器3由一输送器4连接,在此实施例中,输送器4由两个输送带5形成。利用输送器4,待测试的印刷电路板可以以传送方向6从一个基本上已知但未绘出的分离站传送至并行测试器2,并从并行测试器2传送至接头测试器3,及从接头测试器3传送至一个基本上已知但未绘出的收集站。
并行测试器2具有一主体7,其顶部有一安装区8,用以固定一待测试的印刷电路板。在要测试电路板的两面时,安装区8被提供有一转接器,该转接器具有接触元件,用以接触电路板测试点。面对安装区8的是一压力板9。利用一压力机构可以使压力板9垂直地在双箭头11的方向上调整。压力机构示意性地由一压力缸10表示。位于压力板9下侧的是一转接器,其具有接触元件,用以接触待测试的印刷电路板。在利用转接器进行测试时,压力板9被压向一装于安装区8中的印刷电路板,使得每一接触元件与印刷电路板的电路板侧试点电气接触。压力板9可以在水平面中在X方向(双箭头12)及Y方向(双箭头13)移动,以对准待测试的印刷电路板。
在图1中,一摄影机被安装于压力板9及主体7之间。摄影机14被对准,以面向安装区8。摄影机14被固定至一旋转机构,使得摄影机可以在压力板9及主体7之间旋转(在双箭头15的方向)。
并行测试器2,摄影机14及接头测试器3均电气连接至一控制单元16,其控制各个装置及输送器4的移动。
接头测试器3具有一基本上已知的结构,其具有一主体17及至少一个横杆18,横杆18上以可动方式安装有两个接触头19。横杆18能平行于传送方向6来回在主体17上移动。代替一可动横杆,也有可能提供几个具有额外接触头的横杆。在本实施例中,接头测试器被设计为只测试待测试的印刷电路板的一侧。然而,也已知有被设计为测试一印刷电路板的两侧的接头测试器。在此也可以提供这种接头测试器。
根据本发明的用以测试一印刷电路板的方法以流程图方式被显示于图2中。步骤开始于步骤S1,其中一个印刷电路板被输送带4馈送至并行测试器2。印刷电路板被插入并行测试器的安装区8中(步骤S2)。印刷电路板被摄影机14光学扫描,并产生印刷电路板的数字图像(步骤S3)。优选地,在印刷电路板周围的安装区8的一部分也被光学扫描;在此部分中提供标记,使得可以由适当的评估方法确定印刷电路板相对于并行测试器的位置。
由摄影机14所记录的数字图像被在控制单元16中分析。首先确定安装区8中的印刷电路板的位置及由于在生产印刷电路板期间发生的偏差造成的电路板测试点的任何线性失准(步骤S4)。在所确定的印刷电路板位置及电路板测试点的线性失准的帮助下,使压力板9在X及Y方向对准(步骤S5)。在压力板9对准之前或之后,把摄影机14从压力板9及主体7之间的中间区域中旋出,使得带有转接器的压力板9被降低到位于安装区8中的印刷电路板上,并可以压靠它。以基本上已知的方式在并行测试器中测试印刷电路板(步骤S6)。
在并行测试器2中测试的印刷电路板被从并行测试器2所输送至接头测试器3(步骤S7)。
由于失准和/或扭曲所造成的电路板测试点与其理想位置的偏离由控制单元16计算(步骤S8)。
在步骤S9中,基于步骤S4中所发现的线性失准和/或角度失准,并且如果步骤S8中发现扭曲,确定该待测试的印刷电路板的哪些电路板测试点在并行测试器中测试时不能被正确地接触(步骤S9)。不能被正确地接触的电路板测试点被判断为那些在相关电路测试点的紧邻间缘区域中未能与转接器的指定接触元件接触或者完全不能接触的测试点。因为,转接器的各个接触元件的位置是精确已知的,并且因为待测试的印刷电路板的失准及扭曲在步骤S4及S8中被确定,所以,各个电路板测试点与其理想位置的偏离可以精确地确定,也可能计算出不能正确被接触的电路板测试点。通常,所有电路板测试点中低于1%至5%被判断为不能正确地接触。一般而言,不能被正确地接触的电路板测试点是具有例如0.1mm×0.1mm面积的很小的电路板测试点。在这种小面积的情况下,例如30微米的偏离足够使得它们不能被转接器的相关接触元件所接触。
只有连接至被认为不能正确地接触的电路板测试点的导体路径,及连接至这些导体路径的电路板测试点在接头测试器3中被顺序地检查(步骤S10)。这涉及接头测试器所基本已知的测量方法。然而,因为只有少量导体路径需要被检查,所以待测试的电路板在接头测试器中的停留时间与先前习惯上利用接头测试器测试所有导体路径时的停留时间相比非常短。在接头测试器中的测试后,电路板被取出(步骤11),并且缺陷及无缺陷电路板被分开堆放。该处理结束于步骤S12。
如下详细解释失准和/或扭曲的确定:
为了确定一线性失准,只需要单个测试标记(图3)。在把从数字记录图像导出的数据与理想定位的电路板的数据进行比较时,确定出一具有坐标a,b的位移向量v。此向量从测试标记的希望位置或理想位置(x0,y0)延伸至测试标记的实际位置(x’0,y’0)。此位移向量可以由以下公式加以计算:
a=x’0-x0
b=y’0-y0
然后根据以下公式转换各个电路板测试点的坐标:
x’=x+a
y’=y+b
若除了线性失准外,也发现一角度失准,则待测试的印刷电路板至少需要两个测试标记(图4)。在理想位置,这些测试标记分别具有坐标x0,y0,及x1,y1。在印刷电路板的希望位置,这些测试标记分别具有坐标x’0,y’0及x’1,y’1。线性失准的计算是例如以上所解释的使用分别具有坐标x0,y0,x’0,y’0的测试标记完成的。为了计算角度失准,确定在理想位置的印刷电路板的两个测试标记的连接线与在实际位置的印刷电路板的两个测试标记的连接线之间的角度φ。可以使用简单三角法公式由相关坐标计算该角度。
然后根据以下公式把希望电路板测试点的坐标转换为实际电路板测试点的坐标:
x’=xcosφ+ysinφ+a
y’=xsinφ+ycosφ+b
若待测试的印刷电路板具有至少三个测试标记(图5a),则有可能除了线性失准及角度失准外,还补偿印刷电路板的扭曲。
然后根据以下公式转换电路板测试点的坐标:
x’=a11x+a12y+a13
y’=a21x+a22y+a23
坐标aij是通过求解一线性方程系统获得的,该线性方程系统是从测试标记的理想和实际位置获得的。此类型的坐标转换能够对印刷电路板的尺寸变化以及矩形印刷电路板变形为具有非直角的角度的平行四边形(图5b)进行补偿。这些扭曲是线性扭曲,即,利用至少三个测试标记,有可能补偿线性失准,角度失准和线性扭曲。
至少需要四个测试标记来补偿非线性扭曲(图6a)。根据以下公式进行坐标转换:
x’=a11x+a12y+a13xy+a14
y’=a21x+a22y+a23xy+a24
坐标aij是通过求解一线性方程系统获得的,该线性方程系统是从测试标记的理想和实际位置获得的。与利用三个测试标记的方法相比,可以对一矩形印刷电路板变形成一梯形印刷电路板(图6b)这样的附加非线性扭曲进行补偿。这种变形可能在生产印刷电路板时发生。为了清楚起见,在图6a及6b中的扭曲被夸大。
若待测试的印刷电路板被分成分开的区域(区域0,区域1)(图7a),其中每一区域被提供有四个测试标记,则可以对由于收缩所造成的扭曲进行补偿。测试标记最好位于各区域的角落区域。各个区域的坐标转换是根据以上用于四个测试标记的公式进行。图7b显示此类型的收缩的示意图。
在同一时间测试几个印刷电路板也可能是有利的。这些印刷电路板被同时记录,各个印刷电路板的测试标记被相互独立地补偿。为此目的,由摄影机14所记录的数字图像被分成例如三个区域(区域0,区域1,区域2)。位于各个区域中的测试标记被分开地分析。在此情况下,每一印刷电路板均具有三个测试标记。
利用以上所述补偿失准和/或扭曲的方法,电路板测试点的实际坐标可以由希望坐标计算出来。由此方式,可以计算电路板测试点与其理想位置的偏离。上述的补偿方法可以用于如下的印刷电路板中,即,把作为铜层的电路板测试点施加至印刷电路板的表面。因为这种铜层可能有上述的失准和扭曲,如此产生的偏离可以利用该方法正确地计算。
然而,若一阻焊剂也被施加至印刷电路板上,部分地覆盖铜表面,则各个电路板测试点的形状受到阻焊剂的限制。图9a显示出一印刷电路板的部分示意图,其中铜表面的边界线由连续线显示。此印刷电路板被提供有阻焊剂。此阻焊剂具有如图9的虚线所示的凹槽。各个电路板测试点因此由铜表面代表,这些点被发现是在阻焊剂的凹槽内。
原则上,在三个类型的电路测试点间有所区别。被描述为标准电路板测试点20的普通电路板测试点由一铜表面形成,该铜表面略小于围绕铜表面的阻焊剂的凹槽。互补于普通电路板测试点的电路板测试点,即阻焊剂所包围的电路板测试点21由在较大铜表面上的阻焊剂中的小凹槽形成。此电路板测试点21仅由阻焊剂中的凹槽的边缘定义。
具有非常小面积的电路板测试点可能被简单地产生成为所谓的混合电路板测试点22,其中一个或多个薄铜带23被施加至印刷电路板。这些铜带被阻焊剂覆盖,一沿着铜带23垂直方向延伸的窄带状凹槽24被引入阻焊剂中。利用此凹槽24,每一铜带23在由凹槽24的宽度所预定的区域曝露。只有在此区域中,才可接触铜带23,使得这些由凹槽24所曝露的区域23形成了混合电路板测试点。
因为铜层及阻焊剂在不同生产阶段被施加至印刷电路板,所以它们可能受到不同失准和/或扭曲。图9b显示例如图9a的印刷电路板部分,其中阻焊剂被移动了向量v(图9b中水平向右)。只要标准电路板测试点20位于阻焊剂的适当凹槽内,在印刷电路板上的阻焊剂的位移并不会造成标准电路板测试点20的任何位移。由阻焊剂所包围的电路板测试点21相应地被阻焊剂的位移移动了向量v。
然而,对于混合电路板测试点22,取决于相关凹槽24相对于位移向量v的对准程度,阻焊剂的位移会造成不同的状况。若凹槽24的纵向范围平行于位移向量v,则混合电路板测试点22的位置将不会变化。然而,若凹槽24的纵向范围与位移向量v形成一角度,则被相关凹槽24所包围的电路板测试点22也将被阻焊剂的位移所移位。若凹槽24的纵轴方向与位移向量v呈直角,则相关电路板测试点的位移将对应于位移向量。
若一印刷电路板具有被阻焊剂包围并且还独立于阻焊剂的电路板测试点,则为了确定各个电路板测试点与其理想位置的正确偏离,不只是阻焊剂的失准及扭曲,而且铜层的失准及扭曲也必须加以考虑。这可以例如通过提供一组测试标记来实现,该组测试标记以与标准电路板测试点20相同的方式产生,或者,是标准电路板测试点20,并且这些标记被分析时会再现铜层的失准和/或扭曲。另一组测试标记以与由阻焊剂所包围的测试点21相同的方式被形成,或者,由阻焊剂所包围的电路板测试点21来代表。对该另一组测试标记的分析会给出阻焊剂的失准和/或扭曲。
然而,混合电路板测试点22也可以被使用作为识别标记(图10)。然而,这些混合电路板测试点22不能被直接使用来确定铜层或阻焊剂的失准和/或扭曲。相反地,在与理想位置偏离的情况下,必须针对阻焊剂的位移和铜层的位移对一个一般混合的电路板测试点22进行分析。
优选地,使用两个相邻的混合电路板测试点22来确定偏离,其中每一混合电路板测试点22由多个铜带23和阻焊剂中的带状凹槽24构成,这些铜带被布置为彼此呈直角,带状凹槽24被布置为彼此呈直角。绘于图10的是铜带23的纵向范围的直线延伸25。这些线25交叉于一虚拟测试标记26。阻焊剂的带状凹槽24由另外的直线27延伸,其交叉于虚拟测试标记28。在电路板测试点22发生位移时,线25,27的位移可以相应地确定,从而确定虚拟测试标记26,28的相应位移。两个电路板测试点22的线25代表在彼此垂直的两个方向中铜层的位移,这完整地描述了在这两个电路板测试点22的区域中的铜层的位移。同样情形也适用于线27,这也完全代表了此区域中的阻焊剂的位移。如此,虚拟电路板测试点的坐标的确定说明了此区域印刷电路板的铜层的位移及阻焊剂的位移。上述利用一到四个测试标记确定电路板测试点的偏离的方法可以被修改为,不采用单个测试标记,而是在每一情况下,使用成对的混合电路板测试点。这对测试点在每一情况下均再现了相关区域中的阻焊剂的位移及铜层的位移。
若铜层及阻焊剂的失准及扭曲已被确定,则有可能利用以下公式,从一混合电路板测试点22的理想位置的理想坐标点I(xi,yi)确定对应于铜层位移的铜坐标点C(xc,yc),及对应于阻焊剂位移的阻焊剂坐标点S(xs,ys):
Xc=a11x+a12y+a13xy+a14
Yc=a21+a22y+a23xy+a24
Xs=b11x+b12y+b13xy+b14
Ys=b21x+b22y+b23xy+b24
在每一情况下,从由理想坐标描述的电路板测试点I分别延伸至由铜坐标和阻焊剂坐标描述的点C,S的向量IC和IS分别表示铜带与其理想位置的偏离及带状凹槽与其理想位置的偏离。两个向量IC,IS的差向量CS从点C延伸至点S。若把向量CS投影到铜层23的纵向,并且把以此方式投影的向量加到点C,则可以获得由于铜层及阻焊剂的失准及扭曲所造成的实际电路板测试点P与其理想位置I的位移或偏离。当然,也可以通过把向量CS投影到凹槽24的纵向并在点S减去相应向量来获得点P的坐标。
从以上可以得知计算混合电路板测试点的偏离时需要以下信息:
-铜层的失准及失准和/或扭曲,
-阻焊剂的失准及失准和/或扭曲,及
-各个铜带的方向或阻焊剂的带状凹槽的方向。
如果可以取得上述信息,则可以计算混合电路板测试点的偏离。
取决于印刷电路板的类型,将使用上述计算偏离的方法中的一种。该方法可以利用单一测试标记操作或者印刷电路板还可以分成几个区域,每一区域可以提供有四个测试标记。
在确定电路板测试点与其理想位置的偏离时,将阻焊剂考虑在内代表了一种独创的想法,该想法也可以在用于测试印刷电路板的其它应用中使用。因此,这种确定偏离的模式可以被用来,例如在一并行测试器中对准一印刷电路板或者在一接头测试器中确定电路板测试点的坐标,使得在每一情况中,接触头被正确地定位在电路板测试点上。
本发明是利用一实施例进行解释的,其中被判断为不能可靠地正确地接触的电路板测试点被检查,因为它们与理想位置偏离过大,使得它们有可能不再能与布置在理想位置的并行测试器的接触元件正确地接触。
然而,在本发明的范围内,也可能检查被判断为不能正确地接触或原则上不能接触的所有电路板测试点及其相关导体路径。
基本上不能接触的电路板测试点例如是那些在并行测试器上并未提供有相应接触元件的电路板测试点。在并行测试器上的接触元件的省略对于以下类型的印刷电路板是有利的:
-有一些电路板测试点,即所谓焊盘,一并行测试器的测试探针应该尽可能地不在其上产生探针标记。因为并行测试器的测试探针对电路板测试点施加相当的压力(相当于例如30克至100克的重量),所以有可能使电路板测试点,特别是很小的测试点破损,进而使得后续的导体元件的连接不能完成。对于这些″敏感″电路板测试点并没有在并行测试器的转接器上提供测试探针,使得它们并不能与并行测试器接触,因此,它们并不能被测试。
-高密度的测试点,在一个区域中的所有并行测试器接触点可能被占用,即使并不是所有电路板测试点均被接触。在这种区域中,并行测试器并没有空闲的测试探针,所以不可避免地,某些电路板测试点不能被接触。
以下各组电路板测试点应该被认为不能可靠及正确地接触:
-有一些电路板测试点,其偏离其理想位置甚远,使得它们有可能不再能与布置在理想位置的并行测试器的接触元件(测试探针)正确地接触;
-有一些电路板测试点,其比接触元件的规格(例如具有200微米的精度)小(例如具有100微米的直径)。利用这种小电路板测试点,存在的一个基本危险是,它们将不能与并行测试器的接触元件正确地接触。通常,不利用并行测试器测试这些电路板测试点是有利的。这特别适用于未被占用的电路板测试点,即,未连接至导体路径的电路板测试点,这些电路板测试点只用于连接电子部件。这些电路板测试点可以很简单,快速及可靠地利用光学手段来检查。
本发明已经利用具有一接头测试器的实施例进行了描述。代替该通过触及各个电路测试点来进行接触的接头测试器,还可以使用顺序测试法,其中利用激光,等离子体或电子束测试方法接触各个电路板测试点。还可以使用一光学测试法,以替代电气方法,用以检查不能被正确接触的电路板测试点。
在上述实施例中,电路板测试点与理想位置的偏离是利用光学测量加以确定的。在本发明范围内,也有可能利用电气测量来确定此偏离。有关于此,例如可以参考EP0874243A2号,其中与希望位置的相关偏离是以电气方式测量的。EP0874243A2被并入本申请中作为参考。
因此,在本发明的范围内,有可能使用若干接触探针与待测试电路板的接触点的接触状态的逻辑组合来确定失准,位移等。接触点可以是电路板测试点或特殊导电标记。
当以电气测试法确定偏离时,有利的是,可以利用一转接器的测试探针或集成于转接器中的少数附加测试探针来实现该确定,并且,可以在测量网络中的短路及开路的同时执行该确定。
图12a和12b分别显示一固定板29的平面图和剖面图。固定板29是一具有几个凹槽的塑料板。在本例中,固定板29具有四个凹槽30,其对应于待测试的印刷电路板的形状。每一凹槽30具有一边缘31,该边缘在所示实施例中表示为一垂直边缘壁32及一围绕边缘31的突出部33,其中突出部33形成于边缘壁32下,与固定板一体成型,使得与固定板29的下侧面平齐。
凹槽30的边缘壁32精确地匹配于待测试的印刷电路板的形状,使得电路板可以被确实地夹持于凹槽30中,并由作为固定件的突出部33所固定,以防止从凹槽30掉下。凹槽可以被设计为并不完全锁定,在此情况下,利用粘结带把印刷电路板不可移动地固定至固定板。
施加至固定板顶部的是光学标记34,利用此标记可以在插入了印刷电路板的固定板的光学记录期间清楚地确定印刷电路板相对于固定板的位置。装于固定板底部的是电接触点35,其用以检测固定板在并行测试器和顺序测试器中的位置。
利用此固定板,印刷电路板可以由在一个独立于并行测试器的测量站处的摄影机来光学扫描。利用如此记录的数字图像,就有可能在把固定板29传送至并行测试器及后续的测试装置时,清楚地确定印刷电路板的位置及待扫描的各个电路板测试点的坐标,只要固定板在测试器中及后续测试装置中的位置是可清楚地确定的。因为固定板的底侧提供有接触点35,该接触点被集成在并行测试器及后续测试装置中的接触元件所扫描,所以两个测试站中的固定板位置可以清楚地确定,并且以已知方式进行任何所需对准。利用此方式,电路板测试点相对于并行测试器及下游测试装置的坐标可以清楚地确定。
本发明已经利用上述执行待测试的印刷电路板的一测检查的实施例加以说明。这对于只有单面具有高密度电路测试点的印刷电路板类型是有利的。在仅提供有较低密度的接触点的印刷电路板的一侧上,电路板测试点通常相当地大,使得在并行测试器中不会有故障接触点发生。对于在两侧均具有高电路板测试点密度的印刷电路板类型,根据本发明的设备被修改以使得两侧在并行测试器及下游测试装置中都被检查。为此目的,两侧均被例如以光学方式检查是有利的。

Claims (18)

1.一种利用并行测试器测试印刷电路板的方法,其中该印刷电路板具有导体路径,导体路径的端点呈电路板测试点的形式,其可以被接触以用于测试,该方法包括以下步骤:
-利用一并行测试器(2)测试待测试的印刷电路板,其中使该待测试的印刷电路板的电路板测试点与并行测试器的接触元件接触,
-确定被判断为不能与并行测试器可靠及正确地接触或者基本上不能与并行测试器接触的电路板测试点,以及
-利用一独立于并行测试器的接触部件的装置(3),检查被判断为不能可靠及正确地接触的电路板测试点和不能接触的电路板测试点以及相关导体路径。
2.根据权利要求1所述的方法,其中确定电路板测试点与其理想位置的偏离,如果由于电路板测试点与理想位置的偏离,使其不能正确并可靠地与并行测试器(2)的接触元件接触,则把这些电路板测试点判断为不正确。
3.根据权利要求1或2所述的方法,其中所述检查是使用一接头测试器(3)进行的。
4.根据权利要求1到3之一所述的方法,其中所述检查是利用一光学测试方法进行的。
5.根据权利要求1到5之一所述的方法,其中所述检查是使用激光,等离子体或电子束方法进行的。
6.根据权利要求1到5之一所述的方法,其中电路板测试点与其理想位置的偏离是利用光学测试法或利用电气测试法确定的。
7.根据权利要求6所述的方法,其中至少记录位于印刷电路板上的一个预定电路板测试点和/或一个测试标记的位置,并且根据所测量的实际位置与理想位置的偏离来计算电路板测试点与其理想位置的偏离。
8.根据权利要求7所述的方法,其中所述单一电路板测试点或单一测试标记的位置被记录,并且根据所记录的该位置的坐标来计算电路板测试点与其理想位置的偏离作为线性失准。
9.根据权利要求7或8所述的方法,其中所述电路板测试点和/或测试标记的两个位置被记录,并且根据所记录的这些位置的坐标来计算电路板测试点与其理想位置的偏离作为线性失准和角度失准。
10.根据权利要求7到9之一所述的方法,其中所述电路板测试点和/或测试标记的三个位置被记录,并且根据所记录的这些位置的坐标来计算电路板测试点与其理想位置的偏离作为线性失准、角度失准和由线性扭曲造成的失准。
11.根据权利要求7到10之一所述的方法,其中所述电路板测试点和/或测试标记的四个位置被记录,并且根据所记录的这些位置的坐标来计算电路板测试点与其理想位置的偏离作为线性失准、角度失准和由二维扭曲造成的失准。
12.根据权利要求7到11之一所述的方法,其中待测试的印刷电路板的几个区域被记录,并且各个区域被分开地分析,以得到电路板测试点与其理想位置的偏离。
13.根据权利要求7到12之一所述的方法,其中几个待测试的印刷电路板被同时测试,并且几个待测试的印刷电路板被同时记录,以确定电路板测试点与其理想位置的偏离。
14.一种用于根据权利要求2到13之一的方法的用以确定电路板测试点偏离的方法,其中为了确定电路板测试点与其相应理想位置的偏离,独立于一阻焊剂涂层的失准来确定一形成电路板测试点的铜层的失准。
15.根据权利要求14所述的方法,其中铜层的失准和阻焊剂涂层的失准是由彼此独立的电路板测试点组或测试标记组确定的。
16.根据权利要求14所述的方法,其中铜层的失准和阻焊剂涂层的失准是由混合电路板测试点组或测试标记组确定的。
17.根据权利要求1到16之一所述的方法,其中并行测试器被设计为使得其对于那些原则上不能接触的电路板测试点,不具有对应的接触元件。
18.一种用于测试印刷电路板的设备,其用以实现根据权利要求1到16之一所述的方法,其中该电路板具有导体路径,导体路径的端点呈电路板测试点的形式,其可以被接触以用于测试,该设备包括:
-并行测试器(2),被提供有接触元件,用以同时接触待测试的印刷电路板的电路板测试点,
-装置(16),用以确定被判断为不能可靠及正确地与并行测试器接触或基本上不能与并行测试器接触的电路板测试点,以及
-装置(3),独立于并行测试器的接触元件,用以检查电路板测试点及相关导体路径,其中这些电路板测试点被判断为不能可靠及正确地与并行测试器接触或基本上不能与并行测试器接触。
CNB018147895A 2000-09-05 2001-08-07 利用并行测试器测试印刷电路板的方法和设备 Expired - Fee Related CN1187619C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10043728A DE10043728C2 (de) 2000-09-05 2000-09-05 Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens
DE10043728.1 2000-09-05

Publications (2)

Publication Number Publication Date
CN1449499A true CN1449499A (zh) 2003-10-15
CN1187619C CN1187619C (zh) 2005-02-02

Family

ID=7655059

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018147895A Expired - Fee Related CN1187619C (zh) 2000-09-05 2001-08-07 利用并行测试器测试印刷电路板的方法和设备

Country Status (10)

Country Link
EP (1) EP1315975B1 (zh)
JP (1) JP3928129B2 (zh)
KR (1) KR100509340B1 (zh)
CN (1) CN1187619C (zh)
AT (1) ATE322022T1 (zh)
AU (1) AU2001293734A1 (zh)
DE (2) DE10043728C2 (zh)
HK (1) HK1056219A1 (zh)
TW (1) TW515894B (zh)
WO (1) WO2002021893A2 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102554929A (zh) * 2010-12-31 2012-07-11 鸿富锦精密工业(深圳)有限公司 机械手臂中心点补偿系统及方法
TWI475189B (zh) * 2011-11-04 2015-03-01 Seiko Precision Kk Wiring board measuring device and wiring board measurement method
CN105301477A (zh) * 2015-11-06 2016-02-03 深圳市亚泰光电技术有限公司 一种电路板检测方法
CN109738788A (zh) * 2019-01-02 2019-05-10 大族激光科技产业集团股份有限公司 飞针测试机测试方法、装置、飞针测试机及存储介质
CN111589728A (zh) * 2020-06-24 2020-08-28 金动力智能科技(深圳)有限公司 一种5g网分组件的智能测试组件
CN114096862A (zh) * 2019-07-24 2022-02-25 恩德莱斯和豪瑟尔欧洲两合公司 检测电路布置中电气或电子部件的错误或故障的方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220343B4 (de) * 2002-05-07 2007-04-05 Atg Test Systems Gmbh & Co. Kg Reicholzheim Vorrichtung und Verfahren zum Prüfen von Leiterplatten und Prüfsonde
DE10337350B3 (de) * 2003-08-14 2005-11-24 Aleksej Limonow Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte
DE102008006130A1 (de) * 2008-01-25 2009-07-30 Atg Luther & Maelzer Gmbh Modul für einen Paralleltester zum Prüfen von Leiterplatten
DE102009004555A1 (de) * 2009-01-14 2010-09-30 Atg Luther & Maelzer Gmbh Verfahren zum Prüfen von Leiterplatten
DE102009016789B4 (de) * 2009-04-07 2014-04-03 Robert Melder Vorrichtung eines prüflingsunabhängigen Testsystems zum elektrischen Funktionstest von ein- oder beidseitig elektrisch kontaktierbaren Prüfpunkten und Verfahren dazu
JP5870863B2 (ja) * 2012-06-29 2016-03-01 オムロン株式会社 基板検査装置
US9557374B2 (en) 2014-10-08 2017-01-31 Eastman Kodak Company Vision-guided alignment system
US9523735B2 (en) * 2014-10-08 2016-12-20 Eastman Kodak Company Electrical test system with vision-guided alignment
US9535116B2 (en) 2014-10-08 2017-01-03 Eastman Kodak Company Electrical test method with vision-guided alignment
US9581640B2 (en) 2014-10-08 2017-02-28 Eastman Kodak Company Vision-guided alignment method
DE102015113046A1 (de) * 2015-08-07 2017-02-09 Xcerra Corp. Positioniereinrichtung für einen Paralleltester zum Testen von Leiterplatten und Paralleltester zum Testen von Leiterplatten
KR102444023B1 (ko) * 2022-05-31 2022-09-16 큐알티 주식회사 다종 반도체 소자의 평가 장치, 및 이의 평가 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4348276A (en) * 1979-05-08 1982-09-07 Tokyo Shibaura Denki Kabushiki Kaisha Automatic testing apparatus for automatically testing a printed circuit board
DE3479341D1 (en) * 1983-11-07 1989-09-14 Martin Maelzer Adapter for a printed-circuit board testing device
DE3564158D1 (en) * 1985-09-16 1988-09-08 Mania Gmbh Device for electronic testing of printed boards or similar devices
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
DE4237591A1 (de) * 1992-11-06 1994-05-11 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Folienadapter
EP0468153B1 (de) * 1990-07-25 1995-10-11 atg test systems GmbH Kontaktierungsvorrichtung für Prüfzwecke
DE4109684C2 (de) * 1990-07-25 2001-07-12 Atg Test Systems Gmbh Kontaktierungsvorrichtung für Prüfzwecke
DE4323276A1 (de) * 1993-07-12 1995-01-19 Mania Gmbh Vollmaterialadapter
IT1266653B1 (it) * 1993-11-02 1997-01-09 Circuit Line Spa Macchina per eseguire il test elettrico simultaneo, sulle due facce di una piastra con circuiti stampati
US5506793A (en) * 1994-01-14 1996-04-09 Gerber Systems Corporation Method and apparatus for distortion compensation in an automatic optical inspection system
DE4406538A1 (de) * 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
DE4417811A1 (de) * 1994-05-20 1995-11-23 Luther & Maelzer Gmbh Verfahren und Vorrichtung zum Prüfen von elektrischen Leiterplatten unter Verwendung eines Prüfadapters mit Prüfstiften
DE19709939A1 (de) * 1997-03-11 1998-09-17 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten
DE19709938A1 (de) * 1997-03-11 1998-09-17 Emil Woschko Fensteranordnung
IT1291643B1 (it) * 1997-04-22 1999-01-19 Circuit Line Spa Metodo di regolazione automatica per l'eliminazione dell'errore di centraggio in fase di test elettrico di circuiti stampati

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102554929A (zh) * 2010-12-31 2012-07-11 鸿富锦精密工业(深圳)有限公司 机械手臂中心点补偿系统及方法
TWI475189B (zh) * 2011-11-04 2015-03-01 Seiko Precision Kk Wiring board measuring device and wiring board measurement method
CN105301477A (zh) * 2015-11-06 2016-02-03 深圳市亚泰光电技术有限公司 一种电路板检测方法
CN109738788A (zh) * 2019-01-02 2019-05-10 大族激光科技产业集团股份有限公司 飞针测试机测试方法、装置、飞针测试机及存储介质
CN109738788B (zh) * 2019-01-02 2021-06-01 深圳市大族数控科技股份有限公司 飞针测试机测试方法、装置、飞针测试机及存储介质
CN114096862A (zh) * 2019-07-24 2022-02-25 恩德莱斯和豪瑟尔欧洲两合公司 检测电路布置中电气或电子部件的错误或故障的方法
CN111589728A (zh) * 2020-06-24 2020-08-28 金动力智能科技(深圳)有限公司 一种5g网分组件的智能测试组件

Also Published As

Publication number Publication date
HK1056219A1 (en) 2004-02-06
WO2002021893A2 (de) 2002-03-14
DE10043728C2 (de) 2003-12-04
WO2002021893A3 (de) 2002-06-27
AU2001293734A1 (en) 2002-03-22
JP2004508569A (ja) 2004-03-18
EP1315975A2 (de) 2003-06-04
KR20030041987A (ko) 2003-05-27
CN1187619C (zh) 2005-02-02
ATE322022T1 (de) 2006-04-15
TW515894B (en) 2003-01-01
JP3928129B2 (ja) 2007-06-13
DE10043728A1 (de) 2002-03-28
KR100509340B1 (ko) 2005-08-22
DE50109393D1 (de) 2006-05-18
EP1315975B1 (de) 2006-03-29

Similar Documents

Publication Publication Date Title
CN1187619C (zh) 利用并行测试器测试印刷电路板的方法和设备
US6496270B1 (en) Method and system for automatically generating reference height data for use in a three-dimensional inspection system
JP2733206B2 (ja) プリント回路基板の自動光学検査装置における歪み補正方法及び装置
US7477064B2 (en) Probing apparatus and positional deviation acquiring method
JP2003526935A (ja) 改善された画像システムを備えた選出配置装置
US20140078296A1 (en) Three-dimensional measuring apparatus
JP4776197B2 (ja) 配線基板の検査装置
CN1504742A (zh) 印刷电路板上瑕疵组件的自动光学检测系统
JP5557482B2 (ja) 検査性評価方法
CN114485450A (zh) 一种pcb板翘曲检测装置、方法和系统
WO2017081773A1 (ja) 基板用の画像処理装置および画像処理方法
CN1301402C (zh) 检测印刷电路板上受检器件或受检对象位置的方法
CN102856214A (zh) 电路板置件方法
JP4299688B2 (ja) 基板検査方法及び基板検査装置
KR100412272B1 (ko) 부품의 편평도 검사 장치 및 그 방법
US10458778B2 (en) Inline metrology on air flotation for PCB applications
EP2492633B1 (en) Three-dimensional shape measurement apparatus and three-dimensional shape measurement method
US6252414B1 (en) Method and apparatus for testing circuits having different configurations with a single test fixture
JP2005030893A (ja) パターンの位置合わせ方法
Qixin et al. A binocular machine vision system for ball grid array package inspection
JP2003152037A (ja) ウェハ検査方法、検査装置及び検査用赤外線撮像装置
KR100745512B1 (ko) 플렉시블 인쇄회로기판의 인쇄방법
TWI835495B (zh) 電性檢查裝置及電性檢查方法
CN112729113B (zh) 套合精度的测量方法及测量装置
TWI449119B (zh) Circuit board placement method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050202

Termination date: 20160807

CF01 Termination of patent right due to non-payment of annual fee