DE10337350B3 - Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte - Google Patents

Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte Download PDF

Info

Publication number
DE10337350B3
DE10337350B3 DE2003137350 DE10337350A DE10337350B3 DE 10337350 B3 DE10337350 B3 DE 10337350B3 DE 2003137350 DE2003137350 DE 2003137350 DE 10337350 A DE10337350 A DE 10337350A DE 10337350 B3 DE10337350 B3 DE 10337350B3
Authority
DE
Germany
Prior art keywords
comparison
signals
circuit board
board
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003137350
Other languages
English (en)
Inventor
Aleksej Limonow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2003137350 priority Critical patent/DE10337350B3/de
Application granted granted Critical
Publication of DE10337350B3 publication Critical patent/DE10337350B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31914Portable Testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

Die Erfindung gehört zur Produktion und Bedienung von Datenverarbeitungsanlagen, insbesondere zur Kontrolle und Reparatur von logischen Leiterplatten. DOLLAR A Man schaltet die Quelle 1 ein und die Signale von der Quelle 1 kommen zu den Platten 2 und 3. Die Ausgangssignale von den Platten 2 und 3 kommen in den Block 4. Der Block 4 vergleicht im Laufe einer im Voraus bestimmten und dem Block 4 aus dem Block 5 übergebenen Zeit die Signale von dem ersten Paar der Kontakte, d. h. von einem Kontakt der Platte 2 und dem diesen Kontakt entsprechenden Kontakt der Platte 3. Bei einer Notwendigkeit werden die Signale von aktiven Elementen und Leitern der Leiterplatte mithilfe von den umstellbaren Tastspitzen 7 und 8 verglichen. DOLLAR A Entsprechend Vergleichsergebnissen wird die kontrollierende Platte entweder als eine intakte bewertet oder eine wahrscheinliche Unterbrechung eines bestimmten Leiters, eines Leiterschlusses des bestimmten Leiters oder eines bestimmten defekten Elements festgestellt.

Description

  • Die Erfindung gehört zur Produktion und Bedienung von Datenverarbeitungsanlagen, insbesondere zur Kontrolle und Reparatur von logischen Leiterplatten.
  • Beim Produzieren von Leiterplatten ist eine Kontrolle ein unentbehrlicher Teil des Produktionsprozesses. Eine Kontrolle der Leiterplatten ist auch bei der Bedienung der Technik und bei der Reparatur der Technik notwendig.
  • Die in der DE 2937929 C2 beschriebenes Vorrichtung und das dort beschriebene Verfahren sind nur zur Kontrolle der unbestückten Leiterplattes geeignet.
  • Die in den DE 4417580 C2 und DE 10043728 A1 beschriebenen Vorrichtungen und Verfahren vergleichen die infolge eines Abtastens der Leiterplatte ermittelten Daten mit denjenigen, die für die zu kontrollierende Leiterplatte schon im Voraus vorbereitet sind. Das ist für eine Reparaturanstalt nicht bequem und gibt keine Möglichkeit schnell und effektiv viele verschiedene Leiterplatte zu diagnostizieren und zu reparieren.
  • Aufgabe ist es, den Ort der Funktionsstörung genau festzustellen, um eine Leiterplatte zu reparieren was viel Zeit braucht. Es ist zweckdienlich, die Suche des Ortes der Funktionsstörung (ein Element oder einen Leiter) in einer Leiterplatte zu algorithmisieren und zu automatisieren. Am einfachsten ist es im Vergleich mit einer Leiterplatte, die der zu diagnostizierenden Leiterplatte identisch und auch wissentlich intakt ist. Bis heute sind entsprechende Verfahren und Einrichtungen nicht bekannt.
  • Der Erfinder schlägt das algorithmische Verfahren zur Entdeckung und Lokalisierung eines Defekts in einer logischen elektronischen Leiterplatte gemäß den Ansprüchen 1 bis 3 vor.
  • Zur Verwirklichung des vorgeschlagenen Verfahren ist eine entsprechende Einrichtung notwendig. Diese Einrichtung, nach Vorschlag des Erfinders, ist in den Ansprüchen 4 bis 6 gekennzeichnet.
  • In der 1 ist eine Variante, des Blockschaltbilds der vorgeschlagenen Einrichtung, die das vorgeschlagene Verfahren verwirklicht, in der 2 eine andere Variante, abgebildet.
  • Die Einrichtung (1) schließt eine Quelle 1 der Eingangssignale ein, die Ausgänge der Quelle 1 sind mit den Eingängen der Vergleichsleiterplatte 2 und der zu kontrollierenden Leiterplatte 3 verbunden. Die Ausgänge der Platte 2 und der Platte 3 sind mit dem ersten und mit dem zweiten Eingang eines Blocks 4 für Analysieren und Vergleich verbunden. Der erste Ausgang des Blocks 4 ist mit dem ersten Eingang des Steuerblocks 5 verbunden, der zweite Ausgang des Blocks 4 ist mit dem ersten Eingang des Benachrichtigungsblocks 6 (Meldetafel) verbunden. Der dritte Eingang und der vierte Eingang des Blocks 4 sind entsprechend mit den umstellbaren Tastspitzen 7 und 8 verbunden, deren Umstellung durch eine Einrichtung 9 zum Positionieren verwirklicht wird. Der erste Ausgang des Steuerungsblocks 5 ist mit dem fünften Eingang des Blocks 4 verbunden. Der zweite Ausgang des Block 5 ist mit dem ersten Eingang der Einrichtung 9 verbunden, dessen Ausgang mit dem sechsten Eingang des Blocks 4 verbunden ist. Der dritte Ausgang des Blocks 4 ist mit dem zweiten Eingang der Einrichtung 9 verbunden. Der dritte Ausgang des Blocks 5 ist mit dem zweiten Eingang des Blocks 6 verbunden. Der vierte Ausgang des Blocks 5 ist mit dem Eingang der Quelle 1 verbunden. Der dritte Ausgang der Quelle 1 ist mit dem zweiten Eingang des Blocks 5 verbunden.
  • Die Einrichtung (2) schließt, anstatt der Quelle 1, einen Apparat 10, in welchem die zu kontrollierende Leiterplatte funktionieren soll, ein, und zu welchem die Platten 2 und 3 durch einen Übergangsblock 11 eingeschlossen sind. Der Block 11 leitet die gleichen Signale vom Apparat 10 zu den Eingängen der beiden Platten 2 und 3, die Ausgangssignale von der Vergleichsplatte 2 leitet er zum Apparat 10 und zum ersten Eingang des Blocks 4, die Ausgangssignale von der zu kontrollierenden Platte 3 leitet er nur zum zweiten Eingang des Blocks 4.
  • Die vorgeschlagene Einrichtung arbeitet folgendermaßen.
  • Man schaltet die Quelle 1 ein (1) oder setzt den Apparat 10 in ein Betriebsregime ein, und die Signale von der Quelle 1 bzw. von dem Apparat 10 durch den Übergangsblock 11 (2) kommen zu den Platten 2 und 3. Die Ausgangssignale von den Platten 2 und 3 kommen, direkt (1) oder durch den Block 11 (2) in den Block 4. Der Block 4 vergleicht im Laufe einer im Voraus bestimmten und dem Block 4 aus dem Block 5 überngebenen Zeit die Signale von dem ersten Paar der Kontakte, d.h. von einem Kontakt der Platte 2 und dem diesen Kontakt entsprechenden Kontakt der Platte 3. Die Ergebnisse des Vergleichs können von vier verschiedenen Typen sein:
    • 1. Die Signale von den beiden Kontakten stimmen im Laufe der Prüfung überein.
    • 2. Es gibt ein Signal von der zu kontrollierenden Platte, aber mindestens ein Mal im Laufe der Prüfung ist es anders, als logische "0" und logische "1 ".
    • 3. Es gibt ein Signal von der zu kontrollierenden Platte, aber im Laufe der Prüfung fehlt es mindestens ein Mal, im Unterschied zum Signal von der Vergleichsplatte.
    • 4. Das Signal von dem Kontakt der zu kontrollierenden Platte entspricht der logischen "0" oder der logischen "1", aber mindestens ein Mal im Laufe der Prüfung ist es anders, als das Signal von der Vergleichsplatte.
  • Bei einem Prüfungsergebnis vom Typ 1 teilt es der Block 4 dem Block 5 mit, der Block 5 prüft, ob alle Paare der Ausgangskontakte schon geprüft sind und, falls noch nicht, übergibt dem Block 4 ein Signal zur Prüfung des nächsten Paares der Ausgangskontakte. Falls ja, wird die Prüfung beendet, die zu kontrollierende Platte wird als erfolgreich geprüft anerkannt und der Block 6 bekommt ein entsprechendes Signal zur Benachrichtigung des Operators.
  • Bei einem Prüfungsergebnis vom Typ 2 führt der Block 4 auf dem Block 6 die Information "Auf dem Kontakt .... ist ein wahrscheinlicher Leiterschluss entdeckt" aus und übergibt die entsprechende Information dem Block 5. Der Block 5 beendet entsprechend dem ihm gegebenen Programm entweder die Prüfung oder gibt dem Block 4 ein Signal zur Prüfung des nächsten Paars der Ausgangskontakte.
  • Bei einem Prüfungsergebnis vom Typ 3 wirkt die Einrichtung analog dem letzteren Fall, aber der Block 6 zeigt eine andere Meldung: "Auf dem Kontakt .... ist eine wahrscheinliche Unterbrechung der Leitung (der Metallisierung der Leiterplatte) entdeckt".
  • Bei einem Prüfungsergebnis vom Typ 4 teilt der Block 4 es dem Block 5 mit und die Einrichtung beginnt mit der Prüfung des Stromkreises, der zu diesem Kontakt führt. Dafür gibt er der Einrichtung 9 einen Befehl und diese stellt die Tastspitze 7 und 8 in die entsprechenden Punkte beider Platten. Gleichzeitig gibt der Block 5 dem Block 4 einen Befehl zur Prüfung der Signale, die von den Tastspitzen 7 und 8 kommen.
  • Das Vergleichen der Signale wird für alle Leiter, die von einigen aktiven Elementen zum geprüften Kontakt führen, verwirklicht, und die Prüfungsergebnisse können analog den Fällen 1 bis 4 sein. Bei einem Prüfergebnis vom Typ 1 folgt dabei ein Übergang zur Prüfung des nächsten Leiters, bei einem Prüfergebnis vom Typ 2 und 3 benimmt man sich analog dem Obenbeschriebenen, bei einem Prüfergebnis vom Typ 4 geht man zur Prüfung der Leiter über, die zu dem aktiven Element führen, welches das Prüfergebnis vom Typ 4 gezeigt hat.
  • Bei der Prüfung der Leiter, die zum kontrollierenden aktiven Element der Leiterplatte führen, können die Prüfergebnisse auch von vier oben beschriebenen Typen sein. Entsprechend soll das Benehmen der Einrichtung dem oben beschriebenen Benehmen entsprechen, mit einem Zusatz. Falls im Laufe der Prüfung festgestellt wird, dass zu dem einen aktiven Element alle richtigen Signale kommen, aber von diesem Element ein falsches Signal ausgeht, dass heißt, dass das genannte aktive Element defekt ist, soll eine solche Meldung zur Benachrichtigung des Operators an den Block 6 gesendet werden.
  • Die Bestimmung der Zeit des Signalvergleichs ist für verschiedene Varianten der Einrichtung und für verschiedene Schritte verschieden.
    • 1. Bei der Benutzung einer Quelle der Eingangssignale (1) ist es die Zeit, im Laufe welcher die volle Veränderung aller möglichen Kombinationen der Eingangssignale auf den Eingangskontakten der bestimmten (zu kontrollierenden) Leiterplatte stattfindet. Der Typ der Leiterplatte wird dem Steuerblock 5 gegeben, welcher der Quelle 1 die nötige Information übergibt. Die Quelle 1 teilt dem Block 5 die Erfüllung des gegebenen Regimes mit.
    • 2. Bei der Benutzung eines Apparates in einem Betriebszustand (2) ist es die Zeit, im Laufe welcher (nach einer Einschätzung) die volle Veränderung aller möglichen Kombinationen der Eingangssignale auf den Eingangskontakten der bestimmten (zu kontrollierenden) Leiterplatte stattfinden soll.
    • 3. Bei der Kontrolle der aktiven Elemente der Leiterplatte ist es die Zeit, im Laufe welcher (nach einer Einschätzung) die volle Veränderung aller möglichen Kombinationen der Eingangssignale auf den Eingangskontakten des bestimmten (zu kontrollierenden) aktiven Elementes stattfinden soll.
  • In allen diesen Fällen soll die Zeit für eine bestimmte Leiterplatte im Voraus kalkuliert und in die Einrichtung eingegeben sein.
  • Am einfachsten für die Praxis eines Betriebes ist der Fall mit einer Quelle der Eingangssignale. Für eine solche Quelle ist eine Eingabe aller möglichen Varianten nacheinander mit einer großen Geschwindigkeit möglich. Da heute Leiterplatten mit einer hohen Frequenz arbeiten, wird eine solche Eingabe, ungeachtet der großen Zahl der möglichen Varianten, in wenigen Sekunden verwirklicht sein.
  • Das vorgeschlagene Verfahren und die vorgeschlagene Einrichtung ermöglichen es, den Zeitaufwand für Entdeckung und Reparatur der Defekte in komplizierten logischen Leiterplatten wesentlich zu vermindern.

Claims (6)

  1. Verfahren zur Entdeckung und Lokalisierung eines Defekts in einer logischen elektronischen Leiterplatte, einschließend folgender Schritte: – a) das parallele Anschließen zu einer Quelle der Eingangssignale der zu kontrollierenden Leiterplatte und einer hierzu identischen, wissentlich intakten Leiterplatte (Vergleichsleiterplatte); – b) das Vergleichen der Signale von einem Paar der gleichnamigen Ausgangskontakte der beiden Platten im Laufe einer bestimmten, im Voraus gegebenen Zeit; – c) im Falle einer Übereinstimmung der Signale im Laufe der obengenannten gegebenen Zeit der Übergang zum Vergleichen des nachfolgenden Paares der Kontakte; – d) im Falle, wenn alle Kontaktpaare schon erfolgreich verglichen sind, das Anerkennen der zu kontrollierenden Leiterplatte als einer intakten Leiterplatte, die entsprechende Mitteilung an dem Operator und das Aufhören der Prüfung; – e) im Falle, wenn die Signale des kontrollierten Paares der Ausgangkontakte nicht übereinstimmen, das Bestimmen der Art der Nichtübereinstimmung und – e1) falls das Ausgangssignal der zu kontrollierenden Leiterplatte nicht vorhanden ist, die Mitteilung an den Operator über eine wahrscheinliche Unterbrechung der Leitung (der Metallisierung der Leiterplatte), die zu diesem Ausgangskontakt führt und das Aufhören der Prüfung; – e2) falls das Ausgangssignal der zu kontrollierenden Leiterplatte vorhanden ist, aber sowohl von logischen "0" als auch von logischen "1" sich unterscheidet, die Mitteilung an den Operator über einen wahrscheinlichen Leiterschluss der Leitung (der Metallisierung der Leiterplatte), die zu diesem Ausgangskontakt führt und das Aufhören der Prüfung; – e3) falls das falsche Ausgangssignal der zu kontrollierenden Leiterplatte im Laufe der ganzen Zeit der Signalprüfung sowohl von logischen "0" als auch von logischen "1" sich nicht unterscheidet, der Übergang zum Vergleichen der Ausgangssignale eines Paars (einiger Paare) von aktiven Elementen (AE_1), von welchen ein Signal zu dem obengenannten Kontaktpaar kommt, im Laufe einer bestimmten, im Voraus gegebenen Zeit; – f) nach der Bestimmung des aktiven Elements, von welchem das falsche Signal ausgeht (AE–1), der Übergang zum Vergleichen im Laufe einer bestimmten, im Voraus gegebenen Zeit, der Signale aus dem aktiven Element (den aktiven Elementen) (AE–2), von welchem (welchen) ein Signal zu den Kontakten des obengenannten Elements (AE–1), das ein falsches Signal aussendet, kommt, wobei: – f1) falls Signal aus dem kontrollierenden Element (AE–2) der zu kontrollierenden Leiterplatte nicht vorhanden ist, die Mitteilung an den Operator über eine wahrscheinliche Unterbrechung der Leitung (der Metallisierung der Leiterplatte) von diesem aktiven Element (AE–2) und das Aufhören der Prüfung; – f2) falls Signal aus dem kontrollierenden Element (AE–2) der zu kontrollierenden Leiterplatte vorhanden ist, aber sowohl von logischen "0" als auch von logischen "1" sich unterscheidet, die Mitteilung an den Operator über einen wahrscheinlichen Leiterschluss der Leitung (der Metallisierung der Leiterplatte) von diesem aktiven Element (AE–2) und das Aufhören der Prüfung; – f3) falls das falsche Signal aus dem kontrollierenden Element (AE–2) der zu kontrollierenden Leiterplatte im Laufe der ganzen Zeit der Signalprüfung sowohl von logischen "0" als auch von logischen "1" sich nicht unterscheidet, der Übergang zu dem Schritt f) für die aktive Elemente (AE–3), von welchen ein Signal zu den Eingängen des schon kontrollierten aktiven Elements (AE–2) kommt; – f4) falls alle Eingangssignale, die zu dem kontrollierten aktiven Element (AE–1) der zu kontrollierenden Leiterplatte kommen, mit den Signalen, die zu dem gleichnamigen aktiven Element der Vergleichsleiterplatte kommen, übereinstimmen, die Mitteilung an den Operator über einen wahrscheinlichen Defekt des aktiven Elements (AE–1) und das Aufhören der Prüfung.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass – das parallele Anschließen nach Schritt a) durch einen Apparat erfolgt, von dem zu den Eingängen der beiden Leiterplatten die gleichen Signale kommen, so dass diese Leiterplatten in einem Betriebszustand funktionieren, – das Vergleich der Signale nach Schritt b) durch eine Einrichtung zum Signalvergleich erfolgt, in den die Ausgangssignale von der Vergleichsplatte und von der zu kontrollierenden Leiterplatte kommen, wobei die Ausgangssignale von der Vergleichsplatte zusätzlich in den genannten Apparat kommen.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass bei der Ausführung der Schritte e1), e2) f1), f2), f4) mit der Prüfung nicht aufgehört wird, sondern ein Übergang zu dem Schritt b) für ein anderes Paar der Kontakte der zu kontrollierenden Leiterplatte und der Vergleichsleiterplatte erfolgt.
  4. Einrichtung zur Entdeckung und Lokalisierung eines Defekts in einer logischen elektronischen Leiterplatte, einschließend: – einer Quelle der Eingangssignale; – einer Einrichtung zum parallelen Anschließen einer zu kontrollierenden Leiterplatte und einer hierzu identischen, wissentlich intakten Leiterplatte (Vergleichsleiterplatte) zu der genannten Eingangssignalquelle, wobei die Ausgänge der beiden Platten mit den ersten und den zweiten Eingängen eines Blocks für Analysieren und Vergleich verbunden sind; – zwei Tastspitzen, die mit den dritten und mit den vierten Eingängen des Blocks für Analysieren und Vergleich verbunden sind; – eines Steuerblock, dessen Eingang mit dem ersten Ausgang des Blocks für Analysieren und Vergleich und dessen erster Ausgang mit dem fünften Eingang des Blocks für Analysieren und Vergleich verbunden sind; – eines Benachrichtigungsblock, dessen Eingang mit dem zweiten Ausgang des Blocks für Analysieren und Vergleich verbunden ist.
  5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, dass sie zusätzlich eine Einrichtung zum Positionieren der genannten Tastspitzen hat, dessen erster Eingang mit dem zweiten Ausgang des Steuerblocks, dessen zweiter Eingang mit dem dritten Ausgang des Blocks für Analysieren und Vergleich, und dessen erster Ausgang mit dem sechsten Eingang des Blocks für Analysieren und Vergleich verbunden sind.
  6. Einrichtung zur Entdeckung und Lokalisierung eines Defekts in einer logischen elektronischen Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, dass – diese einen Apparat aufweist, mit dem die beiden Leiterplatten in einem Betriebszustand funktionieren, – die Einrichtung zum parallelen Anschließen der zu kontrollierenden Leiterplatte und der hierzu identischen, wissentlich intakten Leiterplatte(Vergleichsleiterplatte) mit dem Apparat erfolgt, so dass zu den Eingängen der beiden Leiterplatten die gleiche Signale von dem Apparat kommen, – und – die Ausgangssignale von der Vergleichsleiterplatte und der zu kontrollierenden Leiterplatte mit den ersten und zweiten Eingängen des Blocks für Analysieren und Vergleich verbunden sind, und die Ausgangssignale von der Vergleichsplatte zusätzlich in den genannten Apparat kommen.
DE2003137350 2003-08-14 2003-08-14 Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte Expired - Fee Related DE10337350B3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003137350 DE10337350B3 (de) 2003-08-14 2003-08-14 Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003137350 DE10337350B3 (de) 2003-08-14 2003-08-14 Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte

Publications (1)

Publication Number Publication Date
DE10337350B3 true DE10337350B3 (de) 2005-11-24

Family

ID=35220149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003137350 Expired - Fee Related DE10337350B3 (de) 2003-08-14 2003-08-14 Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte

Country Status (1)

Country Link
DE (1) DE10337350B3 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937929C2 (de) * 1979-04-25 1987-03-12 Hitachi, Ltd., Tokio/Tokyo, Jp
DE4417580C2 (de) * 1993-09-15 1997-06-05 Hewlett Packard Co Testvorrichtung zum Testen einer elektronischen Schaltungsplatine
DE10043728A1 (de) * 2000-09-05 2002-03-28 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten mit einem Paralleltester

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2937929C2 (de) * 1979-04-25 1987-03-12 Hitachi, Ltd., Tokio/Tokyo, Jp
DE4417580C2 (de) * 1993-09-15 1997-06-05 Hewlett Packard Co Testvorrichtung zum Testen einer elektronischen Schaltungsplatine
DE10043728A1 (de) * 2000-09-05 2002-03-28 Atg Test Systems Gmbh Verfahren und Vorrichtung zum Prüfen von Leiterplatten mit einem Paralleltester

Similar Documents

Publication Publication Date Title
DE3111852C2 (de)
DE3225455C2 (de) Verfahren zum sicheren Betrieb eines redundanten Steuersystems
DE3702408C2 (de)
EP0766092B1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE102009031892B4 (de) Prüfsystem zum Prüfen einer Leitungsanordnung, Verwendung eines Adapters in einem Prüfsystem und Prüfgerät zum Prüfen einer Leitungsanordnung sowie Verfahren zum Herstellen einer Leitungsanordnung
DE3719497A1 (de) System zur pruefung von digitalen schaltungen
EP0429972B1 (de) Einrichtung und Verfahren zur Überwachung einer Navigationsanlage
DE2641700C2 (de)
DE10337350B3 (de) Verfahren und Einrichtung zur Entdeckung und Lokalisierung eines Defektes in einer logischen elektronischen Leiterplatte
DE19912417B4 (de) IC-Testgerät
DE102007062974B4 (de) Signalverarbeitungsvorrichtung
DE2219395C3 (de) Elektrisches Prüfgerät
EP3899558A1 (de) Verfahren und prüfvorrichtung
DE102018217406B4 (de) Verfahren und Vorrichtung zum elektrischen Prüfen einer elektrischen Baugruppe
DE19819264A1 (de) Verfahren zum Testen einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
EP0163921A1 (de) Messdatenverarbeitungsanlage
DE3230208C2 (de)
DE10143455B4 (de) Verfahren und Vorrichtung zum Testen von zu testenden Schaltungseinheiten mit erhöhter Datenkompression für Burn-in
DE10112560A1 (de) Verfahren und Vorrichtung zum Prüfen von Schaltungsmodulen
DE2910236A1 (de) Verfahren zur pruefung von elektronischen baueinheiten einer vermittlungsanlage, insbesondere fernsprechanlage
EP0810446A2 (de) Testverfahren zur Prüfung von Baugruppenverbindungen
DE3241175A1 (de) Pruefsystem fuer das pruefen von prozessoren enthaltenden steuerwerksbaugruppen und/oder von periphere ergaenzungen solcher steuerwerksbaugruppen bildenden speicherbaugruppen
DE10018173B4 (de) Verfahren zum Prüfen der Funktionsfähigkeit einer Leiterplatte mit programmiertem Mikrocomputer einer elektrischen Steuer- oder Regeleinrichtung
DE3401292A1 (de) Verfahren zur pruefung von diskreten und integrierten schaltungen im betrieb
DE2633986C3 (de) Verfahren zum Prüfen von Leitungsvielfachen in zentral gesteuerten Fernmelde-, insbesondere Fernsprechvermittlungsanlagen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8322 Nonbinding interest in granting licenses declared
8339 Ceased/non-payment of the annual fee