CN1445854A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1445854A
CN1445854A CN03119188A CN03119188A CN1445854A CN 1445854 A CN1445854 A CN 1445854A CN 03119188 A CN03119188 A CN 03119188A CN 03119188 A CN03119188 A CN 03119188A CN 1445854 A CN1445854 A CN 1445854A
Authority
CN
China
Prior art keywords
potential well
conductivity type
layer
semiconductor device
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03119188A
Other languages
English (en)
Inventor
林正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1445854A publication Critical patent/CN1445854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了半导体装置及其制造方法，该半导体能够确保耐高压，并能最大程度优化势阱。本发明的半导体装置(100)包括具有第一导电型的半导体衬底(10)，在半导体衬底(10)上形成的具有第一导电型的势阱(12)，在半导体衬底(10)上形成的栅极绝缘层(20)，在栅极绝缘层(20)上形成的栅极(22)，在半导体衬底(10)中形成的具有第二导电型的源极/漏极层(14a)和(14b)。具有第一导电型的势阱(12)包括沟道区，并且其以不与源极/漏极层(14a)和(14b)重叠的方式形成。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有高压晶体管的半导体装置及其制造方法。
背景技术
制造CMOS时，例如，在半导体衬底的表面中形成具有与半导体衬底的导电型不同的导电型或相同导电型的杂质区，即，使用所谓的势阱结构。对于这种势阱结构，从沟道长度的最佳化或防止闩锁(latch-up)等的观点出发，希望势阱的杂质浓度提高到相对高的程度。另一方面，在势阱内形成高压晶体管时，为了确保高漏极耐压及势阱耐压，希望降低势阱的杂质浓度。这样在势阱内形成高压晶体管时，关于势阱的杂质浓度，就有了截然相反的要求。
本发明的目的是提供在确保耐高压的同时，能最大程度的优化势阱的半导体装置及其制造方法。
发明内容
根据本发明的半导体装置包括：
具有第一导电型的半导体衬底；
在该半导体衬底中形成的具有第一导电型的势阱；
在该半导体衬底上形成的栅极绝缘层；
在该栅极绝缘层上形成的栅极；以及
在该半导体衬底中形成的具有第二导电型的源极/漏极层；
其中具有第一导电型的势阱包括沟道区，并且以不与该源极/漏极层重叠的方式形成。
在本发明的半导体装置中，可以在不考虑势阱耐压的情况下设定包括沟道区的该势阱的杂质浓度，因此可比普通的高压晶体管的势阱中杂质浓度更高。因此，根据本发明，从晶体管的沟道长度及闩锁等观点而言，该势阱的杂质浓度可被最优化地设定。
另外，在本发明的半导体装置中，由于具有第二导电型的高压晶体管不在具有第一导电型的势阱内形成，因此，不需要未形成高压晶体管的势阱部分的面积，其结果是晶体管可被更高集成。
在本发明中，“源极/漏极层”表示源极区或漏极区。
根据本发明的半导体装置可包括至少在该源极/漏极层和该沟道区之间的由具有第二导电型的杂质层构成的补偿层。利用这种补偿层可以进一步提高漏极的耐压。另外，根据本发明的半导体装置还可包括与具有第一导电型的势阱相邻，并且围绕源极/漏极层的具有第二导电型的势阱。利用所具有的这种第二导电型的势阱，例如，可以进一步提高漏极的耐压。
该补偿层位于在该栅极绝缘层周围形成的绝缘层的下面。并且，该补偿层可以由具有第二导电型的势阱形成。
根据本发明的半导体装置的制造方法包括：
(a)在具有第一导电型的半导体衬底内，形成包括沟道区并且以不与源极/漏极层重叠的方式形成的具有第一导电型的势阱；
(b)在该势阱上，通过栅极绝缘层形成栅极；
(c)以不与该势阱重叠的方式形成该源极/漏极层。
根据本发明的制造方法，至少在该源极/漏极层和该沟道区之间形成由具有第二导电型的杂质层构成的补偿层。在根据本发明的制造方法中，与具有第一导电型的势阱相邻并围绕该源极/漏极层形成具有第二导电型的势阱。
在根据本发明的制造方法中，通过在该半导体衬底的特定区域导入具有第二导电型的杂质后形成杂质层，然后根据该杂质层上有选择的氧化形成绝缘层以形成该补偿层。另外，在根据本发明的制造方法中，具有第二导电型的势阱和具有第一导电型的势阱以自对准的方式彼此相邻而形成，利用该具有第二导电型的势阱可以形成补偿层。
附图说明
图1示出了根据本发明的一实施方式的半导体装置的主要部分的剖面图；
图2示出了图1所示的半导体装置的主要部分的平面图；
图3示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图4示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图5示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图6示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图7示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图8示出了根据本发明的一实施方式的表示半导体装置制造方法工序的剖面图；
图9示出了根据本发明的另一实施方式的高压晶体管主要部分的剖面图；以及
图10示出了根据本发明的另一实施方式的高压晶体管主要部分的剖面图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。
1.第一实施方式
1-1.半导体装置
图1示意性地示出了根据本发明的一实施方式的半导体装置的剖面图。图2是图1所示的半导体装置主要部分的平面图。图2指出了在半导体衬底中形成的杂质层的导电型。
图1所示的半导体装置100包括在第一导电型(此例中为P型)的半导体(硅)衬底10内形成的N沟道型高压晶体管100。在半导体衬底10内形成P型的第一势阱12。然后，在第一势阱12的两侧形成第二导电型(此例中为N型)的第二势阱14a和N型的第三势阱14b。
N沟道型的高压晶体管100包括：在P型的第一势阱12上设置的栅极绝缘层20；在该栅极绝缘层20上形成的栅极22；在栅极绝缘层20的周围设置的补偿LOCOS层26；由在补偿LOCOS层26的下面形成的N型低浓度杂质层构成的补偿层28；在补偿LOCOS层26的外侧设置的源极/漏极层24a和24b。
在高压晶体管100中，在栅极绝缘层20的下面形成的沟道区和源极/漏极层24a和24b之间，分别存在补偿LOCOS层26和补偿层28。另外，高压晶体管100和邻近的晶体管(没有图示)通过由LOCOS层构成的元件隔离绝缘层30进行彼此电隔离。
第一势阱12包括沟道区，并在与源极/漏极层24a和24b分离的状态下形成。在图示的实例中，在基本位于补偿层28的中间位置形成第1势阱12的端部。另外，第二势阱14a及第三势阱14b分别与第一势阱12接触形成。然后，以在一侧围绕源极/漏极层24a的方式形成第二势阱14a，并且以在另一侧围绕源极/漏极层24b的方式形成第三势阱14b。
P型的第一势阱12通过N型的第二势阱14a和第三势阱14b，分别位于与源极/漏极层24a和24b分离的位置，所以，不必过多考虑漏极的耐压及势阱的耐压。因此，第一势阱12的杂质浓度主要从高压晶体管100的沟道长度、阈值及闩锁现象等方面考虑进行设定。因此，与通常要求的高压晶体管的势阱相比，第一势阱12的杂质浓度可以提高。其结果是，很难产生闩锁，可以实现晶体管的高速工作。
另外，利用N型的第二势阱14a和第三势阱14b可构成所谓的双重漏极结构，这可以进一步提高漏极的耐压。
第一势阱12，可以设定杂质浓度为和一种势阱中的杂质浓度相同，其中例如低压晶体管具有1.8～5V的驱动电压。第1势阱12的杂质浓度，例如，表面浓度为4.0×1016～7.0×1017atoms/cm3。
在根据本实施方式的半导体装置中，在不考虑势阱的耐压的情况下可设定包括沟道区的第一势阱12的杂质浓度，所以可以比通常所要求的高压晶体管的势阱的杂质浓度更高。因此，根据本实施方式，从高压晶体管的沟道长度及闩锁等方面考虑，可将第一势阱12的杂质浓度进行最优化的设定。
在本实施方式的半导体装置中，由于N沟道型高压晶体管不在P型的势阱内形成，因此，不需要不形成晶体管的势阱部分的面积，其结果是，可高度集成晶体管。
在本实施方式中，高压晶体管具有LOCOS补偿结构，从而具有高漏极耐压，从而构成耐高压的MOSFET。换言之，通过在补偿LOCOS层26下面设置由低浓度杂质层构成的补偿层28，与没有补偿LOCOS层的情况相比，补偿层28相对沟道区可以较深。其结果是，当晶体管处于OFF状态时，由于该补偿层28，可以形成较深的耗尽层，能够缓解漏极近旁的电场，提高漏极耐压。
1-2.制造方法
接下来，对根据本发明的半导体装置的制造方法的实例之一进行说明。图3～图8表示图1及图2所示的半导体装置制造方法的剖面图。
(A)如图3所示，P型半导体(硅)衬底10被热氧化以在半导体衬底10的表面形成厚度约40nm的氧化硅层40。然后，在该氧化硅层40上，形成厚度为140～160nm的作为抗氧化层的氮化硅层42。接着，在该氮化硅层42上形成抗蚀层R100。在抗蚀层R100上形成图案，以在对应于N型的第二势阱14a及第三势阱14b(参照图1)的位置形成开口部分。接着，利用抗蚀层R100作为掩模，对氮化硅层42进行蚀刻。然后，利用抗蚀层R100及氮化硅层42作为掩模，在半导体衬底10内注入例如磷离子，以形成N型的杂质层140a和140b。
当最终得到的第二势阱14a和第三势阱14b(参照图1)的杂质浓度与低压晶体管的N型势阱相同时，可以在同一步骤里将离子注入低压晶体管区的N型势阱。
(B)如图3及图4所示，去掉抗蚀层R100后，利用氮化硅层42作为抗氧化掩模，半导体衬底10被热氧化，由此在N型的杂质层140a和140b分别形成厚度约500nm的LOCOS层44。接着，去掉氮化硅层42后，利用LOCOS层44作为掩模，在半导体衬底10内注入硼离子，以对准的方式形成P型杂质层120。另外，在图4所示的步骤(B)中，利用有选择的氧化在半导体衬底10的表面中可形成凹凸部分；但在图5及后面的图中，为了图的简单化，没有示出这些凹凸部分。
当最终得到的第一势阱12(参照图1)的杂质浓度与低压晶体管的P型势阱相同时，可以在同一步骤里将离子注入低压晶体管区的P型势阱。
(C)如图4及图5所示，去掉氧化硅层40及LOCOS层44后，通过半导体衬底10上的热氧化形成氧化硅层46。接着，利用热处理，P型杂质层120及N型杂质层140a和140b中的杂质被扩散(受迫)，以使P型的第一势阱12、N型的第二势阱14a和第三势阱14b以自对准的方式彼此相邻形成。
(D)如图5及图6所示，去掉利用热处理变厚的氧化硅层46之后，在半导体衬底10上利用热氧化形成新的氧化硅层47。接着，在氧化硅层47上，形成已形成图案的氮化硅层48。氮化硅层48的图案形成与所述步骤(A)相同，通过没有图示的抗蚀层作为掩模，对氮化硅层进行蚀刻。氮化硅层48在对应于图1所示的元件隔离绝缘层30及补偿LOCOS层26的区域的位置具有开口部分。
(E)如图7所示，利用氮化硅层47作为掩模，在半导体衬底10内注入磷离子以形成N型的杂质层280。
(F)如图7及图8所示，利用氮化硅层48作为抗氧化掩模，对半导体衬底10的表面进行热氧化。因此，可以形成由LOCOS层及补偿LOCOS层26构成的元件隔离绝缘层30。然后，在补偿LOCOS层26下面形成由N型低浓度杂质层构成的补偿层28。并且，在元件隔离绝缘层30下面形成N型低浓度杂质层。
接着，利用公知的方法形成栅极绝缘层、栅极及源极/漏极层等，以形成图1所示的高压晶体管100。
根据本实施方式的制造方法，可利用所述步骤(A)至(C)中的自对准的方式形成P型的第一势阱12及N型的第二势阱14a和第三势阱14b。
根据本实施方式的制造方法，利用所述步骤(C)中的热处理，使P型的杂质层120及N型的杂质层140a和140b中的杂质分别扩散，以使P型的第一势阱12及N型的第二势阱14a和第三势阱14b可以同时形成。
2.第二实施方式
图9示意性的示出了根据本发明的一实施方式的半导体装置的剖面图。与图1所示的部件实际上具有同样功能的部件被赋予同一附图标记，其详细说明被省略。
根据本实施方式的半导体装置200由于没有N型的第二、第三势阱，因此与第一实施方式的半导体装置100不同。具有这种结构的半导体装置200也可以具有与半导体装置100相同的功能。
本实施方式的半导体装置200可以用与第一实施方式所述的制造方法基本相同的方法进行制造。但是，由于可以不形成第二、第三势阱，因此，代替图3～图5所示的步骤(A)至(C)，利用例如抗蚀层作为掩模，将P型的杂质注入半导体衬底的特定区域后，进行热处理，由此可以形成势阱12。
3.第三实施方式
图10示意性的示出了根据本实施方式的半导体装置的剖面图。与图1所示的部件实际上具有同样功能的部件被赋予同一附图标记，其详细说明被省略。
根据本实施方式的半导体装置300没有作为补偿结构的LOCOS补偿结构，因此与第一实施方式的半导体装置100不同。
换言之，半导体装置300不具有图1所示的半导体装置100的补偿LOCOS层26及补偿层28。并且，在半导体装置300中，由N型低浓度杂质层构成的第二势阱14a和第三势阱14b具有作为补偿层的功能，并形成所谓的双重漏极结构。
具有这种结构的半导体装置300在耐压方面有时比半导体装置100稍差，但在其他方面与半导体装置100具有同样的功能。
本实施方式的半导体装置300可以用第一实施方式所述的制造方法基本相同的方法进行制造。但是，由于可以不形成LOCOS补偿结构，所以，不需要图6～图8所述的步骤(D)至(F)。
本发明不限于上述的实施方式，在发明的宗旨范围内可以采用各种修改。例如，上述实施方式示出了第一导电型是P型、第二导电型是N型的实例，但是，也可以是与其相反的导电型。并且，半导体装置的层结构或平面结构根据装置的设计可以采用与上述实施方式不同的结构。
附图标记说明
10               半导体衬底
12               第一势阱
14a              第二势阱
14b              第三势阱
20               栅极绝缘层
22               栅极
24a、24b         源极/漏极层
26               补偿LOCOS层
28               补偿层
30               元件隔离绝缘层
40               氧化硅层
42               氮化硅层
46、47           氧化硅层
48               氮化硅层
100、200、300    高压晶体管
120              P型杂质层
140a、140b       N型杂质层
280              N型杂质层

Claims (10)

1.一种半导体装置，包括：
具有第一导电型的半导体衬底；
在所述半导体衬底中形成的具有第一导电型的势阱；
在所述半导体衬底上形成的栅极绝缘层；
在所述栅极绝缘层上形成的栅极；以及
在所述半导体衬底中形成的具有第二导电型的源极/漏极层，
其中所述具有第一导电型的势阱包括沟道区，并且以不
与所述源极/漏极层重叠的方式形成。
2.根据权利要求1所述的半导体装置，包括至少在所述源极/漏极层和所述沟道区之间由具有第二导电型的杂质层构成的补偿层。
3.根据权利要求1或2所述的半导体装置，包括与所述具有第一
导电型的势阱相邻并围绕所述源极/漏极层的具有第二导电型的势阱。
4.根据权利要求2或3所述的半导体装置，其中所述补偿层位于围绕所述栅极绝缘层形成的绝缘层的下面。
5.根据权利要求3所述的半导体装置，其中所述补偿层由所述具有第二导电型的势阱构成。
6.一种半导体装置的制造方法，包括：
(a)在具有第一导电型的半导体衬底中形成具有第一导电型的势阱，其包括沟道区并且不与源极/漏极层重叠；
(b)在所述势阱上通过栅极绝缘层形成栅极；以及
(c)以不与所述势阱重叠的方式形成所述源极/漏极层。
7.根据权利要求6所述的半导体装置的制造方法，包括至少在所述源极/漏极层和所述沟道区之间形成由具有第二导电型的杂质层构成的补偿层。
8.根据权利要求6或7所述的半导体装置的制造方法，包括形成与所述具有第一导电型的势阱相邻并围绕所述源极/漏极层的具有第二导电型的势阱。
9.根据权利要求7所述的半导体装置的制造方法，其中通过在所述半导体衬底的特定区域导入具有第二导电型的杂质后形成杂质层，然后在所述杂质层上通过有选择的氧化形成绝缘层以形成所述补偿层。
10.根据权利要求8所述的半导体装置的制造方法，其中所述具有第二导电型的势阱和所述具有第一导电型的势阱以自对准的方式彼此相邻形成，所述补偿层由具有第二导电型的势阱形成。
CN03119188A 2002-03-18 2003-03-13 半导体装置及其制造方法 Pending CN1445854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002074413A JP2003273351A (ja) 2002-03-18 2002-03-18 半導体装置およびその製造方法
JP2002074413 2002-03-18

Publications (1)

Publication Number Publication Date
CN1445854A true CN1445854A (zh) 2003-10-01

Family

ID=28035304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03119188A Pending CN1445854A (zh) 2002-03-18 2003-03-13 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US6933575B2 (zh)
JP (1) JP2003273351A (zh)
CN (1) CN1445854A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169620B2 (en) * 2003-09-30 2007-01-30 Intel Corporation Method of reducing the surface roughness of spin coated polymer films
DE102007057311B3 (de) * 2007-11-28 2009-06-10 Continental Automotive Gmbh Verfahren und Vorrichtung zur Fehlererkennung bei emissionsrelevanten Steuereinrichtungen in einem Fahrzeug

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6410656A (en) * 1987-07-03 1989-01-13 Hitachi Ltd Complementary type semiconductor device
JPH0770717B2 (ja) 1988-04-20 1995-07-31 三菱電機株式会社 半導体装置
JPH0778881A (ja) 1993-09-08 1995-03-20 Fuji Electric Co Ltd 半導体装置
JPH08274268A (ja) 1995-03-31 1996-10-18 Sanyo Electric Co Ltd Ｃｍｏｓ半導体装置の製造方法
JPH09270466A (ja) * 1996-04-01 1997-10-14 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2000286346A (ja) 1999-01-27 2000-10-13 Seiko Epson Corp 半導体装置およびその製造方法
JP2000294742A (ja) 1999-04-06 2000-10-20 Seiko Epson Corp 半導体装置の製造方法
JP2001291678A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置の製造方法
JP2001291679A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置の製造方法
JP2001291786A (ja) 2000-04-06 2001-10-19 Seiko Epson Corp 半導体装置及びその製造方法
TW548835B (en) * 2001-08-30 2003-08-21 Sony Corp Semiconductor device and production method thereof

Also Published As

Publication number Publication date
US6933575B2 (en) 2005-08-23
US20040012054A1 (en) 2004-01-22
JP2003273351A (ja) 2003-09-26

Similar Documents

Publication Publication Date Title
CN1317772C (zh) 半导体器件及其制造方法
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1251330C (zh) 半导体装置及其制造方法
CN1096107C (zh) 用改进的小型区抑制短沟道的mos晶体管及其制造方法
CN1731588A (zh) 半导体装置及其制造方法
CN1658400A (zh) 半导体装置及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1761071A (zh) 半导体器件及其制造方法
CN1897250A (zh) 高压晶体管、半导体晶体管及晶体管的制造方法
CN1658391A (zh) 纵向双极型晶体管及其制造方法
CN1755944A (zh) 包括ldmos晶体管的半导体器件
CN1638144A (zh) 半导体器件及其制造方法
CN1828936A (zh) 高电压晶体管及其制造方法
CN1841739A (zh) 半导体器件及其制造方法
CN1223007C (zh) 半导体装置及其制造方法
CN1841684A (zh) 半导体装置的制造方法
CN1855537A (zh) 具隔离结构的金属氧化物半导体场效晶体管及其制作方法
CN1717793A (zh) 用于生产双极晶体管的方法
CN1540742A (zh) 半导体装置及其制造方法
CN1224101C (zh) 电子静电放电保护器件及其制造方法
CN1925168A (zh) 半导体装置及其制造方法
CN1287454C (zh) 半导体装置及其制造方法
CN1230909C (zh) 半导体器件及其制造方法
CN1523675A (zh) 半导体器件及其制造方法
CN1253945C (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication