CN1443362A - 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 - Google Patents

用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 Download PDF

Info

Publication number
CN1443362A
CN1443362A CN01800887A CN01800887A CN1443362A CN 1443362 A CN1443362 A CN 1443362A CN 01800887 A CN01800887 A CN 01800887A CN 01800887 A CN01800887 A CN 01800887A CN 1443362 A CN1443362 A CN 1443362A
Authority
CN
China
Prior art keywords
capacitor
layer
conductor
lead
concentric line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01800887A
Other languages
English (en)
Other versions
CN1205648C (zh
Inventor
T·索拉蒂
V·瓦图尔亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1443362A publication Critical patent/CN1443362A/zh
Application granted granted Critical
Publication of CN1205648C publication Critical patent/CN1205648C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种电容器结构包括开路结构的导电同心线的第一和至少第二层。至少第二层的导线叠加第一层的导线。在第一和第二层导线之间和每个第一和第二层中的导线之间设置介质材料。导线以交替方式电连接到相反极性的端子，以便在每层和相邻层中的相邻线之间产生电容。这种电容器特别适用于深亚微米CMOS。

Description

用于深亚微米CMOS的带有交替连接的同心线的多层电容器结构
本发明涉及用于金属-氧化物-半导体(MOS)的电容器结构，特别涉及通过多层导电同心线形成的用于深亚微米互补金属-氧化物-半导体(CMOS)的电容器结构。
用于深亚微米CMOS的常规电容器结构通常由被薄介质层隔开的两个平板构成。平板是通过多层导电材料如金属或多晶硅形成的。该电容器结构通常利用下介质层与衬底绝缘。为在这些结构中实现高电容密度，提供附加板。图1表示深亚微米CMOS中的常规多层平行板电容器结构10。电容器结构10包括由介质层13隔开的垂直堆叠的导电线12。导线12和介质层13形成在半导体衬底11上。导线12形成电容器10的平板或电极。平板12以交替方式电连接到一起，以便所有的“A”板是第一极性，所有的“B”板是与第一极性相反的第二极性。
涉及平行板电容器结构的主要限制在于，随着CMOS工艺中的几何结构的尺寸缩小，板间的最小距离不改变。因此，在减小尺寸过程中不能实现电容密度的增加。
现有技术中还公知各种其它具有高电容密度的电容器结构，如双多晶硅电容器和栅氧化物电容器。然而，双多晶硅电容器不适于深亚微米CMOS工艺。栅氧化物电容器一般不用在深亚微米CMOS工艺中，因为它们具有影响产量和可靠性的大栅极面积，它们产生随着电压改变的电容，并且可能经受能击穿栅极氧化物的高电压。
用于动态随机存取存储器(DRAMs)的沟槽电容器结构具有高电容密度。通过在衬底中刻蚀沟槽和用导电和绝缘材料填充沟槽以形成垂直电容器结构，由此形成这种电容器。然而，由于沟槽电容器增加了刻蚀和沟槽填充工艺，因此这种沟槽电容器制造成本高。
在微波应用中使用交指型电容器结构。这些电容器具有紧密放置的交指型导线结构，这种结构能产生镶边(fringing)和在其间产生跨接电容以获得电容量。然而，由交指型电容器产生的跨接电容被限制到单个导体层。
因而，需要一种改进高电容密度的用于深亚微米CMOS的电容器结构。
电容器结构包括第一和至少第二层导电同心线。至少第二层导线叠加第一层导线。在第一和第二层导线之间以及第一和第二层每层中的导线之间设置介质材料。导线以交替方式电连接到相反极性的端子上，以便在每层和相邻层中的相邻线之间产生电容。该电容器特别用于深亚微米CMOS中。
通过结合附图详细介绍示出的实施例使本发明的优点、特性和各种附加特征更明显，其中：
图1是深亚微米CMOS中的常规平行板电容器结构的侧视图；
图2是用于在深亚微米CMOS中产生电容的根据本发明实施例的电容器结构的顶视平面图；
图3是沿着图2的线3-3截取的截面图；
图4是沿着图2的线4-4截取的截面图；
图5是图2的电容器结构的放大图，并且没有导体层旋转了约90度以提供每层的顶视平面图。
应该理解，附图只是用于表示本发明的概念目的的，因此没有按比例示出。
图2表示用于在深亚微米CMOS中产生电容的根据本发明的电容器结构20。电容器结构20具有比常规平行板电容器结构显著大的电容密度。
如图3-5所示，电容器结构20是用多层导体层工艺(为了表示的目的，只示出了四个导体层L1-L4)构成在半导体材料的衬底21上。第一导体层L1包括导电线22的第一同心阵列，第二导体层L2包括导电线23的第二同心阵列，第三导体层L3包括导电线24的第三同心阵列，第四导体层L4包括导电线25的第四同心阵列。导电线22-25具有形成为矩形几何结构的开路结构，然而，它们也可以形成为其它几何形状，如正方形、八边形或圆形等。在现有深亚微米CMOS技术的目前状态下，通常导线间隔约为0.5微米或更小。这样，本发明电容器的每个导体层中的同心导线之间的最小距离通常等于或小于约0.5微米。
如图3和4所示，第一介质层26填充衬底21和第一导体层L1之间的间隔；第二介质层27填充第一和第二导体层L1、L2之间的间隔以及第一导体层L1的同心线22之间的间隔；第三介质层28填充第二和第三导体层L2、L3之间的间隔以及第二层L2的同心线23之间的间隔；第四介质层29填充第三和第四导体层L3、L4之间的间隔以及第三导体层L3的同心线24之间的间隔；第五介质层30填充第四导体层和接触层31之间的间隔以及第四导体层L4的同心线25之间的间隔。同心线22-25定向成使每层中水平的或相邻导体层中垂直的任何两个相邻线具有相对定位的开口32、33、34、35。设置在开口32-35中的是导线段36、37、38、39。第二、第三和第四层L2-L4中的导线23-25和导线段37-39基本上叠加第一层L1中的对应导线22和导线段36。每个单独的导线22-25形成电极或电容器平板。
导线开口32-35的交替水平和垂直定位允许导线22-25电连接，以便一层或相邻导体层内的任何两个相邻线具有相反的电极性A和B。因此，第一和第三导体层L1和L3中的所有A导线22、24可利用穿过第二、第三、第四和第五介质层27-30延伸的第一组通路40与接触层31中的第一端子A电互连，并与设置在第二和第四导体层L2和L4的B导线的开口33、35中的导线段37、39电接触。第二和第四导体层L2和L4中的所有A导线23、25可利用穿过第三、第四和第五介质层28-30延伸的第二组通路41与第一端子A电互连，并与设置在第三导体层L3的B导线24的开口34中的导线段38电接触。第一和第三导体层L1和L3中的所有B导线22、24可利用穿过第二、第三、第四和第五介质层27-30延伸的第三组通路42与接触层31中的第二端子B电互连，并与设置在第二和第四导体层L2和L4的A导线的开口33、35中的导线段37、39电接触。第二和第四导体层L2和L4中的所有B导线23、25可利用穿过第三、第四和第五介质层28-30延伸的第四组通路43与第二端子B电互连，并与设置在第三导体层L3的A导线的开口34中的导线段38电接触。
图5最好地表示一层或相邻导体层中的任何两个相邻线的交替极性。在层L1中，最外层导线22是A极性线，向内移动的相邻导线22是B极性线，等等。在层L2中，最外层线23是B极性线，向内移动的相邻导线23是A极性线，等等。在层L3中，最外层线24是A极性线，向内移动的相邻导线24是B极性线，等等。在层L4中，最外层线25是B极性线，向内移动的相邻导线23是A极性线，等等。
本发明的电容器结构具有常规平行板电容器结构的约3倍的电容密度，因为在多个导体层中的导线之间产生并联电容Cp，在每个导体层中的相邻同心线之间产生跨接电容Cc。
通过将类似于图1所示的由五(5)个板构成并且尺寸为19.8微米×25.4微米的常规平行板电容器与由5个导体层构成并且尺寸为19.8微米×25.4微米的根据本发明的电容器对比，可看到电容密度的提高。两种电容器都是用0.25微米CNOS工艺构成的。平行板电容器结构具有约86fF的电容和约0.17fF/μm2的每单位面积电容。相反，根据本发明制成的电容器具有约273fF的电容和约0.54fF/μm2的每单位面积电容。
因为同心线的最小宽度Mw和每层中的同心线之间的最小距离Md将有利地减小，因此本发明的电容器结构的电容密度随着半导体工艺技术中几何结构连续变小和尺寸缩小而增加。
由于导体和介质层的高度或厚度没有按尺寸减小，因此在常规多层平行板电容器结构中不可能增加电容。因此，在常规平行板电容器中板间的距离将保持约1微米。
本发明的电容器结构通常利用常规深亚微米CMOS工艺制造在硅中。本发明的电容器结构还可以利用常规深亚微米工艺制造在砷化镓或任何其它适合半导体体系中。利用深亚微米CMOS工艺在硅中的制造通常包括在硅半导体衬底的选择部分上生长或淀积第一层氧化硅以形成第一介质层。氧化硅层具有在约1微米范围内的厚度。在氧化硅的第一介质层上淀积第一金属层如铝、或高导电多晶硅层，然后利用公知掩模和干刻蚀技术确定为同心导线和导线段，以便形成第一导体层。如上所述，导线的宽度和间隔设定为工艺的最小尺寸以提高该结构的电容，即线和线间的间隔尽可能窄。
然后在导线上生长或淀积第二层氧化硅，以便形成第二介质层。氧化硅的第二介质层的厚度在约1微米范围内。在氧化硅的第二介质层中确定向下延伸到第一导体层的多个孔，然后利用常规通路制造技术用金属或多晶硅填充，以便在第二介质层中形成垂直延伸通路。在氧化硅的第二介质层上淀积第二金属层如铝或多晶硅层，然后确定为第二导体层的同心导线和导线段。用与上述相同的方法制造其余的介质层、通路、导体层和导线和导线段。
本领域的普通技术人员将认识到，可使用专用介质材料代替氧化硅(硅体系)或氮化硅(砷化镓体系)以形成介质层。例如，可使用铁电陶瓷如PLZT(镧改性的钛酸锆酸铅)形成介质层。由于PLZT具有约4700的介电常数，因此与氧化硅的3.9的介电常数相比，PLZT层的使用大大提高了电容。
普通技术人员还将认识到，本发明的电容器可用在很多应用中，如RF、模拟和数字应用。RF电路应用于匹配的电容器。每单位面积电容越大，面积越小和成本越低。在模拟电路应用中，通常可利用大电容器(KT/C)减少不希望的噪声。在数字电路应用中，大去耦电容经常是很重要的并能容易地提供有本发明的电容器。
已经参照上述实施例介绍了本发明，但是在不脱离本发明精神的情况下，可做出另外的修改和改变。因而，所有这些修改和改变应当落入所附权利要求书的范围内。

Claims (12)

1.一种电容器(20)，包括：
导电同心线(22)的第一导体层(L1)；
导电同心线(23)的至少第二导体层(L2)，该至少第二导体层(L2)的同心线(23)基本上叠加第一层(L1)的对应同心线(22)；
设置在第一和第二导体层(L1、L2)之间和每层中的同心线之间的介质层(27、28)；和
电相反的端子(A、B)；
其特征在于导线(22、23)以交替方式电连接到相反极性(A、B)的端子上，以便在每层和相邻层中的相邻导线之间产生电容。
2.根据权利要求1的电容器(20)，其特征在于每层的导线(22、23)具有开路结构。
3.根据权利要求1的电容器(20)，其特征在于每层(L1、L2)中的相邻导线(22、23)具有相对开口(32、33)。
4.根据权利要求1的电容器(20)，其特征在于相邻层(L1、L2)中的相邻导线(22、23)具有相对开口(32、33)。
5.根据权利要求1的电容器(20)，其特征在于每层(L1、L2)中的相邻导线(22、23)具有相对开口(32、33)，相邻层中的相邻导线(22、23)具有相对开口(32、33)。
6.根据权利要求1的电容器(20)，其特征在于该电容器形成在衬底(21)上。
7.根据权利要求6的电容器(20)，其特征在于衬底(21)是由半导体材料制成的。
8.根据权利要求1的电容器(20)，其特征在于电容器(20)包括亚微米MOS结构。
9.根据权利要求1的电容器(20)，其特征在于电容器(20)包括亚微米CMOS结构。
10.根据权利要求1的电容器(20)，其特征在于电容器(20)包括亚微米结构。
11.根据权利要求1的电容器(20)，其特征在于导线(22、23)是由金属材料和导电半导体材料之一制成的。
12.根据权利要求1的电容器(20)，其特征在于导电同心线(23)的至少第二导体层(L2)包括导电同心线(23、24、25)的多个导体层(L2、L3、L4)，多个导体层(L2、L3、L4)的导线(23、24、25)基本上叠加第一层(L1)的对应导线(22)。
CNB018008879A 2000-04-10 2001-04-02 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构 Expired - Lifetime CN1205648C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/546,125 US6410954B1 (en) 2000-04-10 2000-04-10 Multilayered capacitor structure with alternately connected concentric lines for deep sub-micron CMOS
US09/546,125 2000-04-10

Publications (2)

Publication Number Publication Date
CN1443362A true CN1443362A (zh) 2003-09-17
CN1205648C CN1205648C (zh) 2005-06-08

Family

ID=24178980

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018008879A Expired - Lifetime CN1205648C (zh) 2000-04-10 2001-04-02 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构

Country Status (6)

Country Link
US (1) US6410954B1 (zh)
EP (1) EP1275136A2 (zh)
JP (1) JP2003530715A (zh)
KR (1) KR20020025889A (zh)
CN (1) CN1205648C (zh)
WO (1) WO2001078119A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554678A (zh) * 2020-05-07 2020-08-18 江苏集萃智能集成电路设计技术研究所有限公司 高密度低寄生跨接电容和应用其的直流降压转换器

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625006B1 (en) * 2000-09-05 2003-09-23 Marvell International, Ltd. Fringing capacitor structure
US6974744B1 (en) 2000-09-05 2005-12-13 Marvell International Ltd. Fringing capacitor structure
US6737698B1 (en) * 2002-03-11 2004-05-18 Silicon Laboratories, Inc. Shielded capacitor structure
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
CA2395900A1 (en) * 2002-08-12 2004-02-12 Christopher Andrew Devries Matched vertical capacitors
KR100902503B1 (ko) * 2002-08-12 2009-06-15 삼성전자주식회사 다층 수직 구조를 갖는 고용량 커패시터
US6819542B2 (en) 2003-03-04 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interdigitated capacitor structure for an integrated circuit
US6909591B2 (en) * 2003-10-22 2005-06-21 Lsi Logic Corporation Complimentary metal oxide semiconductor capacitor and method for making same
US7050290B2 (en) * 2004-01-30 2006-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated capacitor
US7035083B2 (en) * 2004-03-19 2006-04-25 Taiwan Semiconductor Manufacturing Co Ltd Interdigitated capacitor and method for fabrication thereof
US7154734B2 (en) * 2004-09-20 2006-12-26 Lsi Logic Corporation Fully shielded capacitor cell structure
JP4583132B2 (ja) * 2004-10-08 2010-11-17 三洋電機株式会社 固体電解コンデンサ
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
US7466534B2 (en) * 2006-06-06 2008-12-16 International Business Machines Corporation High capacitance density vertical natural capacitors
TWI320964B (en) * 2006-12-29 2010-02-21 Ind Tech Res Inst Face center cube capacitor and manufacture method thereof
TWI326495B (en) * 2006-12-29 2010-06-21 Ind Tech Res Inst Common centroid symmetry capacitor
CN101241896B (zh) * 2007-02-07 2010-05-19 财团法人工业技术研究院 质心对称结构电容
JP2008235498A (ja) * 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
US20090015983A1 (en) * 2007-07-12 2009-01-15 Western Lights Semiconductor Corp. Parallel plate capacitor
US20090141423A1 (en) * 2007-07-12 2009-06-04 James Chyi Lai Parallel plate magnetic capacitor and electric energy storage device
US7701037B2 (en) * 2007-07-31 2010-04-20 International Business Machines Corporation Orientation-independent multi-layer BEOL capacitor
US8014125B2 (en) * 2007-11-26 2011-09-06 Ati Technologies Ulc Chip capacitor
US7994609B2 (en) * 2008-11-21 2011-08-09 Xilinx, Inc. Shielding for integrated capacitors
US8362589B2 (en) * 2008-11-21 2013-01-29 Xilinx, Inc. Integrated capacitor with cabled plates
US7994610B1 (en) 2008-11-21 2011-08-09 Xilinx, Inc. Integrated capacitor with tartan cross section
US7956438B2 (en) * 2008-11-21 2011-06-07 Xilinx, Inc. Integrated capacitor with interlinked lateral fins
US8207592B2 (en) * 2008-11-21 2012-06-26 Xilinx, Inc. Integrated capacitor with array of crosses
US7944732B2 (en) * 2008-11-21 2011-05-17 Xilinx, Inc. Integrated capacitor with alternating layered segments
US20100232085A1 (en) 2009-03-12 2010-09-16 Mediatek Inc. Electronic devices with floating metal rings
US8027144B2 (en) * 2009-04-28 2011-09-27 United Microelectronics Corp. Capacitor structure
US8810002B2 (en) * 2009-11-10 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US9343237B2 (en) 2009-11-10 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical metal insulator metal capacitor
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8653844B2 (en) 2011-03-07 2014-02-18 Xilinx, Inc. Calibrating device performance within an integrated circuit
US8941974B2 (en) 2011-09-09 2015-01-27 Xilinx, Inc. Interdigitated capacitor having digits of varying width
US20130320494A1 (en) * 2012-06-01 2013-12-05 Qualcomm Incorporated Metal finger capacitors with hybrid metal finger orientations in stack with unidirectional metal layers
JP2014120615A (ja) * 2012-12-17 2014-06-30 Fujitsu Semiconductor Ltd 容量素子、容量アレイおよびａ／ｄ変換器
CN103208415B (zh) * 2013-03-22 2016-08-24 上海华虹宏力半导体制造有限公司 电容及其形成方法
US9570222B2 (en) 2013-05-28 2017-02-14 Tdk Corporation Vector inductor having multiple mutually coupled metalization layers providing high quality factor
US9086709B2 (en) 2013-05-28 2015-07-21 Newlans, Inc. Apparatus and methods for variable capacitor arrays
US9270247B2 (en) 2013-11-27 2016-02-23 Xilinx, Inc. High quality factor inductive and capacitive circuit structure
US9524964B2 (en) 2014-08-14 2016-12-20 Xilinx, Inc. Capacitor structure in an integrated circuit
US9461610B2 (en) 2014-12-03 2016-10-04 Tdk Corporation Apparatus and methods for high voltage variable capacitors
US9735752B2 (en) 2014-12-03 2017-08-15 Tdk Corporation Apparatus and methods for tunable filters
US9671812B2 (en) 2014-12-17 2017-06-06 Tdk Corporation Apparatus and methods for temperature compensation of variable capacitors
US9362882B1 (en) 2015-01-23 2016-06-07 Tdk Corporation Apparatus and methods for segmented variable capacitor arrays
US9680426B2 (en) 2015-03-27 2017-06-13 Tdk Corporation Power amplifiers with tunable notches
US10382002B2 (en) 2015-03-27 2019-08-13 Tdk Corporation Apparatus and methods for tunable phase networks
US10042376B2 (en) 2015-03-30 2018-08-07 Tdk Corporation MOS capacitors for variable capacitor arrays and methods of forming the same
US10073482B2 (en) 2015-03-30 2018-09-11 Tdk Corporation Apparatus and methods for MOS capacitor structures for variable capacitor arrays
US9595942B2 (en) 2015-03-30 2017-03-14 Tdk Corporation MOS capacitors with interleaved fingers and methods of forming the same
US9973155B2 (en) 2015-07-09 2018-05-15 Tdk Corporation Apparatus and methods for tunable power amplifiers
JP6384553B2 (ja) * 2017-02-07 2018-09-05 株式会社ソシオネクスト 容量素子、容量アレイおよびａ／ｄ変換器
US10978387B2 (en) * 2017-05-25 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10643985B2 (en) 2017-12-15 2020-05-05 Qualcomm Incorporated Capacitor array overlapped by on-chip inductor/transformer
US10600731B2 (en) * 2018-02-20 2020-03-24 Qualcomm Incorporated Folded metal-oxide-metal capacitor overlapped by on-chip inductor/transformer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5558561A (en) 1978-10-25 1980-05-01 Hitachi Ltd Semiconductor capacitance element
US4427457A (en) 1981-04-07 1984-01-24 Oregon Graduate Center Method of making depthwise-oriented integrated circuit capacitors
US5241201A (en) 1990-04-02 1993-08-31 Matsushita Electric Industrial Co., Ltd. Dram with concentric adjacent capacitors
JPH04318963A (ja) * 1991-04-17 1992-11-10 Hitachi Ltd 蓄積容量の構造およびその製造方法
US5208725A (en) * 1992-08-19 1993-05-04 Akcasu Osman E High capacitance structure in a semiconductor device
JPH088393A (ja) 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
US5939766A (en) * 1996-07-24 1999-08-17 Advanced Micro Devices, Inc. High quality capacitor for sub-micrometer integrated circuits

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554678A (zh) * 2020-05-07 2020-08-18 江苏集萃智能集成电路设计技术研究所有限公司 高密度低寄生跨接电容和应用其的直流降压转换器
CN111554678B (zh) * 2020-05-07 2023-09-22 江苏集萃智能集成电路设计技术研究所有限公司 高密度低寄生跨接电容和应用其的直流降压转换器

Also Published As

Publication number Publication date
WO2001078119A2 (en) 2001-10-18
CN1205648C (zh) 2005-06-08
EP1275136A2 (en) 2003-01-15
KR20020025889A (ko) 2002-04-04
JP2003530715A (ja) 2003-10-14
WO2001078119A3 (en) 2002-05-16
US6410954B1 (en) 2002-06-25

Similar Documents

Publication Publication Date Title
CN1205648C (zh) 用于深亚微米cmos的带有交替连接的同心线的多层电容器结构
CN1194417C (zh) 具有同心环形板阵列的用于深亚微型cmos的多层电容器结构
CN1199277C (zh) 深亚微米互补型金属氧化半导体的交指形状多层电容器结构
US6570210B1 (en) Multilayer pillar array capacitor structure for deep sub-micron CMOS
EP0913001B1 (en) Multi-layer film capacitor structures and method
US8394696B2 (en) Semiconductor device with reduced capacitance tolerance value
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
EP1273017A2 (en) Distributed capacitor
US6974744B1 (en) Fringing capacitor structure
CN1289451A (zh) 改进的高品质因数电容器
CN1165983C (zh) 叠层电容器存储单元及其制造方法
CN118263229A (zh) 电容器组件和半导体封装件
CN115241158A (zh) 高电容密度的半导体电容器及其制备方法
CN117878089A (zh) 电容结构
CN117497512A (zh) 电容器件及其形成方法
CN117393545A (zh) 电容器及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: ROYAL PHILIPS ELECTRONICS CO., LTD.

Effective date: 20070914

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20070914

Address after: Holland Ian Deho Finn

Patentee after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Patentee before: Koninklike Philips Electronics N. V.

CX01 Expiry of patent term

Granted publication date: 20050608

CX01 Expiry of patent term