CN1433153A - 具有开关电容器重复采样滤波器的模拟锁相环 - Google Patents

具有开关电容器重复采样滤波器的模拟锁相环 Download PDF

Info

Publication number
CN1433153A
CN1433153A CN03100371A CN03100371A CN1433153A CN 1433153 A CN1433153 A CN 1433153A CN 03100371 A CN03100371 A CN 03100371A CN 03100371 A CN03100371 A CN 03100371A CN 1433153 A CN1433153 A CN 1433153A
Authority
CN
China
Prior art keywords
phase
capacitor
locked loop
charge pump
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03100371A
Other languages
English (en)
Other versions
CN1224173C (zh
Inventor
罗伯特斯·劳伦丘斯·范德瓦尔克
赫里特·戴克斯特罗
菲利普·钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZULINK SEMICONDUCTORS CO Ltd
Original Assignee
ZULINK SEMICONDUCTORS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZULINK SEMICONDUCTORS CO Ltd filed Critical ZULINK SEMICONDUCTORS CO Ltd
Publication of CN1433153A publication Critical patent/CN1433153A/zh
Application granted granted Critical
Publication of CN1224173C publication Critical patent/CN1224173C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

用在模拟锁相环路中的重复采样滤波器具有电荷泵,以及由在锁相环中压控振荡器导出的信号开关的一个或多个开关电容器。

Description

具有开关电容器重复采样滤波器的模拟锁相环
发明背景
技术领域
本发明涉及锁相环领域,更具体地说涉及模拟锁相环中的重复采样滤波器。该新颖的滤波器特别适合用在集成电路设计中。
背景技术
在用于PLL的模拟环路的滤波器必须满足许多要求。它应当向电荷泵泵激其电荷处提供有限的阻抗。该阻抗应当是稳定的,且最好处于恒定电压。这使得电荷泵可重复,这对信号整形中匹配很重要。应当将来自电荷泵的不规则(半正规)信号重新定时成等距信号(equidistant signal)。不规则性是由参考信号的误时产生的。因此,来自电荷泵的信号不仅在有效量而且在相位方面均可变。定时问题在电荷泵输出上产生调相谱。相关Bessel函数将信号传送到附近的DC。此外重新定时在抑制这方面很有效。滤波器必须提供第一阶或甚至更高阶的标准低通滤波器类型。为了稳定性,较高阶可能相对晚一些变成有源。应当将受滤波器控制的VCO的阻抗认为是无穷大。滤波器必须是环路绝对稳定的那种滤波器。环路的其余部分将具有一个主极点(VCO)。滤波器必须是低噪音。也应当不引入比在系统的其余部分中消除的误差更大的误差。
图1表示具有电阻器和电容器的常规传统的PLL滤波器。尽管这通常被认为是标准低通滤波器,实际上是真正相互串联的极点和零点。
电流源上的控制实际上是充电/放电使能信号。因此,来自电流源的电流实际上是实际的电荷电流。图2表示这种滤波器的电压输出。
在某一瞬间,电荷泵开始泵浦。在那个瞬间,电压跳变;电流将产生穿过电阻器的电压。只要电流停止,使得该跳变反向。同时电容器将开始充电,这在该线的倾斜部分中表示,在开始和结束间给出不同电压。实际上,电容器提供滤波器中的积分部分以及电阻器提供比例部分。
积分部分相对简单。然而,电阻器组成相当复杂。一旦电荷泵已经完成其泵浦作用,电阻器不影响滤波器的输出。因此,电阻器的效应必须仅来自“跳变部分”。它是产生稳定和不稳定环路间的差异的跳变电压。在PLL中,在VCO后电阻器的作用实际上将是来自电阻器的区域积分(VCO)。它必须是时间和幅度内容的区域。时间定义VCO运行特别快(或慢)的周期。电阻器以及电荷电流确定实际电压。用系统术语表示,电阻器大小将使系统更不稳定或更稳定,时域带有误差信号的线性特性。然而,不希望在集成电路中采用电阻器。
发明内容
根据本发明,提供一种锁相环,包括具有输出的相位检测器、具有输入的压控振荡器、将所述压控振荡器的输出连接到所述相位检测器的输入的反馈环路、以及将所述相位检测器的输出连接到所述受控振荡器的输入的重复采样滤波器,所述重复采样滤波器包括电荷泵以及并联排列并受从压控振荡器得到的信号控制的一个或多个开关电容器。
可由PLL的反馈环路中的比例电路控制电容器的开关。该新颖的滤波器尤其适用于结合到集成电路设计中。
本发明部分基于认识到最典型的特征是低于电压曲线的区域。新颖的重复采样器仅使用开关和电容器。尽管开关是有源设备,但它们不以线性方式操作,因此它们不产生太大的噪音。
附图说明
现在将仅通过例子,参考附图来更详细地描述本发明,其中:
图1是常规滤波器的示意图;
图2是表示图1中滤波器的特性的电压—时间图;
图3是重复采样滤波器的示意图;
图4至6是表示在开关电容器中电荷共用的模拟图;
图7表示用于滤波器的转移曲线;
图8是用于滤波器的转移函数曲线;
图9是重复采样滤波器的第二实施例的示意图;
图10至15是表示在用于图9的电路中开关电容器的电荷共用的模拟图;
图16是用于图9中所示的电路的分析中的重复采样滤波器电路的示意图;
图17表示如图16所示的电路的结构;
图18表示如图16所示的电路的第二结构;
图19表示图16的电路的特性;
图20表示图16的电路的Laplace变换;
图21和22表示重复采样滤波器的另外的结构;
图23是表示层积新颖电路的结果的曲线;
图24和25是表示组合电路的特性的曲线;以及
图26表示在PLL中新颖电路的第一实施方式。
具体实施方式
现在参考图2,电荷泵CP给一系列开关电容C1、C2和C3充电。第一开关S0实际上在电流源中,并通过电荷泵描述开关,电荷泵也由正被共用的控制来表示。
每个参考(或反馈)周期执行所有开关。在示例性波形中,将这些周期划分成两步骤,第一步骤,其中电荷泵和S2是有源的,第二步骤,其中S1是有源的。这比较好地证明定时可能是PLLs中所希望的。如果PLL将其参考频率乘以2或更大,通常足以产生这些相位。然而,当阅读这些图时,考虑到这个是很重要的;模拟中每个参考周期占用两步骤。
该开关装置的效应是首先用电荷泵电荷第一电容器C1。在第二步骤,第二开关关闭并共用第一和第二步骤间的电荷。第三开关在C2和C3电容器间执行相同的操作。
在开关后不久C1上的某些输入将遍布所有电容器C1、C2和C3是很显然的。该装置实际上是能相当容易开发的系列。电荷散布表示电容器充当用于在电路的输入上的低频的一个大的总电容器。因此该装置与C1+C2+C3的有效电容结合很好。由中间电容器C2有效地执行电荷共用,中间电容器起使另外两个充当一种电阻器的作用。通过使C2大于另外两个电容器,稳定(settling)相当快。如果它很小,系统将花费很长的时间来稳定。
实际上共用增加了能受电容器比率影响的额外的极点,或最好,低通特征。中间电容器和其他电容器间的比率极其重要。低通特征存在于采样方式中;对很“有阻力的”(非常小)C2来说,该特性将象纯的RC那样,对很低“电阻”(很大)C2来说,该步骤将几乎是单一的一个。
在图4至6中,示出了开关电容器的特性的几个典型的例子。在两步骤中执行电路的整个周期。在第一步骤中,电荷泵将其电荷传送到第一电容器中。在相同时间周期,两个其他电容器共用它们的电荷。在第二步骤中,仅在前两个电容器间共用。
图4表示具有输入到具有三个相同大小电容器即比率为1∶1∶1的电路中的成比例脉冲的结果。
图5表示具有很小的中间电容器的成比例脉冲的结果。这里所用的比率是49∶2∶49。
图6表示具有很大的中间电容器的成比例脉冲的结果。这里所用的比率是1∶8∶1。
从这些图中可以看出,对滤波器的积分器来说,该开关电容器电路是很好的结构;它是用于低频的理想电容器,如果需要的话,对高频给出某些额外的衰减。不希望使用很极端的电容器比率。例如,不应当使用极小的电容负载,因为电压摆动变得极端。输出电容器不应当变得太小,否则开关噪音变成进入VCO的主要因素。中间电容器可变得相对较小,但环路的相位容限可能变坏。
从迄今为止的描述,开关电容器电路具有积分特性以及其最终积分特性(非常接近DC)将等于在三个电容器的总和后追踪的标准电流源。然而,精确特性当然不同于单个电容器,由于稳定性问题等等,该差别很重要。为此,将在频域中分析该特性。分析将首先集中在寻找用于输入和输出间的相关性的适当的Z变换公式。在最后得到的公式中,可用能绘制和研究的适当的频域公式代替Z。
通过适当地观测在不同时间的所有节点方程来找到Z变换。在分析中,使用半个时间单元而不是整个时间单元的时间步骤来完成;这是很必要的,因为在S2上实际速度至多(on the outside)等于标准时钟,但在电路内,当操作开关时,步骤也正好进行一半。
在第一种情况下,其中所有开关均断开,以及同时断开S1和S2很短的时间,在时间t:
VC1(t)=VC2(t),0=VC1(t)-VC2(t)
然后,开关S2和电流源开关S0关闭仅留S1断开。
在整个周期期间电流源不是有源的,但在部分周期是有源的。这当然是超前相检测器的隐含的操作,而且是输入信号的大小部分。信号是有源的时间与假定采样时间间的比例用α表示。在下一采样周期(S1关闭)开始前,电流应当停止。实际上,如果α停留比闭合S1长,分析仍然有效和正确。然而,如果闭合S1和电流源的活性保持分开,是最好的。这是因为阻抗非独立电流等等,以及物理电路的二阶误差。
下述方程发生在时间t+1/2T;
VC1(t+1/2T)*C1=VC1(t)*C1+αI(t),αI(t)=VC1(t+1/2T)*C1-VC1(t)*C1
(使用αI(t)表示电流源自上一周期。这在一闭PLL环路中VCO响应正在改变的控制意义上是正确的,并因此改变相位检测的下一周期。因此电流源自上一周期。这也表示当闭合环路时,方程不需要另外的Z。)
以及
VC3(t+1/2T)*[C2+C3]=VC2(t)*C2+VC3(t)*C3
0=VC3(t+1/2T)*[C2+C3]-VC2(t)*C2-VC3(t)*C3
以及
VC2(t+1/2T)=VC3(t+1/2T),0=VC2(t+1/2T)-VC3(t+1/2T)
这种状态通过开关S0断开,S2断开以及S1闭合继续。
下述方程适用时间t+T(T=采样周期);
VC1(t+T)*[C1+C2]=VC1(t+1/2T)*C1+VC2(t+1/2T)*C2,
0=-VC1(t+1/2T)*C1+VC1(t+T)*[C1+C2]-VC2(t+1/2T)*C2
以及
VC1(t+T)=VC2(t+T),0=VC1(t+T)-VC2(t+T)
最后,断开S2将不会改变在电容器C3的电压。
VC3(t+T)=VC3(t+1/2T),0=VC3(t+1/2T)-VC3(t+T)
通过将这组方程看作方程矩阵,有可能降低复杂性(矩阵简化)。有7个方程,以及3次3个节点(9个变量),加上一个电流(因此总共10个变量)。能用简单的行操作来将这组方程简化成仅具有VC3(t)、VC3(t+T)和αI(t)单个方程。在几个步骤后这产生两个方程;
αI(t)=VC1(t+T)*[C1+C2]-VC1(t)*C1-VC3(t+T)*C2
以及 V C 1 ( t ) = V C 3 ( t + T ) * [ C 2 + C 3 ] - V C 3 ( t ) * C 3 C 2
在Z域变换后可将这两个方程重新描述为: αI ‾ = V C 1 ‾ * Z * [ C 1 + C 2 ] - V C 1 ‾ * C 1 - V C 3 ‾ * Z * C 2 = V C 1 ‾ * { Z * [ C 1 + C 2 ] - C 1 } - V C 3 ‾ * Z * C 2
以及 V C 1 ‾ = V C 3 ‾ * Z * [ C 2 + C 3 ] - V C 3 ‾ * C 3 C 2 = V C 3 ‾ * Z * [ C 2 + C 3 ] - C 3 C 2
将第二方程代入第一方程中 αI ‾ = V C 3 ‾ * Z * [ C 2 + C 3 ] - C 3 C 2 * { Z * [ C 1 + C 2 ] - C 1 } - V C 3 ‾ * Z * C 2 = V C 3 ‾ * { Z * [ C 2 + C 3 ] - C 3 * { Z * [ C 1 + C 2 ] - C 1 } - Z * C 2 2 C 2 = V C 3 ‾ αI = transferfunction = C 2 { Z * [ C 2 + C 3 ] - C 3 } * { Z * [ C 1 + C 2 ] - C 1 } - Z * C 2 2
可更详细地分析该函数。第一种方法使用用其标准意义简单地代替Z,使得相对简单来做出用于dB中的幅度的传输曲线的e-pt或e-jwt如图7所示。
这些传送将传送的相关性分别表示为频率的函数(在函数调用中用rad/s),以及参数C1、C2和C3的函数。曲线表示选择相对较小的C2产生某些额外的衰减。这是由经中间电容器C2电荷的“慢”移动引起的。它也表示三个电容器的总和确定低频传送并充当纯积分器(正如所希望的)。似乎忽略了一个轨迹(trace)。GD1(100,10,1,ω)正好准确地与GD1(1,10,100,ω)相符。仔细检查公式证明这是正确的。能互换C1和C3而不管任何差异。这再次证明C2是控制传送函数的电容器。
另一种分析方法是调查传送函数的分母部分。能将该传送函数重写为 transfer = C 2 C 2 * ( C 1 + C 2 + C 3 ) + C 1 * C 3 * 1 ( Z - 1 ) * ( Z - C 1 * C 3 C 2 * ( C 1 + C 2 + C 3 ) C 1 * C 3 )
可研究这些因子来做某些明智的校验。这有两极,期望在Z=1(DC)的一个极点为标准积分器极点以及有限极点与由C2引起的“缓慢”有关。
通过限制由1代替Z(在DC中Z=1),能研究DC传送; C 2 C 2 * ( C 1 + C 2 + C 3 ) + C 1 * C 3 * 1 ( Z - 1 ) * ( 1 - C 1 * C 3 C 2 * ( C 1 + C 2 + C 3 ) + C 1 * C 3 ) = 1 Z - 1 * 1 C 1 + C 2 + C 3 ⇒ stepresponse = Z Z - 1 * 1 Z - 1 * 1 C 1 + C 2 + C 3 = Z ( Z - 1 ) 2 * 1 C 1 + C 2 + C 3
因此在DC中在输入上的一个步骤是具有1/(C1+C2+C3)的斜坡,这在以前观测过。同样也能用脉冲和用于Z变换的最终值定理来完成。
另一种分析方法是使用双线性变换以便描述到达在Laplace域中采样频率一半的曲线。对该分析,使用原始双线性议程来完成。 s = 2 T * Z - 1 Z + 1 ⇒ Z = 1 + T 2 S 1 - T 2 S , 应用在用于x=sin(x)相对准确的区域中。
该模型能被用在一种置换中以获得在代入s=jω后,通过设置T=1规格化的Laplace方程; C 2 * ( jω - 2 ) 2 2 jω * { 2 * C 2 * ( C 1 + C 2 + C 3 ) jω * [ C 2 * ( C 1 + C 2 + C 3 ) + 2 * C 1 * C 3 ] }
能将该函数用于验证并如图8所示。
另外的曲线GD1L表示Laplace变换函数并开始较大地偏离Z域约采样频率的1/10。因此该公式适当地表示频谱的重要部分。大多数PLL具有用于闭环某处低于1/10采样频率的部分中的转角频率。可使用该公式来完成PLL环路更有规律的稳定性分析。应当注意,GD1(100,10,1,ω)和GD(1,10,100,ω)仍然重叠,因此仅有一个是可见的。
如图9示出了在上面描述的电路上的简单的变化。该电路以根本不同的方式工作,特别是在低频。随时间推移,所有电荷将在最后一个短路开关上漏出。现在基本上C3表现出电阻特性。任何输入信号将控制输出直到在输出上的开关S3复位那个输出为止。如果用固定的时限转换最后两个开关,任何输入信号将产生用于固定时间量的一些输出信号。不必以互补的方式转换开关S2和S3。如果由电荷泵注入的电荷很大,那么输出电压也将很大(在该时间还没有复位)。因此该电路以线性方式“工作”。电容器的共用性质不同于未复位型式。最后一个电容器的电阻性质产生该效应。
图10表示进入具有三个相等大小的电容器的电路的比例脉冲的结果,比率为1∶1∶1。在C3上到达0前花费相当少的时间。
图11表示在电容器上具有比率10∶80∶10的比例脉冲的结果。稳定仍然花费很长的时间,比1∶1∶1的情况下长。
图12表示进入三个电容器的电路中具有比率1∶3∶9的比例脉冲的结果。现在稳定很快并多少合理一些。为使其更确定,也能绘制电容器C3上的趋向1的电压积分。
图13是仅C3上电压的放大以表示系列的详细情况。
图14表示用于1∶3∶9的C1∶C2∶C3的相同电容器比率的C3上积分(总和)电压。该图表示C3在短的时间周期内贡献其“电阻”部分;第一周期,完成约60%,在3个周期中,到达超过90%的有效结果。
很显然,应当由该电路发送电压,而不是象在电阻器方案中是直接发送的。相反,它具有约1个采样周期(第一步,接近63%)可1个参考周期的另外的延迟τ。该另外的延迟与等于f=ω/2π=1/2πτ=fref/2π的低通频率相当。这与在环路中选择的低通频率相关,因此直接产生稳定的环路。实际上,在非电阻部分上也有少量以延迟形式的帮助。没有复位的电容部分也不是极其快。这对电阻路径产生“松驰部分(slack)”以完成其稳定工作。用如Excel,证明足够简单以找到稳定性的限度等等。
通过稍微放大比率,就能显示出原始电阻器与新电路间的比较。
图15表示在C3上具有用于C1∶C2∶C3的1∶10∶100的比率的电压。这稍微被放大,但明显产生与在标准RC环路滤波器中的电阻器相同的信号,几乎是信号脉冲。因此该电路是对仅使用具有低噪音、绝对稳定(依靠C1,C2,C3)和绝对重新定时的电容器和开关的实际电阻器的合理的替换。
电阻器在其电阻(固定)具有电荷电流(固定)一些时间量(变量)。如前所述,相关表示法是积分。电容器电路具有在第一电容器上已经是电荷电流和时间的积分方案的值。信号的实际大小随电容器值决定。在复位输出后,在其输出上固定时间期间输入具有该积分值。
电容器和电阻器方法间的差异是能用任何方法定时电容器方法。因此,来自由电容器形成的“电阻”部分的信号实际上能伸长达整个周期。这能如通过仅在S3再次闭合前每几秒期间(如果可行的话)使S3短路来完成。当然这将受实际考虑的防碍,但15/16周期的有效作用是毫无疑义的。在一个例子中,假定反馈频率等于100kHz(10μs周期)以及相位误差在时间方面将等于1ns。最后假定进入传统电阻器1kOhms中的电流是100μA。然后用电阻器在1ns期间将会产生100μA*1kOhms的电压峰值。用开关电容器实现,在15/16*10μs=9.4μs期间,电压将改为如16/15*0.1V*1ns/10μs=10.7μV。换句话说,作用相同但分布更平均。用另外的采样电容,15/16比率将为1/1,但对于设计将产生另外的可能不值得的因素。
这表示实际电阻器将在比电容方案更短的时间间隔中向VCO控制电压贡献其稳定性作用。这以否定的方式影响PLL的输出频谱。电容方案优于电阻方案。
复位与非复位形容电容器电路间有另一个基本差异。非复位方案具有等于C1和C2以及C3的总和的总的“电容”值。然而,剩余方案具有仅依赖C3的“电阻”值。这是真的,因为C3是该系统中唯一的泄漏电阻,所有电荷必须经过该开关电容。
象理想积分器,在频域中分析该漏电积分器。可再次开发多个方程。C3上的电压很难用于公式,因为在每个采样周期部分期间被复位。为分析目的,如图16所示,仅增加一个采样和保持级(具有用于存储器的无穷小的电容),以便对整个周期来说,输出上的采样是有源的。输出并不是整个有源,但部分有源(称为β)的事实是很容易在公式中衡消的简单的加权因子。例如,如果在一半时间内复位是有源的,则需要另外的1/2的加权因子。当然,也改变精确的频谱特性,但是仅用于对分析来说很难有关的高频。
正好在开始前,使所有开关断开,但从其中S1闭合(连接C1和C2)以及S3闭合(短路C3)的位置离开。因此在时间t下述方程是正确的:
VC1(t)=VC2(t),0=VC1(t)-VC2(t)
以及
VC3(t)=0
然后开关S2以及电流开关闭合。出现如图17中所示的情形。
同样,在整个周期期间电流源是无源的,但仅部分周期有源。这再次是超前相检测器的隐含操作,并且部分是输入信号的部分大小。信号是有源的时间以及假定采样时间间的比率用α表示。
在时间t+1/2T的方程如下:
VC1(t+1/2T)*C1=VC1(t)*C1+αI(t),αI(t)=VC1(t+1/2T)*C1-VC1(t)*C1
(应当注意在频率分析中仍然保持第一电容器电路;电流是前一周期中改变VCO电压的结果,因此在最后得出的议程中出现另外的延迟)。
以及
VC3(t+1/2T)*[C2+C3]=VC2(t)*C2+VC3(t)*C3=VC2(t)*C2,
0=VC3(t+1/2T)*[C2+C3]-VC2(t)*C2
以及
VC2(t+1/2T)=VC2(t+1/2T),0=VC2(t+1/2T)-VC3(t+1/2T)
以及
Vout(t+1/2T)=VC3(t+1/2T),0=Vout(+1/2T)-VC3(t+1/2T)
然后断开开关S2和S3a及闭合S1和S3。在时间t+T(其中T=采样周期)出现如图18所示的情形以及关系。
VC2(t+T)*[C1+C2]=VC1(t+1/2T)*C1+VC2(t+1/2T)*C2
0=VC1(t+1/2T)*C1-VC2(t+T)*[C1+C2]+VC2(t+1/2T)*C2
以及
VC2(t+T)=VC1(t+T)0=VC1(t+T)-VC2(t+T)
以及
VC3(t+T)=0
以及
Vout(t+T)=Vout(t+1/2T),0=Vout(t+1/2T)-Vout(t+T)
该公式再次用于矩阵简化,差不多沿相同的。最后结果变为:
αI(t)=VC1(t+T)*[C1+C2]-VC1(t)*C1-Vout(t+T)*C2
以及 V C 1 ( t ) = V out ( t + T ) * [ C 2 + C 3 ] C 2
在Z域变换后可重新描述这两个方程。 αI ‾ = V C 1 ‾ * Z * [ C 1 + C 2 ] - V C 1 ‾ * C 1 - V out ‾ * Z * C 2 ⇒ αI ‾ = V C 1 ‾ * { Z * [ C 1 + C 2 ] - C 1 } - V out ‾ * Z * C 2
以及 V C 1 ‾ = V out ‾ * Z * [ C 2 + C 3 ] C 2 = V out ‾ * Z * [ C 2 + C 3 ] C 2
将第二方程代入第一方程中得出 αI ‾ = V out ‾ * Z * [ C 2 + C 3 ] C 2 * { Z * [ C 1 + C 2 ] - C 1 } - V out ‾ * Z * C 2 = V out ‾ * Z * [ C 2 + C 3 ] * { Z * [ C 1 + C 2 ] - C 1 } - Z * C 2 2 C 2 ⇒ V out ‾ αI = transferfunction = C 2 Z * [ C 2 + C 3 ] * { Z * [ C 1 + C 2 ] - C 1 } - Z * C 2 2 ⇒ transferfunction = 1 Z * C 2 Z * [ C 2 + C 3 ] * [ C 1 + C 2 ] - C 2 2 - C 1 * [ C 2 + C 3 ]
再引入非短路C3的持续时间的特性(相对加权因子β)得出稍微不同的方程: transferfunciton = β Z * C 2 Z * [ C 2 + C 3 ] * [ C 1 + C 2 ] - C 2 2 - C 1 * [ C 2 + C 3 ]
该公式可再次用于一些简单的分析。首先,使用简单的用其标准意义e-pt或e-jwt替换Z绘制几个变换曲线。在该变换中,将时间t选择为标准化值1。在函数调用中的变量分别是β、C1、C2、C3和ω(rad/s)。图19中所示的曲线是dB中的变换幅度。
最后一条迹线(在图上最上的迹线)表示未端电容器C3确定在DC中的实际传送特性。这不意外,因为C3电容器是实际开关作为电阻器类型的开关电容器的唯一的电容器。第4条迹线(DC中最下的迹线)表示因子β的影响,在这种情形下,用因子4(12dB)减小了相对灵敏度。其他曲线表示如果C1<<C2<<C3,电阻特性是最近似的。反之亦然,如果不是这种情况,传送将具有通过曲线的倾斜部分表示其自身的相对强的延迟效应。简单来说,到最后一个电容器的传输应当相对快。
此外,作为一个例外,可使用双线性变换来给出更容易结合在用于PLL的标准的闭环分析中的Laplace公式。 Z = 1 + T 2 s 1 - T 2 s , 用在x=sin(x)的相对精确的区域中。在设置T=1后将s=jω代入并正规化,传送函数变为: β * C 2 * ( jω - 2 ) 2 ( 2 + jω ) * { 2 * C 2 * C 3 + jω * [ 2 * C 2 * ( C 1 + C 2 + C 3 ) + 2 * C 1 * C 3 - C 2 * C 3 ] }
通过添加单独的线GD2L(GD2Laplace)再次绘制。
将最底层的曲线称为Laplace曲线(GD2L),Laplace线开始在采样频率的1/10左右分叉。因此,原始Z和相关Laplace公式间的匹配相当好。再次,使用对环路分析来说稍微简单些的Laplace公式,这通常是Laplace域中完成。
能有效地使用新电路来设计简化的方案。
对“标准”PLL重复采样很有吸引力。能减小由于相位检测器的类型的纹波或由于相位偏移的纹波。通常将相位检测器的选择与PLL的使用相结合。相位偏移的选择更与检测器中0交叉周围的固有的线性问题结合。当然存在由于选择的技术产生偏移的问题。
图21表示滤波器中标准电容器的简单的重复采样方案。当选择采样开关时,将直接到达其端值,以及有效电容(用于滤波器灵敏度)将是C2和C3之和。
图22是滤波器中标准电阻器的简单的重复采样方案。到达其端值的方法再次依赖于电容器比率,但在这种情况下,仅比率C2∶C3起作用。例如,在单个采样周期中,比率1∶10产生90%的有效性。
在传统的方法中,通过电容器和电阻器的串联连接使两部分(积分和比例)迭加。实际上,可示为新电路正好是容易迭加的。迭加是加法函数的简单格式。这是可能的,因为电荷泵具有电流输出,实际电压不太重要,以及迭加是可接受的。图23表示通过增加电阻和电容两个部分,总的电阻和电容的简单模拟。积分部分采用比比例部分更小的加权,正如在实际的使用期限所希望的(这是因为稳定性考虑)。
该图表示如果积分电容具有1∶1∶1的比率以及电阻电容器具有比率1∶5∶25的总的电压。电阻部分的实际总加权是电容部分的10倍。很明显该加法得出在许多方面与来自电阻器/电容器结合的波形相关的波形。例如,详细情况是缓慢的电容部分产生允许在电阻部分缓慢的空间。
可用许多方法完成实际增加。图24示出了用于SONET PLL的总的原理图。该电路使用两个电流源。给出了对比例部分和积分部分单独的控制而不使用极其大的电容器。提供对Vdd的连接,因为VCO受Vdd的控制。这通常与完成设计的过程有关。积分部分非常接近Vdd。寄生效应使其很难使积分部分与比例部分向上摆动或向下摆动。使用用于VCO的单个控制电压。
可使用先前的函数的总和来分析组合电路。实际分析得出相当复杂的函数,如图24和25所示。
对在比例部分上非短路持续时间用固定加权因子β调用曲线,以及“比例”电容器CP1、CP2、CP3以及“积分”电容器CI1、CI2、CI3,所有均用于相同的电流I,当然用于变化的频率。
传送函数(相位)的自变量也很重要。闭合PLL中的环路将使实际自变量成为重要的设计标准(因为相位边界和增益边界)。
用相同的参数调用这些相位曲线作为传送函数的幅度。
从查看这些曲线,将看出变化的CI2(积分部分中的中间电容器)得出有用的另外的衰减。对例如基准或抖动成形环路(jittershapedloop)中的成形元件的另外的抑制,这能相当具有吸引力。改变比例部分中的比率将对用于增益边界的决定产生某些影响;较小的极端比率不能很好地按比例定义,因此具有更大的衰减(在1/10采样频率和更高之间),同时相位很难改变。这也许对稳定性很有利。为获得相当好的环路稳定性,相位边界必须是可接受的。这意味着当与比例部分比较时,积分部分必须很小。在单个采集周期,将比较的大小是曲线下的曲面,因为那些区域表示相位改变。对标准的电阻器/电容器组合,第一次/电压图是便于使用的表示和计算工具,对电容方法,某些同样适用。在所做的曲线中,获得该效应。在比例部分和积分部分中的电容器间的比率可相对固定。如果采样频率改变,滤波器的传送特性不改变。因此,如果在环路中的反馈频率改变,滤波器不需要改变。对RC滤波器,这可能很不相同。对两倍高的参考/反馈频率,必须平分R以使滤波器同样工作(或C必须加倍,精确的判断同样信号于VCO的灵敏度的可能的改变)。
组合电路具有允许在增益和相位边界中变化的好的性质。在大多数应用中,这是重要的设计灵活性。
应当记住为闭合环路,控制的比例和积分部分的方程已经处理由相位检测器所做的采样。因此公式需要仅用VCO(通常是一些象KV/s)和相位检测器(通常一些数Kp)的传送来增加经产生用于频率分析的完整的方程。当然,如果有另外的延迟9如在SONET应用中,延迟另外的1/2周期,用于允许相位检测器成形),它们应当被一起看作在闭合环路中的单独的问题。在所需的环路带宽增加到接近采样率的情况下,在Laplace域中具有双线性取代方案的Z曲线的近似将不再有效。在那个时刻,应当使用修改后的Z变换。
在任何环路中可使用电路。在先前段落中出现的该电路的简化方案具有比复杂电路更小的可能性。但尽管那样,它能提供VCO较好的频谱性能(当与标准电阻方案相比时),因为电阻部分的作用分布在较长的周期。同样噪音正好伴随电容器而不是电阻器。对此有一个例外。开关将引入某些开关噪音,尽管实际上这决不是看来是这种情况。
图26表示在PLL实现中应当如何使用新颖电路。常规RC滤波器在每个反馈周期仅有效激励一次,因为那个周期与参考输入一起描述相位检测器的有源瞬间。因此,如果开关电容器滤波器以反馈速率操作,相对于标准的RC滤波器变化不大。然后能更容易从将VCO频率划分成反馈频率的除法器导出驱动信号。该电路以实际上与标准情况相差不大的方法工作,除了除法器必须在输出上具有某些另外的信号外。对固定的除法器,这些信号可例如与标准除法器位相同。
对PLL重复采样滤波器的新颖方法比现有技术具有几个优点。设计有更大的自由。可选择再现在VCO的“比例部分”上的时间。可相对独立地选择来自电荷泵和电容器的电流。这两个支路具有可做成设计考虑部分的隐含的良好的匹配。可是固定的两个支路相对独立于实际采样频率工作;另一反馈频率不是彻底地改变传送,正如具有RC滤波器的情况。该方法同样象适用于单电流源一样适用于双电流源,对双输入VCO或单输入VCO,因此适用于任何环境,当然,因此必须采用该电路。
在技术方面,因为电路仅增加电容器而没有电阻器,可不考虑噪音,特别是在相对低通频率(如5kHz-50kHz)的情况下。重复采样解决了在任何相位检测器中纹波的问题。因此,对在EXOR检测器、具有泄漏或相位偏移的RS检测器的情况下对不具有纹波问题来说更容易。允许相位偏移通常对PLL的性能来说更好,通过偏移,使得有可能避免来自电荷泵的正电荷电流的“错综复杂的”转换区域到阴性区域。由于在该区域中总是有匹配问题,能出现较小的不规则的效应。远离那个区域是因为检测为阳性。
对本领域的技术人员来说在不脱离附加权利要求的范围的情况下可能有许多另外的变形是显而易见的。

Claims (18)

1、一种锁相环,包括:
相位检测器,具有输出;
压控振荡器,具有输入;
反馈环路,将所述压控振荡器的输出连接到所述相位检测器的输入;以及
重复采样滤波器,将所述相位检测器的输出连接到所述压控振荡器的输入,所述重复采样滤波器包括电荷泵以及并联排列并受来自压控振荡器导出的信号控制的一个或多个开关电容器。
2、如权利要求1所述的锁相环,其中所述反馈环路包括控制所述开关电容器的开关的比例电路。
3、如权利要求2所述的锁相环,其中控制所述开关电容器以便以后在所述电容器间共用电荷。
4、如权利要求3所述的锁相环,包括并联的三个所述开关电容器。
5、如权利要求4所述的锁相环,其中用于第一个所述电容器的开关形成所述电荷泵的部分。
6、如权利要求4所述的锁相环,其中所述电容器均具有相同的电容。
7、如权利要求4所述的锁相环,其中中间电容器具有实质上大于其他电容器的电容。
8、如权利要求7所述的锁相环,其中所述电容器的电容比率为约1∶8∶1。
9、如权利要求4所述的锁相环,其中外侧电容器与中间电容器相比,具有相对大的电容。
10、如权利要求1所述的锁相环,进一步包括与所述电容器的之一并联的开关以提供泄漏电容器电路。
11、如权利要求10所述的锁相环,包括并联的三个所述开关电容器。
12、如权利要求11所述的锁相环,其中用于第一个所述电容器的开关形成所述电荷泵的部分。
13、如权利要求12所述的锁相环,其中所述电容器均具有相同的电容。
14、如权利要求13所述的锁相环,其中中间电容器具有实质上大于其他电容器的电容。
15、如权利要求14所述的锁相环,其中所述电容器的电容比率为约1∶8∶1。
16、如权利要求14所述的锁相环,其中外侧电容器与中间电容器相比,具有相对大的电容。
17、如权利要求1所述的锁相环,包括与多个开关电容器相连的第二电荷泵,所述第二电荷泵与所述第一电荷泵并联,并且所述多个开关电容器与所述第一电荷泵相连。
18、如权利要求17所述的锁相环,与所述各个电荷泵相连的所述开关电容器以串联对排列,每个串联对的一个电容器与相应的一个所述电荷泵的相连接。
CNB031003710A 2002-01-11 2003-01-13 具有开关电容器重复采样滤波器的模拟锁相环 Expired - Fee Related CN1224173C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0200562A GB2384123A (en) 2002-01-11 2002-01-11 Resampling filter for analog PLL
GB0200562.7 2002-01-11

Publications (2)

Publication Number Publication Date
CN1433153A true CN1433153A (zh) 2003-07-30
CN1224173C CN1224173C (zh) 2005-10-19

Family

ID=9928909

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031003710A Expired - Fee Related CN1224173C (zh) 2002-01-11 2003-01-13 具有开关电容器重复采样滤波器的模拟锁相环

Country Status (6)

Country Link
US (1) US7078946B2 (zh)
KR (1) KR20030061351A (zh)
CN (1) CN1224173C (zh)
DE (1) DE10261476B4 (zh)
FR (1) FR2834831A1 (zh)
GB (1) GB2384123A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789601A (zh) * 2010-03-16 2010-07-28 许昌开普电器检测研究院 Rtds锁相同步元件
WO2017153860A1 (en) * 2016-03-08 2017-09-14 International Business Machines Corporation Charge sharing circuit

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8155236B1 (en) 2002-06-21 2012-04-10 Netlogic Microsystems, Inc. Methods and apparatus for clock and data recovery using transmission lines
JP4440058B2 (ja) * 2004-09-28 2010-03-24 パナソニック株式会社 半導体集積回路
KR20060060158A (ko) * 2004-11-30 2006-06-05 삼성전자주식회사 주파수 검출기를 이용하여 커패시턴스를 가변시키는 전압제어 발진기 및 위상 고정 루프
US7532697B1 (en) 2005-01-27 2009-05-12 Net Logic Microsystems, Inc. Methods and apparatus for clock and data recovery using a single source
JP2006295343A (ja) * 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd スイッチトキャパシタフィルタ及びフィードバックシステム
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
US7432750B1 (en) 2005-12-07 2008-10-07 Netlogic Microsystems, Inc. Methods and apparatus for frequency synthesis with feedback interpolation
JP4456638B2 (ja) * 2006-01-31 2010-04-28 富士通株式会社 Pll回路及び半導体集積装置
US7288976B2 (en) 2006-03-31 2007-10-30 Realtek Semiconductor Corp. Charge pump circuit and method thereof
US7301380B2 (en) * 2006-04-12 2007-11-27 International Business Machines Corporation Delay locked loop having charge pump gain independent of operating frequency
KR100830898B1 (ko) * 2006-09-15 2008-05-22 한국과학기술원 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
US7616068B2 (en) * 2006-12-06 2009-11-10 Broadcom Corporation Frequency synthesizer for integrated circuit radios
KR100871695B1 (ko) * 2007-01-05 2008-12-05 삼성전자주식회사 샘플 앤드 홀드 차아지 펌핑 방법을 채용한 듀티 사이클보정 회로
US9002488B2 (en) * 2010-02-22 2015-04-07 Cypress Semiconductor Corporation Clock synthesis systems, circuits and methods
US8520744B2 (en) * 2010-03-19 2013-08-27 Netlogic Microsystems, Inc. Multi-value logic signaling in multi-functional circuits
US8423814B2 (en) 2010-03-19 2013-04-16 Netlogic Microsystems, Inc. Programmable drive strength in memory signaling
US8638896B2 (en) * 2010-03-19 2014-01-28 Netlogic Microsystems, Inc. Repeate architecture with single clock multiplier unit
KR101108542B1 (ko) * 2010-05-12 2012-01-30 고려대학교 산학협력단 위치기반 증강현실을 이용하는 이동통신 단말기 및 이의 제어방법
US8494377B1 (en) 2010-06-30 2013-07-23 Netlogic Microsystems, Inc. Systems, circuits and methods for conditioning signals for transmission on a physical medium
US8537949B1 (en) 2010-06-30 2013-09-17 Netlogic Microsystems, Inc. Systems, circuits and methods for filtering signals to compensate for channel effects
US8289195B1 (en) * 2011-03-25 2012-10-16 Altera Corporation Fractional rate resampling filter on FPGA
JP5811937B2 (ja) * 2012-04-16 2015-11-11 株式会社ソシオネクスト Pll回路
KR102454863B1 (ko) 2016-03-08 2022-10-17 에스케이하이닉스 주식회사 차지 펌프 회로 및 이를 포함하는 내부 전압 생성 회로

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3006632A1 (de) 1980-02-22 1981-08-27 Robert Bosch Gmbh, 7000 Stuttgart Adaptiver phasenregelkreis mit geschalteten kapazitaeten
US4468798A (en) * 1980-10-24 1984-08-28 American Microsystems, Inc. Dual charge pump envelope generator
JPS5827438A (ja) * 1981-08-12 1983-02-18 Fujitsu Ltd Pll回路
JP2855628B2 (ja) * 1988-05-11 1999-02-10 セイコーエプソン株式会社 位相同期回路
JPH06291644A (ja) * 1993-04-07 1994-10-18 Fujitsu General Ltd Pll回路
JPH06314790A (ja) 1993-04-23 1994-11-08 Internatl Business Mach Corp <Ibm> 半導体デバイス及び半導体デバイス製造方法
US6222895B1 (en) * 1998-01-28 2001-04-24 Agere Systems Guardian Corp. Phase-locked loop (PLL) circuit containing a sampled phase detector with reduced jitter
JP3580693B2 (ja) * 1998-03-19 2004-10-27 シャープ株式会社 チャージ・ポンプ回路
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
JP3959886B2 (ja) * 1999-03-24 2007-08-15 松下電工株式会社 照明器具
US6420917B1 (en) * 1999-10-01 2002-07-16 Ericsson Inc. PLL loop filter with switched-capacitor resistor
EP1208545A2 (en) 1999-10-06 2002-05-29 Koninklijke Philips Electronics N.V. System for establishing a data transmission link
US6369660B1 (en) * 1999-10-27 2002-04-09 Cypress Semiconductor Corp. Circuit and method for preventing runaway in a phase lock loop
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
NL1015386C2 (nl) * 2000-06-06 2001-12-28 Ericsson Telefon Ab L M Fasevergrendelcircuit.
US6388506B1 (en) * 2000-12-15 2002-05-14 Marvell International, Ltd. Regulator with leakage compensation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101789601A (zh) * 2010-03-16 2010-07-28 许昌开普电器检测研究院 Rtds锁相同步元件
CN101789601B (zh) * 2010-03-16 2012-07-18 许昌开普电器检测研究院 Rtds锁相同步元件
WO2017153860A1 (en) * 2016-03-08 2017-09-14 International Business Machines Corporation Charge sharing circuit

Also Published As

Publication number Publication date
KR20030061351A (ko) 2003-07-18
US7078946B2 (en) 2006-07-18
US20030155950A1 (en) 2003-08-21
GB0200562D0 (en) 2002-02-27
GB2384123A (en) 2003-07-16
FR2834831A1 (fr) 2003-07-18
DE10261476A1 (de) 2003-07-31
DE10261476B4 (de) 2005-02-24
CN1224173C (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
CN1224173C (zh) 具有开关电容器重复采样滤波器的模拟锁相环
US10770969B2 (en) Digital average current-mode control voltage regulator and a method for tuning compensation coefficients thereof
CN1179483C (zh) 减小相位偏移而不增加工作电压的锁相环电路
CN1266835C (zh) 用于生成准确的低抖动时钟的时钟生成器
Li et al. A 90–240 MHz hysteretic controlled DC-DC buck converter with digital phase locked loop synchronization
CN103731023B (zh) 用于多级dc-dc转换器中的平均输出电流平衡的pwm控制设备
CN1722585A (zh) 用于多相切换电源供应器中的滑动模式控制的装置及方法
CN1178391C (zh) 时钟信号控制方法及其装置
CN1819464A (zh) 扩频时钟生成电路及其控制方法
CN1268060C (zh) 时钟同步装置
CN101150319B (zh) 频率比较器、频率合成器以及其相关方法
DE102016120388A1 (de) Mitkopplungsschaltung für DC-DC-Wandler mit digitaler Spannungsregelschleife
CN1961485A (zh) 用于∑-△调制器的比特流控制参考信号产生
CN1085710A (zh) 多路复用分解器电路
CN1630196A (zh) 时钟同步器
CN1788417A (zh) 带有用于改善线性和最大化频率的传播延迟补偿的张弛振荡器
TW200427224A (en) Clock multiplier
CN110957894A (zh) 电感型开关电源转换器的负载电流检测方法及电路
CN1286272C (zh) 振荡器
CN100341269C (zh) 使用分数补偿方法的分数-n频率合成器
CN1159868A (zh) 用于校准模数转换器的系统
CN101714875B (zh) 锁相回路电路
CN108233933A (zh) 全差分开关电容积分器
CN1943113A (zh) 开关电容滤波器和反馈系统
CN1591246A (zh) 模拟电路自动调整系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee